JPH06203094A - 回路シミュレーション装置 - Google Patents
回路シミュレーション装置Info
- Publication number
- JPH06203094A JPH06203094A JP5017103A JP1710393A JPH06203094A JP H06203094 A JPH06203094 A JP H06203094A JP 5017103 A JP5017103 A JP 5017103A JP 1710393 A JP1710393 A JP 1710393A JP H06203094 A JPH06203094 A JP H06203094A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- information
- voltage value
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 集積回路のジャンクション破壊及びゲート酸
化膜破壊を起こす可能性の高いトランジスタを検出する
ことのできる回路シミュレーション装置を提供する。 【構成】 集積回路の接続情報とシミュレーションに必
要な設定情報とを記憶する情報記憶部１，２と、これら
の記憶された情報を用いてシミュレーションを実行する
回路シミュレーション実行部３，１０，１１と、シミュ
レーション結果からトランジスタのバックゲートに対す
るソースおよびドレインの電位を求め、ジャンクション
破壊電圧以上の電位になるトランジスタを検出するジャ
ンクション破壊トランジスタ検出部６，７またはゲート
酸化膜破壊トランジスタ検出部８とを備えたものであ
る。
化膜破壊を起こす可能性の高いトランジスタを検出する
ことのできる回路シミュレーション装置を提供する。 【構成】 集積回路の接続情報とシミュレーションに必
要な設定情報とを記憶する情報記憶部１，２と、これら
の記憶された情報を用いてシミュレーションを実行する
回路シミュレーション実行部３，１０，１１と、シミュ
レーション結果からトランジスタのバックゲートに対す
るソースおよびドレインの電位を求め、ジャンクション
破壊電圧以上の電位になるトランジスタを検出するジャ
ンクション破壊トランジスタ検出部６，７またはゲート
酸化膜破壊トランジスタ検出部８とを備えたものであ
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路のト
ランジスタのジャンクション破壊およびゲート酸化膜破
壊を検出する回路シミュレーション装置に関するもので
ある。
ランジスタのジャンクション破壊およびゲート酸化膜破
壊を検出する回路シミュレーション装置に関するもので
ある。
【０００２】
【従来の技術】従来、半導体集積回路のトランジスタの
バックゲート（以下、バルクと称す。）に対するソース
およびドレインの電位差値がトランジスタのジャンクシ
ョン破壊電圧値を超えると発生するジャンクション破壊
や、トランジスタのゲートに対するソースおよびドレイ
ンの電位差値がトランジスタのゲート酸化膜破壊電圧値
を超えると発生するゲート酸化膜破壊の検出方法は、設
計者の経験に頼られているものである。即ち、現状で
は、設計者が経験により半導体集積回路の回路設計を行
った後に、実際に半導体集積回路を作製し試験を行い、
該半導体集積回路のトランジスタに上記のような破壊が
起きないか検証するものである
バックゲート（以下、バルクと称す。）に対するソース
およびドレインの電位差値がトランジスタのジャンクシ
ョン破壊電圧値を超えると発生するジャンクション破壊
や、トランジスタのゲートに対するソースおよびドレイ
ンの電位差値がトランジスタのゲート酸化膜破壊電圧値
を超えると発生するゲート酸化膜破壊の検出方法は、設
計者の経験に頼られているものである。即ち、現状で
は、設計者が経験により半導体集積回路の回路設計を行
った後に、実際に半導体集積回路を作製し試験を行い、
該半導体集積回路のトランジスタに上記のような破壊が
起きないか検証するものである
【０００３】
【発明が解決しようとする課題】近年、半導体集積回路
は高集積化や回路機能の複雑化が図られ、該集積回路を
用いた回路設計も大規模化や複雑化している。このこと
により、設計者が回路設計の段階においてトランジスタ
の夫々の端子に印加される電圧値を正確に把握すること
ができず、ジャンクション破壊やゲート酸化膜破壊を起
こす可能性があるトランジスタを特定することは極めて
困難になっている。従って、従来の技術では、設計者が
回路設計の段階において、上記破壊を起こす可能性があ
るトランジスタを検出することができずに、製品不良を
起こし易いという問題点があった。
は高集積化や回路機能の複雑化が図られ、該集積回路を
用いた回路設計も大規模化や複雑化している。このこと
により、設計者が回路設計の段階においてトランジスタ
の夫々の端子に印加される電圧値を正確に把握すること
ができず、ジャンクション破壊やゲート酸化膜破壊を起
こす可能性があるトランジスタを特定することは極めて
困難になっている。従って、従来の技術では、設計者が
回路設計の段階において、上記破壊を起こす可能性があ
るトランジスタを検出することができずに、製品不良を
起こし易いという問題点があった。
【０００４】請求項１の発明は、上記のような問題点を
解消するためになされたもので、集積回路の接続情報
と、ジャンクション破壊電圧値と、回路シミュレーショ
ンの実行結果のデータとを用いてジャンクション破壊を
起こす可能性があるトランジスタを検出することができ
る回路シミュレーション装置を提供することを目的とす
る。
解消するためになされたもので、集積回路の接続情報
と、ジャンクション破壊電圧値と、回路シミュレーショ
ンの実行結果のデータとを用いてジャンクション破壊を
起こす可能性があるトランジスタを検出することができ
る回路シミュレーション装置を提供することを目的とす
る。
【０００５】請求項２の発明は、集積回路の接続情報
と、ゲート酸化膜破壊電圧値と、回路シミュレーション
の実行結果のデータとを用いてゲート酸化膜破壊を起こ
す可能性があるトランジスタを検出することができる回
路シミュレーション装置を提供することを目的とする。
と、ゲート酸化膜破壊電圧値と、回路シミュレーション
の実行結果のデータとを用いてゲート酸化膜破壊を起こ
す可能性があるトランジスタを検出することができる回
路シミュレーション装置を提供することを目的とする。
【０００６】請求項３の発明は、さらに表示部に集積回
路の論理・回路図および該回路図上に上記破壊を起こす
可能性があるトランジスタを表示する操作性の向上する
回路シミュレーション装置を提供することを目的とす
る。
路の論理・回路図および該回路図上に上記破壊を起こす
可能性があるトランジスタを表示する操作性の向上する
回路シミュレーション装置を提供することを目的とす
る。
【０００７】請求項４の発明は、表示部に集積回路の電
気回路接続図および該回路図上に上記破壊を起こす可能
性があるトランジスタを表示する操作性の向上する回路
シミュレーション装置を提供することを目的とする。
気回路接続図および該回路図上に上記破壊を起こす可能
性があるトランジスタを表示する操作性の向上する回路
シミュレーション装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明に係る回
路シミュレーション装置は、集積回路の接続情報により
トランジスタのバルクに対するソースおよびドレインと
の電位差値を算出するとともに、該電位差値とジャンク
ション破壊電圧値とを比較し、ジャンクション破壊電圧
値を超える電位差値のトランジスタを検出するジャンク
ション破壊トランジスタ検出部を備えたものである。
路シミュレーション装置は、集積回路の接続情報により
トランジスタのバルクに対するソースおよびドレインと
の電位差値を算出するとともに、該電位差値とジャンク
ション破壊電圧値とを比較し、ジャンクション破壊電圧
値を超える電位差値のトランジスタを検出するジャンク
ション破壊トランジスタ検出部を備えたものである。
【０００９】請求項２の発明に係る回路シミュレーショ
ン装置は、集積回路の接続情報によりトランジスタのゲ
ートに対するソースおよびドレインとの電位差値を算出
するとともに、該電位差値とゲート酸化膜破壊電圧値と
を比較し、ゲート酸化膜破壊電圧値を超える電位差値の
トランジスタを検出するゲート酸化膜破壊トランジスタ
検出部を備えたものである。
ン装置は、集積回路の接続情報によりトランジスタのゲ
ートに対するソースおよびドレインとの電位差値を算出
するとともに、該電位差値とゲート酸化膜破壊電圧値と
を比較し、ゲート酸化膜破壊電圧値を超える電位差値の
トランジスタを検出するゲート酸化膜破壊トランジスタ
検出部を備えたものである。
【００１０】請求項３の発明に係る回路シミュレーショ
ン装置は、さらに集積回路の論理・回路図と該論理・回
路図上にジャンクション又はゲート酸化膜破壊の可能性
の高いトランジスタとを表示する表示部を備えたもので
ある。
ン装置は、さらに集積回路の論理・回路図と該論理・回
路図上にジャンクション又はゲート酸化膜破壊の可能性
の高いトランジスタとを表示する表示部を備えたもので
ある。
【００１１】請求項４の発明に係る回路シミュレーショ
ン装置は、集積回路の電気回路接続図と該電気回路接続
図上にジャンクション又はゲート酸化膜破壊の可能性の
高いトランジスタとを表示する表示部を備えたものであ
る。
ン装置は、集積回路の電気回路接続図と該電気回路接続
図上にジャンクション又はゲート酸化膜破壊の可能性の
高いトランジスタとを表示する表示部を備えたものであ
る。
【００１２】
【作用】請求項１の発明における回路シミュレーション
装置は、集積回路のトランジスタのバルクに対するソー
スおよびドレインの電位差値がジャンクション破壊電圧
値を超えるトランジスタを検出できるので、ジャンクシ
ョン破壊の低減を図ることができる。
装置は、集積回路のトランジスタのバルクに対するソー
スおよびドレインの電位差値がジャンクション破壊電圧
値を超えるトランジスタを検出できるので、ジャンクシ
ョン破壊の低減を図ることができる。
【００１３】請求項２の発明における回路シミュレーシ
ョン装置は、集積回路のトランジスタのゲートに対する
ソースおよびドレインの電位差値がゲート酸化膜破壊電
圧値を超えるトランジスタを検出できるので、ゲート酸
化膜破壊の低減を図ることができる。
ョン装置は、集積回路のトランジスタのゲートに対する
ソースおよびドレインの電位差値がゲート酸化膜破壊電
圧値を超えるトランジスタを検出できるので、ゲート酸
化膜破壊の低減を図ることができる。
【００１４】請求項３の発明における回路シミュレーシ
ョン装置は、更に表示部に集積回路の論理・回路図と該
論理・回路図上にジャンクション又はゲート酸化膜破壊
の可能性の高いトランジスタを表示できるので、作業性
の向上を図ることができる。
ョン装置は、更に表示部に集積回路の論理・回路図と該
論理・回路図上にジャンクション又はゲート酸化膜破壊
の可能性の高いトランジスタを表示できるので、作業性
の向上を図ることができる。
【００１５】請求項４の発明における回路シミュレーシ
ョン装置は、表示部に集積回路の電気回路接続図と該電
気回路接続図上にジャンクション又はゲート酸化膜破壊
の可能性の高いトランジスタを表示できるので、作業性
の向上を図ることができる。
ョン装置は、表示部に集積回路の電気回路接続図と該電
気回路接続図上にジャンクション又はゲート酸化膜破壊
の可能性の高いトランジスタを表示できるので、作業性
の向上を図ることができる。
【００１６】
実施例１．以下、この発明の一実施例を図について説明
する。図１は請求項１の発明の一実施例を示す回路シミ
ュレーション装置のブロック図である。図１において、
１は集積回路のトランジスタの端子番号や接続情報を登
録・記憶する接続情報部、２は回路シミュレーションを
実行するために必要な解析時間などの設定値を設定・記
憶する設定情報部、１０は接続情報部１および設定情報
部２に記憶された情報によって夫々のトランジスタのソ
ースとドレインとバルク端子番号を抽出し、夫々の端子
の電圧値を算出する回路シミュレーションを実行させる
ための実行情報を生成する実行情報生成部、１１は実行
情報を記憶する実行情報記憶部、３は上記回路シミュレ
ーションを実行する回路シミュレーション実行部、４は
回路シミュレーション実行部３において実行されたシミ
ュレーション結果を記憶する回路シミュレーション結果
記憶部、５はトランジスタのジャンクション破壊電圧値
を記憶するパラメータ記憶部，６はトランジスタのジャ
ンクション破壊の判定を行うジャンクション破壊トラン
ジスタ検出部、７はジャンクション破壊を起こす可能性
のあるトランジスタの情報を記憶するジャンクション破
壊トランジスタ記憶部、１４はジャンクション破壊トラ
ンジスタ記憶部７に記憶された情報を上記集積回路の電
気回路図および論理・回路図上に表示するグラフィック
表示部（表示部）である。
する。図１は請求項１の発明の一実施例を示す回路シミ
ュレーション装置のブロック図である。図１において、
１は集積回路のトランジスタの端子番号や接続情報を登
録・記憶する接続情報部、２は回路シミュレーションを
実行するために必要な解析時間などの設定値を設定・記
憶する設定情報部、１０は接続情報部１および設定情報
部２に記憶された情報によって夫々のトランジスタのソ
ースとドレインとバルク端子番号を抽出し、夫々の端子
の電圧値を算出する回路シミュレーションを実行させる
ための実行情報を生成する実行情報生成部、１１は実行
情報を記憶する実行情報記憶部、３は上記回路シミュレ
ーションを実行する回路シミュレーション実行部、４は
回路シミュレーション実行部３において実行されたシミ
ュレーション結果を記憶する回路シミュレーション結果
記憶部、５はトランジスタのジャンクション破壊電圧値
を記憶するパラメータ記憶部，６はトランジスタのジャ
ンクション破壊の判定を行うジャンクション破壊トラン
ジスタ検出部、７はジャンクション破壊を起こす可能性
のあるトランジスタの情報を記憶するジャンクション破
壊トランジスタ記憶部、１４はジャンクション破壊トラ
ンジスタ記憶部７に記憶された情報を上記集積回路の電
気回路図および論理・回路図上に表示するグラフィック
表示部（表示部）である。
【００１７】また、回路シミュレーション装置は、接続
情報部１と設定情報部２とパラメータ記憶部５とから情
報記憶部を形成し、回路シミュレーション実行部３と回
路シミュレーション結果記憶部４と実行情報生成部１０
と実行情報記憶部１１とからシミュレーション実行部を
構成する。
情報部１と設定情報部２とパラメータ記憶部５とから情
報記憶部を形成し、回路シミュレーション実行部３と回
路シミュレーション結果記憶部４と実行情報生成部１０
と実行情報記憶部１１とからシミュレーション実行部を
構成する。
【００１８】また、接続情報部１には図３に示す集積回
路の接続情報が記憶されている。図３において、２０は
電源、２１はグランド、２２から２５まではトランジス
タ、２６および２７はゲート端子、２８はドレイン端
子、２９はトランジスタ２４のソース端子で且つトラン
ジスタ２５のドレイン端子、３０から３３はバルク端子
であり、ＮＡＮＤ回路を形成している。さらに、設定情
報部２には予め設定値が入力され記憶されているととも
に、パラメータ記憶部５にも予めジャンクション破壊電
圧値が記憶されている。
路の接続情報が記憶されている。図３において、２０は
電源、２１はグランド、２２から２５まではトランジス
タ、２６および２７はゲート端子、２８はドレイン端
子、２９はトランジスタ２４のソース端子で且つトラン
ジスタ２５のドレイン端子、３０から３３はバルク端子
であり、ＮＡＮＤ回路を形成している。さらに、設定情
報部２には予め設定値が入力され記憶されているととも
に、パラメータ記憶部５にも予めジャンクション破壊電
圧値が記憶されている。
【００１９】次に動作について説明する。図１の回路シ
ミュレーション装置は、実行情報生成部１０において接
続情報部１に記憶された情報からトランジスタ２２のソ
ース端子２０、ドレイン端子２８およびバルク端子３０
を抽出し、これらの抽出した端子２０，２８，３０の電
圧値を算出するように接続情報部１および設定情報部２
に記憶された情報を用いて回路シミュレーションを実行
するための実行情報を生成し、該実行情報を実行情報記
憶部１１に記憶する。回路シミュレーション装置は、こ
のトランジスタ２２の上記処理をトランジスタ２３，２
４および２５についても同様に実行する。
ミュレーション装置は、実行情報生成部１０において接
続情報部１に記憶された情報からトランジスタ２２のソ
ース端子２０、ドレイン端子２８およびバルク端子３０
を抽出し、これらの抽出した端子２０，２８，３０の電
圧値を算出するように接続情報部１および設定情報部２
に記憶された情報を用いて回路シミュレーションを実行
するための実行情報を生成し、該実行情報を実行情報記
憶部１１に記憶する。回路シミュレーション装置は、こ
のトランジスタ２２の上記処理をトランジスタ２３，２
４および２５についても同様に実行する。
【００２０】次に、回路シミュレーション装置は、回路
シミュレーション実行部３において実行情報記憶部１１
に記憶された実行情報を用いて回路シミュレーションを
実行し、トランジスタ２２の夫々の端子２０，２８，３
０の電圧値を算出し、該算出された電圧値を回路シミュ
レーション結果記憶部４に記憶する。
シミュレーション実行部３において実行情報記憶部１１
に記憶された実行情報を用いて回路シミュレーションを
実行し、トランジスタ２２の夫々の端子２０，２８，３
０の電圧値を算出し、該算出された電圧値を回路シミュ
レーション結果記憶部４に記憶する。
【００２１】さらに、回路シミュレーション装置は、パ
ラメータ記憶部５に記憶されたジャンクション破壊電圧
値をジャンクション破壊トランジスタ検出部６に入力す
るとともに、該ジャンクション破壊トランジスタ検出部
６においてトランジスタ２２のバルク端子３０に対する
ソース端子２２およびドレイン端子２８との間の電位を
算出し、該算出された電位がジャンクション破壊電圧値
を超えるか否かの判定を行う。回路シミュレーション装
置は、この判定結果において算出した電位がジャンクシ
ョン破壊電圧値を超える場合には当該トランジスタの情
報をジャンクション破壊トランジスタ記憶部７に記憶す
る。上記シミュレーション実行処理は、トランジスタ２
３，２４および２５についても同様に実行される。
ラメータ記憶部５に記憶されたジャンクション破壊電圧
値をジャンクション破壊トランジスタ検出部６に入力す
るとともに、該ジャンクション破壊トランジスタ検出部
６においてトランジスタ２２のバルク端子３０に対する
ソース端子２２およびドレイン端子２８との間の電位を
算出し、該算出された電位がジャンクション破壊電圧値
を超えるか否かの判定を行う。回路シミュレーション装
置は、この判定結果において算出した電位がジャンクシ
ョン破壊電圧値を超える場合には当該トランジスタの情
報をジャンクション破壊トランジスタ記憶部７に記憶す
る。上記シミュレーション実行処理は、トランジスタ２
３，２４および２５についても同様に実行される。
【００２２】そして、回路シミュレーション装置は、ジ
ャンクション破壊トランジスタ記憶部７に記憶された情
報をグラフィック表示部１４の画面に表示された集積回
路の回路図および論理・回路図上にハイライト表示す
る。
ャンクション破壊トランジスタ記憶部７に記憶された情
報をグラフィック表示部１４の画面に表示された集積回
路の回路図および論理・回路図上にハイライト表示す
る。
【００２３】実施例２．図２は請求項２の発明の一実施
例を示す回路シミュレーション装置のブロック図であ
り、図において、５ａはトランジスタのゲート酸化膜破
壊電圧値を記憶するパラメータ記憶部、１２は接続情報
部１および設定情報部２に記憶された情報によって夫々
のトランジスタのソースとドレインとゲート端子番号を
抽出するとともに、夫々の端子の電圧値を算出する回路
シミュレーションを実行させるための実行情報を生成す
る実行情報生成部、８はトランジスタのゲート酸化膜破
壊の判定を行うゲート酸化膜破壊トランジスタ検出部、
１３はゲート酸化膜破壊を起こす可能性あるトランジス
タの情報を記憶するゲート酸化膜破壊トランジスタ記憶
部であり、シミュレーション実行部は、回路シミュレー
ション実行部３と、回路シミュレーション結果記憶部４
と実行情報生成部１２と実行情報記憶部１１とから構成
され、その他実施例１と同一符号は実施例と同一の構成
であり、詳細な説明については省略する。
例を示す回路シミュレーション装置のブロック図であ
り、図において、５ａはトランジスタのゲート酸化膜破
壊電圧値を記憶するパラメータ記憶部、１２は接続情報
部１および設定情報部２に記憶された情報によって夫々
のトランジスタのソースとドレインとゲート端子番号を
抽出するとともに、夫々の端子の電圧値を算出する回路
シミュレーションを実行させるための実行情報を生成す
る実行情報生成部、８はトランジスタのゲート酸化膜破
壊の判定を行うゲート酸化膜破壊トランジスタ検出部、
１３はゲート酸化膜破壊を起こす可能性あるトランジス
タの情報を記憶するゲート酸化膜破壊トランジスタ記憶
部であり、シミュレーション実行部は、回路シミュレー
ション実行部３と、回路シミュレーション結果記憶部４
と実行情報生成部１２と実行情報記憶部１１とから構成
され、その他実施例１と同一符号は実施例と同一の構成
であり、詳細な説明については省略する。
【００２４】次に動作について説明する。ここでは、実
施例１と同様に図３に示すＮＡＮＤ回路について回路シ
ミュレーションを実行した場合について説明する。図２
に回路シミュレーション装置は、実行情報生成部１２に
おいて接続情報部１に記憶された情報からトランジスタ
２２のソース端子２０、ドレイン端子２８およびゲート
端子２６を抽出し、抽出した端子の電圧値を算出するよ
うに接続情報部１および設定情報部２に記憶された情報
によって回路シミュレーションを実行するための実行情
報を生成し、実行情報記憶部１１に生成した実行情報を
記憶する。このトランジスタ２２の上記処理をトランジ
スタ２３，２４および２５についても実行する。
施例１と同様に図３に示すＮＡＮＤ回路について回路シ
ミュレーションを実行した場合について説明する。図２
に回路シミュレーション装置は、実行情報生成部１２に
おいて接続情報部１に記憶された情報からトランジスタ
２２のソース端子２０、ドレイン端子２８およびゲート
端子２６を抽出し、抽出した端子の電圧値を算出するよ
うに接続情報部１および設定情報部２に記憶された情報
によって回路シミュレーションを実行するための実行情
報を生成し、実行情報記憶部１１に生成した実行情報を
記憶する。このトランジスタ２２の上記処理をトランジ
スタ２３，２４および２５についても実行する。
【００２５】次に、回路シミュレーション装置は、回路
シミュレーション実行部３において実行情報記憶部１１
に記憶した実行情報を用いて回路シミュレーションを実
行し、トランジスタ２２の夫々の端子２０，２６，２８
の電圧値を算出し、該算出した端子電圧値をシミュレー
ション結果記憶部４に記憶する。
シミュレーション実行部３において実行情報記憶部１１
に記憶した実行情報を用いて回路シミュレーションを実
行し、トランジスタ２２の夫々の端子２０，２６，２８
の電圧値を算出し、該算出した端子電圧値をシミュレー
ション結果記憶部４に記憶する。
【００２６】さらに、回路シミュレーション装置はゲー
ト酸化膜破壊トランジスタ検出部８にパラメータ記憶部
５ａに記憶されたゲート酸化膜破壊電圧値を入力すると
ともに、トランジスタ２２のゲート端子２６に対するソ
ース端子２２およびドレイン端子２８との間の電位を算
出し、入力されたゲート酸化膜破壊電圧値と比較を行な
い算出した電位がゲート酸化膜破壊電圧値を超えるか否
かの判定を行う。
ト酸化膜破壊トランジスタ検出部８にパラメータ記憶部
５ａに記憶されたゲート酸化膜破壊電圧値を入力すると
ともに、トランジスタ２２のゲート端子２６に対するソ
ース端子２２およびドレイン端子２８との間の電位を算
出し、入力されたゲート酸化膜破壊電圧値と比較を行な
い算出した電位がゲート酸化膜破壊電圧値を超えるか否
かの判定を行う。
【００２７】回路シミュレーション装置は、上記判定結
果においてゲート酸化膜破壊電圧値を超える場合には当
該トランジスタの情報をゲート酸化膜破壊トランジスタ
記憶部１３に記憶する。回路シミュレーション装置は上
記処理をトランジスタ２３，２４および２５についても
トランジスタ２２の場合と同様に実行する。
果においてゲート酸化膜破壊電圧値を超える場合には当
該トランジスタの情報をゲート酸化膜破壊トランジスタ
記憶部１３に記憶する。回路シミュレーション装置は上
記処理をトランジスタ２３，２４および２５についても
トランジスタ２２の場合と同様に実行する。
【００２８】そして、回路シミュレーション装置は、ゲ
ート酸化膜破壊トランジスタ記憶部１３に記憶されたト
ランジスタの情報をグラフィック表示部（表示部）１４
の画面の集積回路の回路図および論理・回路図上にハイ
ライト表示する。
ート酸化膜破壊トランジスタ記憶部１３に記憶されたト
ランジスタの情報をグラフィック表示部（表示部）１４
の画面の集積回路の回路図および論理・回路図上にハイ
ライト表示する。
【００２９】
【発明の効果】以上のように、請求項１の発明によれ
ば、集積回路の接続情報と回路シミュレーションを実行
するための設定情報とを用いて回路シミュレーションを
実行する実行情報を生成するとともに、回路シミュレー
ションを実行し、該回路シミュレーションの実行結果と
接続情報とジャンクション破壊電圧値を用いて夫々のト
ランジスタについてのバルクに対するソースおよびドレ
インの電位差値を求め、ジャンクション破壊電圧値を超
える電位差値のトランジスタを検出するように構成した
ので、トランジスタのジャンクション破壊の低減を図る
ことができるとともに、高精度な集積回路の回路設計お
よび作製ができる回路シミュレーション装置を得られる
効果がある。
ば、集積回路の接続情報と回路シミュレーションを実行
するための設定情報とを用いて回路シミュレーションを
実行する実行情報を生成するとともに、回路シミュレー
ションを実行し、該回路シミュレーションの実行結果と
接続情報とジャンクション破壊電圧値を用いて夫々のト
ランジスタについてのバルクに対するソースおよびドレ
インの電位差値を求め、ジャンクション破壊電圧値を超
える電位差値のトランジスタを検出するように構成した
ので、トランジスタのジャンクション破壊の低減を図る
ことができるとともに、高精度な集積回路の回路設計お
よび作製ができる回路シミュレーション装置を得られる
効果がある。
【００３０】請求項２の発明によれば、集積回路の接続
情報と回路シミュレーションを実行するための設定情報
とを用いて回路シミュレーションを実行する実行情報を
生成するとともに、回路シミュレーションを実行し、該
回路シミュレーションの実行結果と接続情報とゲート酸
化膜破壊電圧値を用いて夫々のトランジスタについての
ゲートに対するソースおよびドレインの電位差値を求
め、ゲート酸化膜破壊電圧値を超える電位差値のトラン
ジスタを検出するように構成したので、トランジスタの
ゲート酸化膜破壊の低減を図ることができるとともに、
高精度な集積回路の回路設計および作製ができる回路シ
ミュレーション装置を得られる効果がある。
情報と回路シミュレーションを実行するための設定情報
とを用いて回路シミュレーションを実行する実行情報を
生成するとともに、回路シミュレーションを実行し、該
回路シミュレーションの実行結果と接続情報とゲート酸
化膜破壊電圧値を用いて夫々のトランジスタについての
ゲートに対するソースおよびドレインの電位差値を求
め、ゲート酸化膜破壊電圧値を超える電位差値のトラン
ジスタを検出するように構成したので、トランジスタの
ゲート酸化膜破壊の低減を図ることができるとともに、
高精度な集積回路の回路設計および作製ができる回路シ
ミュレーション装置を得られる効果がある。
【００３１】請求項３の発明によれば、さらに表示部に
集積回路の論理・回路図と該論理・回路図上にジャンク
ション又はゲート酸化膜破壊の可能性の高いトランジス
タを表示できるように構成したので、さらに作業性の向
上する回路シミュレーション装置を得られる効果があ
る。
集積回路の論理・回路図と該論理・回路図上にジャンク
ション又はゲート酸化膜破壊の可能性の高いトランジス
タを表示できるように構成したので、さらに作業性の向
上する回路シミュレーション装置を得られる効果があ
る。
【００３２】請求項４の発明によれば、表示部に集積回
路の電気回路接続図と該電気回路接続図上にジャンクシ
ョン又はゲート酸化膜破壊の可能性の高いトランジスタ
を表示できるように構成したので、作業性の向上する回
路シミュレーション装置を得られる効果がある。
路の電気回路接続図と該電気回路接続図上にジャンクシ
ョン又はゲート酸化膜破壊の可能性の高いトランジスタ
を表示できるように構成したので、作業性の向上する回
路シミュレーション装置を得られる効果がある。
【図１】請求項１の発明の一実施例を示す回路シミュレ
ーション装置のブロック図である。
ーション装置のブロック図である。
【図２】請求項２の発明の一実施例を示す回路シミュレ
ーション装置のブロック図である。
ーション装置のブロック図である。
【図３】この発明の回路シミュレーション装置により解
析される集積回路の接続関係の一例を示すＮＡＮＤ回路
の回路図である。
析される集積回路の接続関係の一例を示すＮＡＮＤ回路
の回路図である。
１ 接続情報部（情報記憶部） ２ 設定情報部（情報記憶部） ３ 回路シミュレーション実行部 ４ 回路シミュレーション結果記憶部（シミュレーショ
ン実行部） ５，５ａ パラメータ記憶部（情報記憶部） ６ ジャンクション破壊トランジスタ検出部 ７ ジャンクション破壊トランジスタ記憶部（ジャンク
ション破壊トランジスタ検出部） ８ ゲート酸化膜破壊トランジスタ検出部 １０ 実行情報生成部（シミュレーション実行部） １１ 実行情報記憶部（シミュレーション実行部） １２ 実行情報生成部（シミュレーション実行部） １３ ゲート酸化膜破壊トランジスタ記憶部（ゲート酸
化膜破壊トランジスタ検出部） １４ グラフィック表示部（表示部）
ン実行部） ５，５ａ パラメータ記憶部（情報記憶部） ６ ジャンクション破壊トランジスタ検出部 ７ ジャンクション破壊トランジスタ記憶部（ジャンク
ション破壊トランジスタ検出部） ８ ゲート酸化膜破壊トランジスタ検出部 １０ 実行情報生成部（シミュレーション実行部） １１ 実行情報記憶部（シミュレーション実行部） １２ 実行情報生成部（シミュレーション実行部） １３ ゲート酸化膜破壊トランジスタ記憶部（ゲート酸
化膜破壊トランジスタ検出部） １４ グラフィック表示部（表示部）
Claims (4)
- 【請求項１】 複数のトランジスタから形成される集積
回路の接続情報と回路シミュレーションに必要な設定値
情報とトランジスタのジャンクション破壊電圧値とを記
憶する情報記憶部と、該情報記憶部の情報を用いて前記
トランジスタの夫々の端子に印加される電圧値を算出す
るシミュレーション実行部と、該シミュレーション実行
部によって算出された前記電圧値を用いて前記トランジ
スタのバックゲートに対するソースおよびドレインとの
電位差値を算出するとともに、該電位差値と前記ジャン
クション破壊電圧値とを比較し、前記ジャンクション破
壊電圧値以上になる電位差値のトランジスタを検出する
ジャンクション破壊トランジスタ検出部とを備えた回路
シミュレーション装置。 - 【請求項２】 複数のトランジスタから形成される集積
回路の接続情報と回路シミュレーションに必要な設定値
情報とトランジスタのゲート酸化膜破壊電圧値とを記憶
する情報記憶部と、該情報記憶部の情報を用いて前記ト
ランジスタの夫々の端子に印加される電圧値を算出する
シミュレーション実行部と、該シミュレーション実行部
によって算出された前記電圧値を用いて前記トランジス
タのゲートに対するソースおよびドレインの電位差値を
算出するとともに、該電位差値と前記ゲート酸化膜破壊
電圧値とを比較し、前記ゲート酸化膜破壊電圧値以上に
なる電位差値のトランジスタを検出するゲート酸化膜破
壊トランジスタ検出部とを備えた回路シミュレーション
装置。 - 【請求項３】 前記集積回路の論理・回路図を画面上に
表示するとともに、前記ジャンクション破壊トランジス
タ検出部またはゲート酸化膜破壊トランジスタ検出部か
らの情報を前記論理回路上に表示するグラフィック表示
部を備えた請求項１または２の回路シミュレーション装
置。 - 【請求項４】 前記集積回路の電気回路接続図を画面上
に表示するとともに、前記ジャンクション破壊トランジ
スタ検出部またはゲート酸化膜破壊トランジスタ検出部
からの情報を前記電気回路接続図上に表示するグラフィ
ック表示部を備えた請求項１または２の回路シミュレー
ション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017103A JPH06203094A (ja) | 1993-01-07 | 1993-01-07 | 回路シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017103A JPH06203094A (ja) | 1993-01-07 | 1993-01-07 | 回路シミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06203094A true JPH06203094A (ja) | 1994-07-22 |
Family
ID=11934692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5017103A Pending JPH06203094A (ja) | 1993-01-07 | 1993-01-07 | 回路シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06203094A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009211356A (ja) * | 2008-03-04 | 2009-09-17 | Oki Semiconductor Co Ltd | シミュレータ、及び当該シミュレータを用いた素子耐圧検証方法 |
-
1993
- 1993-01-07 JP JP5017103A patent/JPH06203094A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009211356A (ja) * | 2008-03-04 | 2009-09-17 | Oki Semiconductor Co Ltd | シミュレータ、及び当該シミュレータを用いた素子耐圧検証方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982741B2 (ja) | 集積回路の故障診断装置及びその記録媒体 | |
| US6631344B1 (en) | Method and system for performing deterministic analysis and speculative analysis for more efficient automatic test pattern generation | |
| JP2001201545A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
| JP2009092437A (ja) | テストパターン評価方法及びテストパターン評価装置 | |
| JP2976888B2 (ja) | 回路シミュレーション方法 | |
| JP2008242713A (ja) | 消費電力解析プログラム及び方法 | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| JPH0722604A (ja) | シミュレーション方法 | |
| JP4805604B2 (ja) | 故障診断方法、故障診断装置、及び故障診断プログラム | |
| WO2023213094A1 (zh) | 应用于集成电路器件的数据区域动态选取方法、系统、设备和计算机可读存储介质 | |
| JPH06203094A (ja) | 回路シミュレーション装置 | |
| US20050273656A1 (en) | Learning based logic diagnosis | |
| JP2007226567A (ja) | 回路シミュレータおよび回路シミュレーションプログラム | |
| JP2005164373A (ja) | アナログ回路の故障検出シミュレーションシステム | |
| JPH09264921A (ja) | Ｌｓｉの電源電流テスト方法 | |
| US20020013688A1 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| EP3951346A1 (en) | Tactile device inspection system, device, and method | |
| JP2001291778A (ja) | 統計モデルパラメータ抽出方法および装置 | |
| JP2002056044A (ja) | 電圧降下／電流密度解析装置および電圧降下／電流密度解析方法 | |
| JP2629558B2 (ja) | 集積回路のテストパターン生成システム | |
| JP2563583B2 (ja) | 論理回路の機能検証方法 | |
| JPH0798365A (ja) | テストパターンの故障検出率算出方法および装置 | |
| JPH09259170A (ja) | 集積回路用セルの波形情報ライブラリ作成装置 | |
| JP2006331212A (ja) | 論理シミュレーション方法及びその装置 | |
| JP2002207782A (ja) | 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 |