JP2976888B2 - 回路シミュレーション方法 - Google Patents
回路シミュレーション方法Info
- Publication number
- JP2976888B2 JP2976888B2 JP8167902A JP16790296A JP2976888B2 JP 2976888 B2 JP2976888 B2 JP 2976888B2 JP 8167902 A JP8167902 A JP 8167902A JP 16790296 A JP16790296 A JP 16790296A JP 2976888 B2 JP2976888 B2 JP 2976888B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- matrix
- passive
- value
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路のシミュ
レーション方法に関し、特に線形素子からなる回路のイ
ンダクタンスおよび相互インダクタンスの値に不正があ
るものを検出できる回路シミュレーション方法に関す
る。
レーション方法に関し、特に線形素子からなる回路のイ
ンダクタンスおよび相互インダクタンスの値に不正があ
るものを検出できる回路シミュレーション方法に関す
る。
【０００２】
【従来の技術】従来、電子回路の電気特性を解析するた
めにＳＰＩＣＥに代表される回路シミュレータが使用さ
れている。この回路シミュレータは、図６に示されるよ
うに、回路素子の接続関係を含む回路構成２２と、抵抗
値，相互インダクタンス値，トランジスタのモデルパラ
メータ等を含む素子特性２３との回路情報２１を入力と
し、回路シミュレーション部２０で、回路の直流特性、
スイッチング特性等を解析する機能を持ち、その結果を
回路特性ファイル２４に出力している。その結果によ
り、回路設計者は設計結果の確認、設計案の選択等を行
なう。
めにＳＰＩＣＥに代表される回路シミュレータが使用さ
れている。この回路シミュレータは、図６に示されるよ
うに、回路素子の接続関係を含む回路構成２２と、抵抗
値，相互インダクタンス値，トランジスタのモデルパラ
メータ等を含む素子特性２３との回路情報２１を入力と
し、回路シミュレーション部２０で、回路の直流特性、
スイッチング特性等を解析する機能を持ち、その結果を
回路特性ファイル２４に出力している。その結果によ
り、回路設計者は設計結果の確認、設計案の選択等を行
なう。
【０００３】このＳＰＩＣＥ等の回路シミュレータで回
路特性を解析をする場合、対象となる回路のパラメータ
が不正てあると正常に解析できない場合があり、特に相
互インダクタンスの素子特性に不正がある場合には、本
来受動的であるべき線形回路素子網か受動性を失なうこ
とがある。この場合には、回路の節点電圧が発振してし
まいシミュレーションが出来なくなる。このように回路
の受動性を調べるには一般に回路行列の固有値の実数部
が全て正であることを調べればよい。
路特性を解析をする場合、対象となる回路のパラメータ
が不正てあると正常に解析できない場合があり、特に相
互インダクタンスの素子特性に不正がある場合には、本
来受動的であるべき線形回路素子網か受動性を失なうこ
とがある。この場合には、回路の節点電圧が発振してし
まいシミュレーションが出来なくなる。このように回路
の受動性を調べるには一般に回路行列の固有値の実数部
が全て正であることを調べればよい。
【０００４】また、他の従来技術として特開平７―１２
９６３７号公報には、回路シミュレータの過渡解析を利
用して回路行列の固有値を表示する方法が示されてい
る。図７はこの従来技術を説明するフロー図である。ま
ず、ステップＳ２１で、回路情報を入力し、ステップＳ
２２で固有値を計算する時間Ｔcal を読込む、次にステ
ップ２３，２４で回路行列を作成しその直流解析を行な
う。そしてステップＳ２５で過渡解析を行ない、その解
析時間が時間Ｔcal になった時のマトリックスデータを
磁気ディスクに書込む。この過渡解析の終了後（Ｓ３１
〜Ｓ３６）、ステップ２６の固有値表示処理として、マ
トリックスデータを読出し（Ｓ３７）その固有値を計算
する（Ｓ３８），そしてこの固有値の実数部をＸ座標
に，その虚数部をＹ座標に表示している（Ｓ３９）。
９６３７号公報には、回路シミュレータの過渡解析を利
用して回路行列の固有値を表示する方法が示されてい
る。図７はこの従来技術を説明するフロー図である。ま
ず、ステップＳ２１で、回路情報を入力し、ステップＳ
２２で固有値を計算する時間Ｔcal を読込む、次にステ
ップ２３，２４で回路行列を作成しその直流解析を行な
う。そしてステップＳ２５で過渡解析を行ない、その解
析時間が時間Ｔcal になった時のマトリックスデータを
磁気ディスクに書込む。この過渡解析の終了後（Ｓ３１
〜Ｓ３６）、ステップ２６の固有値表示処理として、マ
トリックスデータを読出し（Ｓ３７）その固有値を計算
する（Ｓ３８），そしてこの固有値の実数部をＸ座標
に，その虚数部をＹ座標に表示している（Ｓ３９）。
【０００５】
【発明が解決しようとする課題】上述した従来技術（図
７）では、次のような問題がある。まず、回路シミュレ
ーションを利用したデータを作成しているので、この回
路シミュレーションが必ず実行され、回路シミュレーシ
ョンを実行する前に、この回路が受動的であるか否かを
チェックすることが出来ない。また回路行列から固有値
を求めるのは、行列の次数が大きいとその計算に時間が
かかるため、解析対象回路が大規模の場合には適さな
い。
７）では、次のような問題がある。まず、回路シミュレ
ーションを利用したデータを作成しているので、この回
路シミュレーションが必ず実行され、回路シミュレーシ
ョンを実行する前に、この回路が受動的であるか否かを
チェックすることが出来ない。また回路行列から固有値
を求めるのは、行列の次数が大きいとその計算に時間が
かかるため、解析対象回路が大規模の場合には適さな
い。
【０００６】さらに、図７では固有値を表示した座標を
目視により受動的でない回路と判断することができる
が、その受動的でない原因が何か、すなわち回路内のど
の辺りの素子に問題があるか判断することが出来ない。
それは、試行錯誤で回路情報を変更してその固有値をチ
ェックするという作業を繰り返し実行しなければその受
動的でない原因が分らないためである。
目視により受動的でない回路と判断することができる
が、その受動的でない原因が何か、すなわち回路内のど
の辺りの素子に問題があるか判断することが出来ない。
それは、試行錯誤で回路情報を変更してその固有値をチ
ェックするという作業を繰り返し実行しなければその受
動的でない原因が分らないためである。
【０００７】本発明の目的は、回路シミュレータで回路
特性を解析する前に、その回路が受動的であるか否かを
判断でき、この判断を高速にできると共に、その原因の
特定を可能とした回路シミュレーション方法およびその
装置を提供することにある。
特性を解析する前に、その回路が受動的であるか否かを
判断でき、この判断を高速にできると共に、その原因の
特定を可能とした回路シミュレーション方法およびその
装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の回路シミュレー
ション方法の構成は、回路シミュレータで回路特性を解
析する前に、シミュレーションすべき電子回路の回路情
報を入力し、この電子回路内に含まれる線形素子回路が
受動的であるか否かを判断し、その判断データを出力す
る回路診断工程を有することを特徴とする。
ション方法の構成は、回路シミュレータで回路特性を解
析する前に、シミュレーションすべき電子回路の回路情
報を入力し、この電子回路内に含まれる線形素子回路が
受動的であるか否かを判断し、その判断データを出力す
る回路診断工程を有することを特徴とする。
【０００９】また本発明において、回路診断工程が、電
子回路のインダクタンス行列をつくり、このインダクタ
ンス行列が正値か否かをその小行列式の値を求めてチェ
ックし、その行列の対角項が正値であれば受動的である
と判断し、正値でなければ受動的でないと判断し、その
時には前記小行列式の情報から受動的でない原因である
付加情報を出力することができ、また小行列式の値を、
行列をガウス消去により計算して得られるその行列の対
角項の値により判断すると共に、付加情報を、正値でな
い個所を局部化してこの個所のインダクタンス行列の情
報とすることができる。
子回路のインダクタンス行列をつくり、このインダクタ
ンス行列が正値か否かをその小行列式の値を求めてチェ
ックし、その行列の対角項が正値であれば受動的である
と判断し、正値でなければ受動的でないと判断し、その
時には前記小行列式の情報から受動的でない原因である
付加情報を出力することができ、また小行列式の値を、
行列をガウス消去により計算して得られるその行列の対
角項の値により判断すると共に、付加情報を、正値でな
い個所を局部化してこの個所のインダクタンス行列の情
報とすることができる。
【００１０】本発明の動作原理は、シミュレーションの
ために与えられた回路内からインダクタンスのサブ回路
を切出してインダクタンス行列をつくり、この回路が受
動的であるか否かを、そのインダクタンス行列が正値で
あるか否かで判断する。すなわち、回路のインダクタン
ス行列の（Ｄi ／Ｄi-1 ）＞０（ｉ＝１，２，……ｎ；
Ｄi はインダクタンス行列のｉ行ｉ列までの小行列式で
Ｄ0 ＝1 とする）をチェックする。
ために与えられた回路内からインダクタンスのサブ回路
を切出してインダクタンス行列をつくり、この回路が受
動的であるか否かを、そのインダクタンス行列が正値で
あるか否かで判断する。すなわち、回路のインダクタン
ス行列の（Ｄi ／Ｄi-1 ）＞０（ｉ＝１，２，……ｎ；
Ｄi はインダクタンス行列のｉ行ｉ列までの小行列式で
Ｄ0 ＝1 とする）をチェックする。
【００１１】（１）一般に、図３（ａ）のように、電流
ベクトルＪi につながった回路のインダクタンス行列Ｌ
は、電圧ベクトルＵi とすると、（１）式によりに示さ
れ、これは次の（２）式で示される。
ベクトルＪi につながった回路のインダクタンス行列Ｌ
は、電圧ベクトルＵi とすると、（１）式によりに示さ
れ、これは次の（２）式で示される。
【００１２】
【００１３】ここでＪE は電流ベクトルＪのエルミート
共役を示し、この行列Ｌが正値であるための条件は、イ
ンダクタンス行列Ｌの固有値λi が全て正であることと
同じである。すあわち、λi ＞０（ｉ＝１，２……ｎ）
である。 （２）これは、図３（ｂ）のように、図３（ａ）の電流
ベクトルＪi のうちｉ＝１，２……，ｎ−１の電流ベク
トルを短絡して電流ベクトルＪR i（ｉ＝１，２……，ｎ
−１）とし、電流ベクトルＪn だけつないだ状態を考え
ると、（１）式は（３）式のような回路方程式となる。
この式から次の（４）（５）式が導かれる。なお、ｌμ
νは行列Ｌの（μν）成分を示す。
共役を示し、この行列Ｌが正値であるための条件は、イ
ンダクタンス行列Ｌの固有値λi が全て正であることと
同じである。すあわち、λi ＞０（ｉ＝１，２……ｎ）
である。 （２）これは、図３（ｂ）のように、図３（ａ）の電流
ベクトルＪi のうちｉ＝１，２……，ｎ−１の電流ベク
トルを短絡して電流ベクトルＪR i（ｉ＝１，２……，ｎ
−１）とし、電流ベクトルＪn だけつないだ状態を考え
ると、（１）式は（３）式のような回路方程式となる。
この式から次の（４）（５）式が導かれる。なお、ｌμ
νは行列Ｌの（μν）成分を示す。
【００１４】
【００１５】これらの式からインダクタンス行列の２次
形式が次の（６）式に変形され、ここで電流ベクトルＪ
* は電流ベクトルＪの複素共役を示す。
形式が次の（６）式に変形され、ここで電流ベクトルＪ
* は電流ベクトルＪの複素共役を示す。
【００１６】
【００１７】同様にして、電流ベクトルＪ1 のみを短絡
した状態までを考えると、次の（７）式に変形すること
が出来る。
した状態までを考えると、次の（７）式に変形すること
が出来る。
【００１８】
【００１９】これはまたハイブリッドな回路行列にも自
然に拡張でき、従って次の（８）式をチェックすること
が固有値をチェックすることと同じになる。
然に拡張でき、従って次の（８）式をチェックすること
が固有値をチェックすることと同じになる。
【００２０】
【００２１】（３）このチェックしたい小行列式の値
は、ガウス消去法と同しアルゴリズムで計算することが
できる。これを、図４の模式図で示した３行３列の行列
［ａ11〜ａ33］の場合で説明する。この３行３列の行列
が正値であるか否かの判断は、行列Ｄ1, (Ｄ2 ／Ｄ1),
( Ｄ3 ／Ｄ2)の値の正負をチェックする。この値は、図
４のステップＡの行列の次式 Ｄ1 ＝ａ11＞０……………（９） ａ22＞０……………（１０） ａ33＞０……………（１１） と同様である。また次のステップＢでガウス消去して計
算した次の（１２）（１３）式、およびさらに次のステ
ップＣでガウス消去して計算した次の（１４）式と同様
である。
は、ガウス消去法と同しアルゴリズムで計算することが
できる。これを、図４の模式図で示した３行３列の行列
［ａ11〜ａ33］の場合で説明する。この３行３列の行列
が正値であるか否かの判断は、行列Ｄ1, (Ｄ2 ／Ｄ1),
( Ｄ3 ／Ｄ2)の値の正負をチェックする。この値は、図
４のステップＡの行列の次式 Ｄ1 ＝ａ11＞０……………（９） ａ22＞０……………（１０） ａ33＞０……………（１１） と同様である。また次のステップＢでガウス消去して計
算した次の（１２）（１３）式、およびさらに次のステ
ップＣでガウス消去して計算した次の（１４）式と同様
である。
【００２２】
【００２３】（４）このようにインダクタンス行列が正
値であるか否かは、インダクタンス行列の対角項の全て
をチェックすることで判断することができる。これは、
（９）（１２）（１４）式をチェックするだけでなく、
ガウス消去で計算される対角項も含んだ（１０）（１
１）（１３）式もチェックすることである。これにより
受動的でない原因の局部化、計算量の減少が期待でき
る。それは、（１０）式をチェックすることにより、
（１２）式を満足しない場合の１つのａ22≦０をチェッ
クできるため、その原因がａ22であると分る。なお、ス
テップＡで（１０）式をチェックすれば、ガウス消去で
行列をステップＢで変換する前に（１２）式を満足しな
い場合の１つを判断でき、同様に（１１）（１３）式を
チェックすると次のステップの行列に変換する前に行列
の受動的でないことを判断でき、その原因を局部化で
き、計算量を減少させることができる。
値であるか否かは、インダクタンス行列の対角項の全て
をチェックすることで判断することができる。これは、
（９）（１２）（１４）式をチェックするだけでなく、
ガウス消去で計算される対角項も含んだ（１０）（１
１）（１３）式もチェックすることである。これにより
受動的でない原因の局部化、計算量の減少が期待でき
る。それは、（１０）式をチェックすることにより、
（１２）式を満足しない場合の１つのａ22≦０をチェッ
クできるため、その原因がａ22であると分る。なお、ス
テップＡで（１０）式をチェックすれば、ガウス消去で
行列をステップＢで変換する前に（１２）式を満足しな
い場合の１つを判断でき、同様に（１１）（１３）式を
チェックすると次のステップの行列に変換する前に行列
の受動的でないことを判断でき、その原因を局部化で
き、計算量を減少させることができる。
【００２４】このように本発明の構成によれば、次の特
徴がある。 （１）回路のインダクタンス行列からこの回路が受動的
かどうかを判断することができ、ＳＰＩＣＥ等の回路シ
ュミレータが実行する前に、その判断ができる。 （２）行列の正値をガウス消去による小行列式の値から
判断するので、例えばヤコビ法等で固有値を求め、この
固有値からその正値を判断するよりも、高速に判断する
ことができる。 （３）ガウス消去で値を求めることにより、受動的でな
い原因の局部化ができ、さらにその計算量を減少するこ
とができる。
徴がある。 （１）回路のインダクタンス行列からこの回路が受動的
かどうかを判断することができ、ＳＰＩＣＥ等の回路シ
ュミレータが実行する前に、その判断ができる。 （２）行列の正値をガウス消去による小行列式の値から
判断するので、例えばヤコビ法等で固有値を求め、この
固有値からその正値を判断するよりも、高速に判断する
ことができる。 （３）ガウス消去で値を求めることにより、受動的でな
い原因の局部化ができ、さらにその計算量を減少するこ
とができる。
【００２５】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。図１は本発明の一実施の形態を説明するブ
ロック図である。この回路シミュレーションシステム１
０は、受動性チェックシステム１１と、ＳＰＩＣＥ等の
回路シミュレータ１２とからなり、回路情報ファイル１
３から入力されて、そのチェック結果が受動的であるか
否かを表示装置１４にＯＫまたはＮＧと表示すると共
に、受動的でない場合にその原因を付加情報ファイル１
５に出力し、またその解析結果を解析結果ファイル１６
に出力する。
て説明する。図１は本発明の一実施の形態を説明するブ
ロック図である。この回路シミュレーションシステム１
０は、受動性チェックシステム１１と、ＳＰＩＣＥ等の
回路シミュレータ１２とからなり、回路情報ファイル１
３から入力されて、そのチェック結果が受動的であるか
否かを表示装置１４にＯＫまたはＮＧと表示すると共
に、受動的でない場合にその原因を付加情報ファイル１
５に出力し、またその解析結果を解析結果ファイル１６
に出力する。
【００２６】この受動的であるか否かの判定は、図２の
処理フロー図に示される。まずステップＳ１で、回路情
報ファイル１３から回路情報を入力し、ステップＳ２
で、そのインダクタンス行列（ｎ×ｎ）を作成する。そ
して、この行列の対角項の値をチェックする（ステップ
Ｓ３〜５）。図４の３列３行の行列の場合は、まず、ａ
11＞０か否かをチェックし、ａ11≦０であれば１番目の
インダクタンスに関係する回路情報が受動的でないと分
る。同様にしてａ22＞０，ａ33＞０もチェックしこれら
が全て満足するなら、図４のように（１２）（１３）式
のガウス消去法を用いてａ21, ａ31を０にする（ステッ
プＳ６，７）。次にａ' 22 ＞０をチェックし、ａ' 22 ≦
０であれば、１，２番目に関係する回路情報が受動的で
ない原因と分る。同様にしてａ' 33 ＞０もチェックし、
両方とも正値であれば（１４）式によりａ' 32 を０にす
る。最後にａ" 33 ＞０をチェックし、ａ" 33 ≦０であれ
ば、１，２，３番目に関係する回路情報が受動的でない
原因と分る。
処理フロー図に示される。まずステップＳ１で、回路情
報ファイル１３から回路情報を入力し、ステップＳ２
で、そのインダクタンス行列（ｎ×ｎ）を作成する。そ
して、この行列の対角項の値をチェックする（ステップ
Ｓ３〜５）。図４の３列３行の行列の場合は、まず、ａ
11＞０か否かをチェックし、ａ11≦０であれば１番目の
インダクタンスに関係する回路情報が受動的でないと分
る。同様にしてａ22＞０，ａ33＞０もチェックしこれら
が全て満足するなら、図４のように（１２）（１３）式
のガウス消去法を用いてａ21, ａ31を０にする（ステッ
プＳ６，７）。次にａ' 22 ＞０をチェックし、ａ' 22 ≦
０であれば、１，２番目に関係する回路情報が受動的で
ない原因と分る。同様にしてａ' 33 ＞０もチェックし、
両方とも正値であれば（１４）式によりａ' 32 を０にす
る。最後にａ" 33 ＞０をチェックし、ａ" 33 ≦０であれ
ば、１，２，３番目に関係する回路情報が受動的でない
原因と分る。
【００２７】このように図２において、行列の対角項が
正値であるか否かを（ｎ，ｎ−１）成分を０にした時ま
で、すなわち行列が三角行列になる時まで繰り返えす。
これらが全て満足であれば、ステップＳ８で表示画面に
ＯＫを出力して終了とし、この間に満足しない場合があ
ると、ステップＳ９で画面にＮＧを出力して終了とす
る。
正値であるか否かを（ｎ，ｎ−１）成分を０にした時ま
で、すなわち行列が三角行列になる時まで繰り返えす。
これらが全て満足であれば、ステップＳ８で表示画面に
ＯＫを出力して終了とし、この間に満足しない場合があ
ると、ステップＳ９で画面にＮＧを出力して終了とす
る。
【００２８】
【実施例】次に、図５の回路について受動的か否かを判
断する場合を説明する。この回路は、１ｍＨのインタク
タンスＬ１（Ｌ２，Ｌ３）と抵抗の回路が並列接続さ
れ、かつインタクタンスＬ２，Ｌ１とインタクタンスＬ
２，Ｌ３とで０．６５，０．７８の相互インダクタンス
があるとしている。この場合のインダクタンス行列は図
５のように（１５）式に示されるが、これを次の（１
６）式で表す。 なお、インタクタンスの数値表現とし
て、例えば１ｍＨ，０．６５ｍＨの場合それぞれ1.0000
e−03,6.5000e−04と表現している。
断する場合を説明する。この回路は、１ｍＨのインタク
タンスＬ１（Ｌ２，Ｌ３）と抵抗の回路が並列接続さ
れ、かつインタクタンスＬ２，Ｌ１とインタクタンスＬ
２，Ｌ３とで０．６５，０．７８の相互インダクタンス
があるとしている。この場合のインダクタンス行列は図
５のように（１５）式に示されるが、これを次の（１
６）式で表す。 なお、インタクタンスの数値表現とし
て、例えば１ｍＨ，０．６５ｍＨの場合それぞれ1.0000
e−03,6.5000e−04と表現している。
【００２９】
【００３０】これをステップＡとして、行列の対角項の
正負をチェックすると、この場合ａ11, ａ22, ａ33は
1.0000e−03で全て正であるので、Ｌ１，Ｌ２，Ｌ３の
回路情報が正しいと判断する。次に、ステップＢで、
（１２）（１３）式のガウス消去の計算をし、次の（１
７）式を得る。
正負をチェックすると、この場合ａ11, ａ22, ａ33は
1.0000e−03で全て正であるので、Ｌ１，Ｌ２，Ｌ３の
回路情報が正しいと判断する。次に、ステップＢで、
（１２）（１３）式のガウス消去の計算をし、次の（１
７）式を得る。
【００３１】
【００３２】この行列の（２，２）（３，３）成分の正
負をチェックする。 こ場合もａ' 22,ａ' 33 は 5.7750e
−04,1.0000e−03で両方とも正であるので、Ｌ１，Ｌ
２，Ｌ３の回路情報が正しいと判断する。最後に、ステ
ップＣで、（１４）式のガウス消去の計算をし、次の
（１８）式を得る。
負をチェックする。 こ場合もａ' 22,ａ' 33 は 5.7750e
−04,1.0000e−03で両方とも正であるので、Ｌ１，Ｌ
２，Ｌ３の回路情報が正しいと判断する。最後に、ステ
ップＣで、（１４）式のガウス消去の計算をし、次の
（１８）式を得る。
【００３３】
【００３４】この行列の（３，３）成分の正負をチェッ
クする。この場合ａ" 33 は−5.3506e−05で負であるの
で、Ｌ１，Ｌ２，Ｌ３との関係の回路情報が正しくない
と判断し、この回路が受動的でないと判断する。
クする。この場合ａ" 33 は−5.3506e−05で負であるの
で、Ｌ１，Ｌ２，Ｌ３との関係の回路情報が正しくない
と判断し、この回路が受動的でないと判断する。
【００３５】
【発明の効果】以上説明したように本発明によれば、Ｓ
ＰＩＣＥ等の回路シミュレータ等で回路の過渡解析処理
等で原因不明の発散の発生が避けられ、回路シミュレー
タで回路特性を解析する前に、その回路が受動的である
否かを判断することができる。また、回路シミュレーシ
ョンの過渡解析の計算や行列の固有値を求める計算が不
要となり、行列をガウス消去する計算のみをすればよい
ため、その計算時間が少なくて済み、さらに受動的でな
い個所をすぐ出力することができるという効果がある。
ＰＩＣＥ等の回路シミュレータ等で回路の過渡解析処理
等で原因不明の発散の発生が避けられ、回路シミュレー
タで回路特性を解析する前に、その回路が受動的である
否かを判断することができる。また、回路シミュレーシ
ョンの過渡解析の計算や行列の固有値を求める計算が不
要となり、行列をガウス消去する計算のみをすればよい
ため、その計算時間が少なくて済み、さらに受動的でな
い個所をすぐ出力することができるという効果がある。
【図１】本発明の一実施形態を説明するブロック図であ
る。
る。
【図２】本実施形態の処理動作を説明するフロー図であ
る。
る。
【図３】本発明の動作原理を説明するブロック図であ
る。
る。
【図４】図３のガウス消去法を説明する行列式の模式図
である。
である。
【図５】図４の実施例を説明する回路図である。
【図６】従来例の回路シミュレーションを説明するフロ
ー図である。
ー図である。
【図７】従来例の他の回路シミュレーションを説明する
フロー図である。
フロー図である。
１０ 回路シミュレーションシステム １１ 受動性チェックシステム １２ 回路シミュレータ １３ 回路情報ファイル １４ 表示装置 １５ 付加情報ファイル １６ 解析結果ファイル ２０ 回路シミュレーション部 ２１ 回路情報ファイル ２２ 回路構成ファイル ２３ 素子特性ファイル ２４ 回路特性出力部 Ｓ１〜Ｓ１０，Ｓ２１〜Ｓ３９ 処理ステップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−129637（ＪＰ，Ａ) Ｌｊｉｌｊａｎａ Ｔｒａｊｋｏｖｉ ｃ，”Ｐａｓｓｉｖｉｔｙ ａｎｄ ｎ ｏ−ｇａｉｎ ｐｒｏｐｅｒｔｉｅｓ ｅｓｔａｂｌｉｓｈ ｇｌｏｂａｌ ｃ ｏｎｖｅｒｇｅｎｃｅ ｏｆ ａ ｈｏ ｍｏｔｏｐｙ ｍｅｔｈｏｄ ｆｏｒ ＤＣ ｏｐｅｒａｔｉｏｎ ｐｏｉｎｔ ｓ”，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓ ｙｍｐｏｓｉｕｍ Ｏｎ Ｃｉｒｃｕｉ ｔｓ Ａｎｄ Ｓｙｓｔｅｍ，ＩＥＥ Ｅ，1990年，Ｖｏｌ．２，ｐ．914〜917 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 回路シミュレータで回路特性を解析する
前に、シミュレーションすべき電子回路の回路情報を入
力し、この電子回路内に含まれる線形素子回路が受動的
であるか否かを判断し、その判断データを出力する回路
診断工程を有することを特徴とする回路シミュレーショ
ン方法。 - 【請求項２】 回路診断工程が、電子回路のインダクタ
ンス行列をつくり、このインダクタンス行列が正値か否
かをその小行列式の値を求めてチェックし、その行列の
対角項が正値であれば受動的であると判断し、正値でな
ければ受動的でないと判断し、その時には前記小行列式
の情報から受動的でない原因である付加情報を出力する
請求項１記載の回路シミュレーション方法。 - 【請求項３】 小行列式の値を、行列をガウス消去によ
り計算して得られるその行列の対角項の値により判断す
ると共に、付加情報を、正値でない個所を局部化してこ
の個所のインダクタンス行列の情報とする請求項２記載
の回路シミュレーション方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167902A JP2976888B2 (ja) | 1996-06-27 | 1996-06-27 | 回路シミュレーション方法 |
| TW086109071A TW341680B (en) | 1996-06-27 | 1997-06-26 | Circuit simulating method |
| US08/884,264 US6063130A (en) | 1996-06-27 | 1997-06-27 | Circuit simulation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167902A JP2976888B2 (ja) | 1996-06-27 | 1996-06-27 | 回路シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011475A JPH1011475A (ja) | 1998-01-16 |
| JP2976888B2 true JP2976888B2 (ja) | 1999-11-10 |
Family
ID=15858178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8167902A Expired - Lifetime JP2976888B2 (ja) | 1996-06-27 | 1996-06-27 | 回路シミュレーション方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6063130A (ja) |
| JP (1) | JP2976888B2 (ja) |
| TW (1) | TW341680B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3768375B2 (ja) | 2000-04-04 | 2006-04-19 | Ｎｅｃエレクトロニクス株式会社 | 計算装置および電子回路シミュレーション装置 |
| TW548596B (en) * | 2000-08-05 | 2003-08-21 | Ibm | Automatic check for cyclic operating conditions for SOI circuit simulation |
| US7107198B2 (en) * | 2001-11-02 | 2006-09-12 | Sun Microsystems, Inc. | Automatic generation of reduced-size circuit models including inductive interaction |
| US20050024074A1 (en) * | 2003-08-01 | 2005-02-03 | Gary Benjamin | Method and apparatus for characterizing an electronic circuit |
| US8204149B2 (en) | 2003-12-17 | 2012-06-19 | Qualcomm Incorporated | Spatial spreading in a multi-antenna communication system |
| US7336746B2 (en) | 2004-12-09 | 2008-02-26 | Qualcomm Incorporated | Data transmission with spatial spreading in a MIMO communication system |
| US8169889B2 (en) | 2004-02-18 | 2012-05-01 | Qualcomm Incorporated | Transmit diversity and spatial spreading for an OFDM-based multi-antenna communication system |
| US8923785B2 (en) | 2004-05-07 | 2014-12-30 | Qualcomm Incorporated | Continuous beamforming for a MIMO-OFDM system |
| US7978649B2 (en) | 2004-07-15 | 2011-07-12 | Qualcomm, Incorporated | Unified MIMO transmission and reception |
| KR20090115822A (ko) * | 2004-11-15 | 2009-11-06 | 콸콤 인코포레이티드 | 야코비 회전을 이용한 행렬의 고유값 분해 및 특이값 분해 |
| US8065129B1 (en) * | 2004-11-19 | 2011-11-22 | Synopsys, Inc. | Methods and apparatuses for circuit simulation |
| US8543070B2 (en) | 2006-04-24 | 2013-09-24 | Qualcomm Incorporated | Reduced complexity beam-steered MIMO OFDM system |
| JP2008015841A (ja) * | 2006-07-06 | 2008-01-24 | Nec Electronics Corp | 回路解析方法、及び回路解析プログラム、回路シミュレーション装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5181179A (en) * | 1990-07-25 | 1993-01-19 | At&T Bell Laboratories | Artificial parameter homotopy methods for the dc operating point problem |
| US5369594A (en) * | 1992-06-18 | 1994-11-29 | International Business Machines Corporation | Conjugate gradient method in computer-aided circuit design |
| US5313398A (en) * | 1992-07-23 | 1994-05-17 | Carnegie Mellon University | Method and apparatus for simulating a microelectronic circuit |
| JPH07129637A (ja) * | 1993-11-09 | 1995-05-19 | Hitachi Ltd | 回路シミュレーション方法 |
| US5682336A (en) * | 1995-02-10 | 1997-10-28 | Harris Corporation | Simulation of noise behavior of non-linear circuit |
| US5787008A (en) * | 1996-04-10 | 1998-07-28 | Motorola, Inc. | Simulation corrected sensitivity |
-
1996
- 1996-06-27 JP JP8167902A patent/JP2976888B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-26 TW TW086109071A patent/TW341680B/zh active
- 1997-06-27 US US08/884,264 patent/US6063130A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｌｊｉｌｊａｎａ Ｔｒａｊｋｏｖｉｃ，"Ｐａｓｓｉｖｉｔｙ ａｎｄ ｎｏ−ｇａｉｎ ｐｒｏｐｅｒｔｉｅｓ ｅｓｔａｂｌｉｓｈ ｇｌｏｂａｌ ｃｏｎｖｅｒｇｅｎｃｅ ｏｆ ａ ｈｏｍｏｔｏｐｙ ｍｅｔｈｏｄ ｆｏｒ ＤＣ ｏｐｅｒａｔｉｏｎ ｐｏｉｎｔｓ"，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｏｎ Ｃｉｒｃｕｉｔｓ Ａｎｄ Ｓｙｓｔｅｍ，ＩＥＥＥ，１９９０年，Ｖｏｌ．２，ｐ．９１４〜９１７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1011475A (ja) | 1998-01-16 |
| US6063130A (en) | 2000-05-16 |
| TW341680B (en) | 1998-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976888B2 (ja) | 回路シミュレーション方法 | |
| JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
| US7606693B2 (en) | Circuit simulation with decoupled self-heating analysis | |
| JPH0554092A (ja) | 論理シミユレーシヨン装置 | |
| US6311146B1 (en) | Circuit simulation with improved circuit partitioning | |
| JP2696972B2 (ja) | フアジイ・ルール発生装置および方法，ならびに確認装置および方法 | |
| JPH1049561A (ja) | 信号遅延計算方法 | |
| JP4383251B2 (ja) | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。 | |
| JP3196734B2 (ja) | タイミング解析装置、方法及び記録媒体 | |
| JPH07129637A (ja) | 回路シミュレーション方法 | |
| JPH10334253A (ja) | 曲線の近似方法及びその方法を用いたシミュレーション装置 | |
| JP3146254B2 (ja) | 論理回路シミュレ−ション結果表示装置 | |
| JP3388987B2 (ja) | 定常解析装置 | |
| JPH06203094A (ja) | 回路シミュレーション装置 | |
| JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JP2996200B2 (ja) | 論理回路の解析方法および解析装置 | |
| JP3121921B2 (ja) | 論理シミュレーションにおける論理回路分割方式 | |
| JPH06333056A (ja) | 多重継承を持つ木構造の表示装置 | |
| JP3169619B2 (ja) | 差分数値解析装置 | |
| JPH08161294A (ja) | 構造物周辺における風速増加域予測方法およびその装置 | |
| JP2887452B2 (ja) | プリント基板設計装置における部品間接続のビア・コスト情報表示装置 | |
| JPH06309414A (ja) | 配線支援方法 | |
| JPH05314205A (ja) | 回路シミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |