JPH06197098A - 同一媒体によって２つのヘテロクロナス二進信号を同時に伝送するための方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】２つのヘテロクロナス二進信号Ａ、Ｂを単一信
号Ｉの形態で１つの物理媒体を介して同時に伝送するこ
とを可能にする方法及び装置の実現。 【構成】２つの二進入力信号のうち第１の信号Ａの二進
レベル変化遷移の合間に、第２の入力信号Ｂがとり得る
２つの二進レベルのうち同じ１つのレベルに対応する第
２の入力信号Ｂのパルスの各々について短い極性反転を
挿入する。第２の入力信号に起因する各反転は、第１の
信号の二進レベル変化遷移を挟んでその両側に延びる保
護領域の外側に位置する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同一の物理媒体を介し
て２つのヘテロクロナス（ｈｅｔｅｒｏｃｈｒｏｎｅ）
二進信号を同時に伝送するための方法及び装置に関す
る。

【０００２】

【従来の技術】所与の媒体を介して信号特に二進信号を
伝送する一般的方法は、伝送される１つ又は複数の信号
が有し得る最大周波数を明らかに上回るように選択され
た周波数を有するサンプリングクロックを使用する。

【０００３】このような一般的方法では、信号について
実施されるサンプリングの多重化と、受信側で再生（ｄ
ｅｍｕｌｔｉｐｌｅｘａｇｅ）のために使用される同期
パターン（ｍｏｔｉｆ ｄｅ ｓｙｎｃｈｒｏｎｉｚａ
ｔｉｏｎ）を送信側で供給する役割を担う時間基準（ｂ
ａｓｅ ｄｅ ｔｅｍｐｓ）の制御とが行われる。

【０００４】

【発明が解決しようとする課題】前述の公知の方法は、
多くの用途、特にＣＭＯＳ型の技術を使用する用途に適
しているが、用途によっては、特にプロジェクトに関連
した要件にコンポーネントＥＣＬの選択が含まれる場合
には、技術的にも経済的にも使用不可能である。

【０００５】

【課題を解決するための手段】本発明は、２つのヘテロ
クロナス二進信号を単一二進信号の形態で同一の物理媒
体を介して同時に伝送することを可能にする方法を提案
する。第２の信号は、第１の信号の１ビット当たりの許
容最小持続時間より長い期間を有するビットクロックと
称するクロックによってタイミングをとられるものとす
る。

【０００６】本発明では特徴の１つとして、伝送される
単一二進信号を形成するために、２つの二進入力信号の
うち第１の信号の二進レベル変化遷移（ｔｒａｎｓｉｔ
ｉｏｎ ｄｅ ｃｈａｎｇｅｍｅｎｔ ｄｅ ｎｉｖｅ
ａｕ ｂｉｎａｉｒｅ）の合間に、第２の入力信号がと
り得る２つの二進レベルのうち同じ１つのレベルに対応
する前記第２の入力信号のビットの各々について短い二
進レベル反転パルスを挿入する。第２の入力信号に起因
する各パルスは一時的極性反転パルスと称し、第１の信
号の二進レベル変化遷移を挟んでその両側に延びる保護
領域（ｚｏｎｅｄｅ ｇａｒｄｅ）の外側に位置する。

【０００７】本明細書では、第２の信号によって発生す
る伝送信号の二進レベルの反転を示すのに「極性反転
（ｉｎｖｅｒｓｉｏｎ ｄｅ ｐｏｌａｒｉｔｅ）」と
いう表現を使用する。これは、第１の信号のみに起因す
る二進レベル反転と区別するためである。

【０００８】本発明は、本発明の方法を使用する送信装
置用コーディング装置も提案する。本発明の特徴の１つ
として、該コーディング装置は下記の構成要素を含む。

【０００９】同じ時定数を有する２つの遅延回路を直列
に接続したものからなるアセンブリ。これら遅延回路の
うち第１の遅延回路は伝送すべき第１の二進入力信号を
受け取り、第２の遅延回路の出力信号は第１の入力信号
に対して保護時間（ｔｅｍｐｓ ｄｅ ｇａｒｄｅ）に
対応する時間だけ遅延される。

【００１０】伝送すべき第２の二進入力信号を受け取る
メモリ回路。

【００１１】第１の入力信号と第２の遅延回路の出力信
号とを受け取って、極性反転許可信号を送出する第１論
理回路。

【００１２】極性反転許可信号と、極性反転パルス挿入
要求信号、即ち該信号の同一固定二進値を有するビット
の各々について第２の二進入力信号の作用下でメモリ回
路から送出される信号とを受け取る第２論理回路。

【００１３】伝送信号に適用される一時的極性反転パル
スに関して選択された持続時間に等しい時定数を有する
単安定回路。該回路は、挿入要求と反転許可とが第２論
理回路のレベルに同時に提示された時点で前記単安定回
路を始動させる第２論理回路の出力に接続される。

【００１４】第１の遅延回路に起因する遅延を有する第
１の入力信号を受け取ると共に、前記単安定回路が始動
時に送出する前記第１の入力信号の極性反転信号を受け
取る第３論理回路。該第３論理回路は、第１の入力信号
から直接得られるか又は前記単安定回路が始動した時の
前記信号の一時的極性反転によって得られる伝送すべき
信号を、該回路の時定数に等しい持続時間にわたって送
出する。

【００１５】本発明は、本発明の方法を使用する受信装
置用デコーディング装置も提案する。本発明の特徴の１
つとして、該デコーディング装置は下記の構成要素を含
む。

【００１６】同程度の時定数を有する直列に接続された
２つの遅延回路からなるアセンブリ。これら遅延回路の
うち第１の回路は二進伝送信号を受け取る。

【００１７】伝送信号と、当該デコーディング装置の前
記２つの遅延回路によってそれぞれ遅延された２つの信
号との論理操作により、第１の入力信号に対応する信号
を供給する第１論理回路。

【００１８】再生された第１の信号と遅延された第２の
信号との論理結合により、第２の入力信号に対応する信
号を供給する第２論理回路。

【００１９】

【実施例】本発明、その特徴及び利点は、添付図面に基
づく以下の実施例の説明で明らかにされよう。

【００２０】前述のように、本発明の方法はヘテロクロ
ナスとみなされる２つの二進信号Ａ及びＢを同時に伝送
するためのものである。

【００２１】入力二進信号Ａ（図１参照）は任意のフォ
ーマット及びビット伝送速度を有する信号であり得、ジ
ッタをもたらさずに且つ初期のデューティサイクルを変
更せずに、透過的に伝送される。勿論、信号Ａが遵守し
なければならない制限、特に当該伝送物理媒体によって
許容される最大ビット伝送速度Ｄ１に関連した制限は必
ず存在する。

【００２２】信号Ａの最大ビット伝送速度をＤａとすれ
ば、信号Ａ固有のビット間に別の二進信号、例えば信号
Ｂのビットを伝送したい場合には前記最大ビット伝送速
度が最大ビット伝送速度Ｄ１より小さくなければならな
い。

【００２３】前記第２の入力二進信号Ｂは、周波数及び
反復度が広い範囲で変化し得る信号である。しかしなが
ら該信号は、特にビット伝送速度に関して特定の制限を
超えてはならない。媒体によって許容される最大ビット
伝送速度Ｄ１より必ず小さくなければならない前記信号
のビット伝送速度は、入力信号Ａの許容ビット伝送速度
にも依存する。

【００２４】本発明の実施例の１つでは、入力信号Ａの
最大許容ビット伝送速度Ｄａが約１０Ｍｂｉｔ／ｓであ
るのに対し、入力信号Ｂの最大許容ビット伝送速度Ｄｂ
は２Ｍｂｉｔ／ｓである。尚、これらの値は非限定的な
ものであり、絶対的な制限ではない。

【００２５】本発明では、入力信号のうちの１つ、該実
施例では信号Ａの二進レベル変化遷移の合間の時間間隔
を、入力信号Ｂを表す短い二進レベル反転、即ち該実施
例で極性反転と称する反転の導入に使用する。

【００２６】好ましい実施例では、入力信号Ｂについて
可能な２つの二進レベルのうち１つのレベルに対応する
入力信号Ｂ部分のみが直接考慮される。前記信号部分の
各々は信号Ｂの２つの二進レベル変化遷移の合間に含ま
れる。

【００２７】該実施例では、図１に示すように、同じ二
進値「１」を有する短い入力信号Ｂ部分によって構成さ
れたビットが考慮される。

【００２８】入力信号Ｂの二進値「１」の各ビットは個
々に、伝送信号Ｉにおいて、持続時間Ｔｉの一時的極性
反転となって現れる。該反転は、さもなければ入力信号
Ａによって信号Ｉに与えられる二進レベルを変化させ、
実際には入力信号Ａのみに起因するパルスより短いパル
スに対応する。

【００２９】信号Ｂの作用に起因する一時的極性反転パ
ルスはそれぞれ、信号Ａに起因する２つの二進レベル変
化遷移の合間に挿入される。入力信号Ａ及びＢのそれぞ
れの構成がそれを許せば、伝送信号Ｉでは、複数の一時
的極性反転パルスを入力信号Ａの二進レベルの連続的変
化に起因する２つの遷移の合間に挿入することもでき
る。信号Ａ及びＢを伝送した信号Ｉから信号Ａ及びＢを
再生するのであるから、伝送信号Ｉの取得を可能にした
動作は、一方の信号及び／又は他方の信号の少なくとも
１つの固有の特性を保持させるものでなければならな
い。

【００３０】従って該実施例では、入力信号Ｂ（図１参
照）は、場合によっては受信レベルでの再生の後で、送
信レベルでも受信レベルでも得られる所定周波数のクロ
ックによってタイミングをとられる二進信号であるとみ
なされる。

【００３１】ビット伝送速度に関連した理由から、コー
ド化入力信号Ｂの各ビット、ここでは値「１」及び持続
時間Ｔｂの各ビットを翻訳するための一時的極性反転パ
ルスは、持続時間の短いのを選択するのが好ましい。し
かしながら、伝送信号Ｉの一時的極性反転パルスの持続
時間Ｔｉは、パルスが選択された伝送媒体によって伝送
され得るように最小許容値τより小さくあってはならな
い。添付図面、特に図１及び図２のグラフを参照しなが
ら説明する該実施例では、値Ｔｉがτに等しくなるよう
に選択される。

【００３２】入力信号Ａの二進値変化に対応する伝送信
号Ｉの遷移が受信時に入力信号Ｂの作用に起因する持続
時間Ｔｉの一時的極性反転パルスの側面（ｆｌａｎｃ）
の１つに対応する信号Ｉの遷移と混同されないように、
伝送すべき信号Ｉでは、信号Ａに起因するレベル変化遷
移に近すぎる一時的極性反転は総て阻止されるようにす
る。

【００３３】そのためには、保護時間が入力信号Ａの二
進値変化遷移の両側に加えられる。該保護時間は、伝送
信号Ｉにおいて、信号Ｂの作用に起因し該保護時間の間
にわたって考慮されなければならず、従ってその後でし
か挿入されない総ての一時的極性反転パルスについて、
挿入遅延を誘起する。

【００３４】好ましい実施例の１つでは、最小値がＴｉ
の２倍を超える保護時間が、好ましくは、２つの基本時
間ｔ１及びｔ２からなるとみなされる。これらの基本時
間は両方共Ｔｉの値の２倍に等しい。

【００３５】従って、入力信号Ａのパルスの持続時間Ｔ
ａの最小許容値、並びに入力信号Ｂのビットの２つの連
続的発生の合間の最小許容時間ｔｂは、例えば関係式Ｔ
ａ≧ｔ１＋ｔ２＋τ＋ε及びｔｂ≧Ｔａ＋εが成立する
ようなものである。前記式中、εは信号の伝搬と伝送で
使用される回路の予備配置とに起因する最小消費時間
（ｌａｐｓ ｄｅ ｔｅｍｐｓ ｍｉｎｉｍａｌ）であ
る。

【００３６】本発明の伝送方法は、図３に符号１で示す
送信用コーディング装置と図４に符号２で示す受信用相
補的デコーディング装置とを介して実施し得る。

【００３７】コーディング装置１は送信装置（図示せ
ず）に組み込まれるものであって、二進入力信号Ａ及び
Ｂをそれぞれ受け取る２つの入力Ｅ１１及びＥ１２と、
例えば光ファイバタイプの媒体である選択された伝送媒
体（図示せず）を介してデコーディング装置２に伝送さ
れる信号Ｉを送出する出力Ｓ１１とを有している。

【００３８】コーディング装置１の入力Ｅ１の下流には
２つの遅延回路３及び４が直列に挿入されており、遅延
回路３は前述のように定義されるｔ１に等しい遅延をも
って入力信号Ａを遅延回路４と排他的ＯＲ型論理回路５
の第１入力とに送出する。図１の実施例には、前記２つ
の回路４及び５に供給される信号Ｃも示されている。

【００３９】遅延回路４は受け取った信号Ｃを、前述の
ように定義されるｔ２に等しい遅延をもって、相補的な
排他的ＯＲ型論理回路６の第１入力に送る。論理回路６
の第２入力はコーディング装置の入力Ｅ１１に接続され
ており、該コーディング装置から入力信号Ａを受け取
る。遅延回路４が送出する信号Ｄは信号Ａに対して値ｔ
１＋ｔ２だけ遅延しており、従って論理回路６により送
出される信号Ｅは、入力信号Ｂによって生じた一時的極
性反転に対応するパルスを伝送信号に挿入することが可
能な時間範囲、該実施例では二進レベル「１」の時間範
囲を決定すると共に、反対推論により前述の挿入が禁止
される時間範囲を決定する許可信号である。

【００４０】信号ＥはＡＮＤ型論理回路７の第１入力に
送られ、論理回路７の第２入力は、入力Ｅ１２から入力
信号Ｂを受け取るメモリ回路８の出力に接続されてい
る。

【００４１】メモリ回路８は出力から信号Ｆを送出す
る。該信号Ｆは伝送信号Ｉにおける短い二進値変化を誘
起するためのものである。前記二進値は、さもなけれ
ば、入力信号Ａの二進値に依存する。前述のように、該
実施例では、入力信号Ｂの二進値「１」のパルスの立上
がりエッジが信号Ｆの二進レベルへの変化を制御し、該
レベルは、論理回路７の出力に接続されている単安定回
路９の出力信号Ｈの立下がりエッジが出現するまでメモ
リ回路８によって維持される。

【００４２】単安定回路９は、論理回路７の入力で、信
号Ｆが一時的極性反転パルス挿入要求に対応する二進レ
ベル、該実施例では値１をとり、それと同時に前記挿入
の許可が信号Ｅ、該実施例ではやはり値１をとる信号Ｅ
によって送られるとすぐに始動する。

【００４３】単安定回路９の時定数は、得られる信号Ｉ
の二進値が信号Ｃによって制御される二進値に対して時
間Ｔｂにわたり反転されるように、該単安定回路によっ
て供給され論理回路５に与えられた信号Ｈが、時間ｔ１
だけ遅延した信号Ａに対応する信号Ｃと結合するよう
に、前述の定義に従う値Ｔｉに対応する。図１に示した
図では、単安定回路９の出力信号Ｈの二進値パルスによ
って起こる各反転が、信号Ｉの値を信号Ｃに対して時間
Ｔｉにわたり反転させ且つ信号Ｆを介してメモリ回路８
により誘起された反転要求を立下がりエッジによって抹
消する持続時間Ｔｉのパルスにより翻訳される。

【００４４】受信装置（図示せず）に具備するためのも
のである図４のデコーディング装置２は、伝送媒体（図
示せず）を介して信号Ｉを受け取る入力Ｅ２１を有す
る。該デコーディング装置は更に、信号Ｉから再生され
た信号Ａ及びＢをそれぞれ送出する２つの出力Ｓ２１及
びＳ２２をも備えている。

【００４５】信号Ｉはまず、該デコーディング装置の入
力Ｅ２１に接続されている遅延回路１０に送られる。該
遅延回路の時定数ｅ１は該実施例では、条件Ｔｉ＜ｅ１
＜２×Ｔｉが満たされるように選択されている。遅延回
路１０の出力に得られる信号Ｊは従って時間ｅ１だけ遅
延した信号Ｉに対応し、Ｔｉ＜ｅ２＜２×Ｔｉのような
時定数ｅ２を有する第２の遅延回路１１と、Ｄ型フリッ
プフロップ１２のクロック入力Ｃｋと、論理反転器１３
とに送られる。

【００４６】時間ｅ１だけ遅延された後更に時間ｅ２だ
け遅延された信号Ｉに対応する遅延回路１１の出力信号
Ｋは、排他的ＯＲ型論理回路１４に送られる。

【００４７】フリップフロップ１２はデコーディング装
置２の入力Ｅ２１に接続されており、従ってデータ入力
Ｄに信号Ｉを受け取り、信号Ｊの立上がりエッジの各々
で決定された信号の二進値に対応する直接二進信号Ｑ１
を発生する。該信号Ｑ１はＡＮＤ型論理回路１５の第１
入力に与えられる。論理反転器１３はＤ型フリップフロ
ップ１６のクロック入力Ｃｋにアクセスし、該フリップ
フロップ１６は論理反転器１７を介して入力Ｅ２１に接
続されている。フリップフロップ１６は相補的出力Ｑ２
（Ｑ２の反転）を介してＯＲ型論理回路１８の第１入力
にアクセスし、該論理回路１８は第２の遅延回路１１の
出力信号Ｋを第２入力に受け取る。論理回路１８によっ
て実行される論理動作Ｋ．（Ｑ２の反転）は、入力信号
Ａに対する入力信号Ｂの相互作用に起因し信号Ｉ及びＫ
中に存在する二進値０の一時的極性反転を信号Ｋから除
去する。

【００４８】論理回路１８の出力信号Ｓは信号Ｑ１を受
け取る論理回路１５の第２入力に与えられ、論理回路１
５によって実行される論理動作Ｓ．Ｑ１は、入力信号Ａ
に対する入力信号Ｂの作用に起因し信号Ｓに含まれる二
進値１の一時的極性反転を除去する。従って、論理回路
１５の出力信号Ａ’はデコーディング装置２のレベルに
おける入力信号Ａの再生に対応し、該入力信号としてデ
コーディング装置の出力Ｓ２２に転送される。

【００４９】信号Ａ’は、第１入力に信号Ｋを受け取る
排他的ＯＲ型論理回路１４の第２入力にも送られる。

【００５０】論理回路１４によって実行される論理動作
Ｋ Ａ’は、信号Ｋ中のみにあって信号Ａ’中にはな
く、従って入力信号Ａのみに起因する二進レベル１の信
号部分には対応し得ない二進レベル１の信号部分を保持
すると共に、信号Ａ’の二進レベルに一時的に対応し従
って入力信号Ａに対する入力信号Ｂの作用に起因する一
時的極性反転に対応する信号Ｋの二進レベル０の信号部
分を反転させながら、コーディング時に発生した信号Ｈ
の再生を可能にする。

【００５１】このようにして論理回路の出力１４に得ら
れ信号Ｈの再生にほぼ対応する出力信号Ｎは、該実施例
では、必要であれば、信号Ｎの信号部分、該実施例では
二進値１の信号部分を、入力信号Ｂの対応するパルスの
持続時間及び振幅の特性を有する二進値１のパルスに変
換することを可能にするフォーマッティング（ｍｉｓｅ
ｅｎ ｆｏｒｍｅ）回路１９に送られる。

【００５２】フォーマッティング回路１９の出力信号
は、送信装置レベルでコーディングに使用されたクロッ
ク信号によって制御される位相リセット（ｒｅｍｉｓｅ
ｅｎｐｈａｓｅ）回路２０の入力に送られる。前記ク
ロック信号は、本発明の範囲内に含まれない限りここで
は説明しない任意の公知の方法により、受信装置レベル
に転送されるか又は該レベルで再生される。

【００５３】位相リセット回路の出力に現れる信号Ｂ’
は従って、デコーディング装置２のレベルでの入力信号
Ｂの再生に対応し、該入力信号Ｂとしてデコーディング
装置の出力Ｓ２１に転送される。

【図面の簡単な説明】

【図１】本発明の方法を送信装置に使用した場合の実施
例を示す時間図である。

【図２】本発明の方法を受信装置に使用した場合の実施
例を示す時間図である。

【図３】本発明の方法を使用する送信装置用コーディン
グ装置を簡単に示すブロック図である。

【図４】本発明の方法を使用する受信装置用コーディン
グ装置を簡単に示すブロック図である。

【符号の説明】

１ コーディング装置 ２ デコーディング装置 ３、４、１０、１１ 遅延回路 ９ 単安定回路 １２、１６ Ｄ型フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランソワ・ルド フランス国、22560・プルムール−ボドウ、 ケレノク（番地なし)

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ２つのヘテロクロナス二進信号を単一二
   進信号の形態で同一の物理媒体を介して同時に伝送する
   ための方法であって、前記２つの二進信号のうち第２の
   信号は、第１の信号の１ビット当たりの許容最小持続時
   間より長い期間を有するビットクロックによってタイミ
   ングをとられるものとし、伝送すべき前記単一二進信号
   を形成するために、２つの二進入力信号のうち第１の信
   号の二進レベル変化遷移の合間に、第２の入力信号がと
   り得る２つの二進レベルのうち同じ１つのレベルに対応
   する該第２の入力信号のビットの各々について短い二進
   レベル反転パルスを挿入し、第２の入力信号に起因する
   各一時的極性反転パルスが、第１の信号の二進レベル変
   化遷移を挟んでその両側に延びる保護領域の外側に位置
   することを特徴とする２つのヘテロクロナス二進信号を
   単一二進信号の形態で同一の物理媒体を介して同時に伝
   送するための方法。
2. 【請求項２】 ２つの入力信号から伝送すべき前記単一
   信号を形成するためのコーディング段階を含んでおり、
   該コーディング段階が、第１の入力信号を保護時間に等
   しい時間だけ遅延させて得た信号に前記第１の入力信号
   を論理結合させることによって、第２の入力信号に起因
   する極性反転が可能な第１の入力信号の時間範囲を決定
   する許可信号を得る操作と、第２の入力信号の固定二進
   値パルスから一時的極性反転パルス挿入要求信号を得る
   操作と、前記挿入要求信号及び前記許可信号が同時に出
   現した時点で、前記保護時間の半分に対応する時間だけ
   遅延された第１の入力信号にさもなければ対応する伝送
   すべき信号の極性反転を起こす操作とを含み、得られた
   一時的極性反転パルスが、選択された伝送媒体によって
   パルスが伝送され得るように最小許容持続時間に少なく
   とも等しい固定された所定の持続時間を有することを特
   徴とする請求項１に記載の方法。
3. 【請求項３】 伝送信号から入力信号を再生するために
   受信側で実施されるデコーディング段階を含んでおり、
   該デコーディング段階が、第２の入力信号に起因する伝
   送信号極性反転パルスを、まず第１の二進値を有するパ
   ルス、次いで第２の可能な二進値を有するパルスの順で
   順次除去することにより第１の入力信号を再生する操作
   であって、前記除去を、伝送信号を第１の時間だけ遅延
   させて得た第１信号と、該第１信号を第２の時間だけ遅
   延させて得た第２信号とを用いて伝送信号の論理処理を
   行うことにより実施する操作と、再生された第１の信号
   及び遅延第２信号の排他的ＯＲ型論理結合により第２の
   入力信号を再生して、第１の入力信号に対する第２の入
   力信号の作用に起因する極性反転パルスにのみ対応する
   パルスで構成された信号を得る操作とを含むことを特徴
   とする請求項１又は２に記載の方法。
4. 【請求項４】 請求項２に記載の方法を使用する送信装
   置用コーディング装置であって、 同じ時定数を有する２つの遅延回路を直列に接続したア
   センブリであって、これら遅延回路のうち第１の遅延回
   路が伝送すべき第１の二進入力信号を受け取り、第２の
   遅延回路の出力信号が第１の入力信号に対して保護時間
   に対応する時間だけ遅延されるアセンブリと、 伝送すべき第２の二進入力信号を受け取るメモリ回路
   と、 第１の入力信号と第２の遅延回路の出力信号とを受け取
   って、極性反転許可信号を送出する第１論理回路と、 極性反転許可信号と、極性反転パルス挿入要求信号、即
   ち該信号の固定二進値を有するビットの各々について第
   ２の二進入力信号の作用下で前記メモリ回路から送出さ
   れる信号とを受け取る第２論理回路と、 伝送信号に適用される一時的極性反転パルスに関して選
   択された持続時間に等しい時定数を有する単安定回路で
   あって、挿入要求と反転許可とが第２論理回路のレベル
   に同時に提示された時点で前記単安定回路を始動させる
   第２論理回路の出力に接続されている単安定回路と、 第１の遅延回路に起因する遅延を有する第１の入力信号
   を受け取ると共に、前記単安定回路が始動時に送出する
   前記第１の入力信号の極性反転信号を受け取る第３論理
   回路であって、第１の入力信号から直接得られるか又は
   前記単安定回路が始動した時に該回路の時定数に等しい
   持続時間にわたる前記信号の一時的極性反転によって得
   られる伝送すべき信号を送出する第３論理回路とを含む
   ことを特徴とするコーディング装置。
5. 【請求項５】 請求項３に記載の方法を使用する受信装
   置用デコーディング装置であって、 同程度の時定数を有する直列に接続された２つの遅延回
   路からなるアセンブリであって、これら遅延回路のうち
   第１の回路が二進伝送信号を受け取るアセンブリと、 伝送信号と、当該デコーディング装置の前記２つの遅延
   回路によってそれぞれ遅延された２つの信号との論理処
   理により、第１の入力信号に対応する信号を供給する第
   １論理回路と、 再生された第１の信号と遅延第２信号との論理結合によ
   り、第２の入力信号に対応する信号を供給する第２論理
   回路とを含むことを特徴とするデコーディング装置。