JPH0618126B2 - Manufacturing method of chip resistor - Google Patents

Manufacturing method of chip resistor

Info

Publication number
JPH0618126B2
JPH0618126B2 JP63054577A JP5457788A JPH0618126B2 JP H0618126 B2 JPH0618126 B2 JP H0618126B2 JP 63054577 A JP63054577 A JP 63054577A JP 5457788 A JP5457788 A JP 5457788A JP H0618126 B2 JPH0618126 B2 JP H0618126B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
film
resistor
surface electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63054577A
Other languages
Japanese (ja)
Other versions
JPH01227403A (en
Inventor
英憲 登内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHINEI TSUSHIN KOGYO KK
Original Assignee
SHINEI TSUSHIN KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHINEI TSUSHIN KOGYO KK filed Critical SHINEI TSUSHIN KOGYO KK
Priority to JP63054577A priority Critical patent/JPH0618126B2/en
Publication of JPH01227403A publication Critical patent/JPH01227403A/en
Publication of JPH0618126B2 publication Critical patent/JPH0618126B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は形状精度が高く、信頼性に優れたチップ抵抗器
の製造方法に関する。
TECHNICAL FIELD The present invention relates to a method for manufacturing a chip resistor having high shape accuracy and excellent reliability.

(従来の技術および解決しようとする課題) チップ抵抗器はハイブリッドIC等の電子部品の一部品
として多用されているが、最近は電子部品の高密度化に
ともない一層小型で形状精度の高いものが要求されるよ
うになってきた。
(Prior Art and Problems to be Solved) Chip resistors are widely used as one component of electronic components such as hybrid ICs, but recently, with the increase in density of electronic components, smaller and more highly precise shapes have been developed. It has come to be requested.

従来、チップ抵抗器を製造する方法としてなされている
方法は、基板上の幅方向に所定間隔をおいて長手方向に
スリットを設け、基板を単体あるいは積層した状態で、
導体ペーストを印刷あるいはディップしてスリット内壁
に塗布することにより側面電極を形成し、基板表面に抵
抗体を形成した後、機械的に個々のチップに分離する方
法である。
Conventionally, a method made as a method of manufacturing a chip resistor is to provide slits in the longitudinal direction at predetermined intervals in the width direction on the substrate, and the substrate alone or in a laminated state,
This is a method of forming a side electrode by printing or dipping a conductor paste on the inner wall of the slit, forming a resistor on the surface of the substrate, and then mechanically separating it into individual chips.

しかしながら、この製造方法は機械的な操作によって基
板を分割しているため、分割時に基板の欠損やばりが生
じ、2.0×1.2mm 程度以下の大きさのチップを精度よく
形成することは不可能である。また、従来のスルーホー
ル穴を分割することによって形成する方法も形状精度が
悪く実用的でない。
However, since this manufacturing method divides the substrate by mechanical operation, the substrate may be chipped or burred during the division, and it is impossible to accurately form a chip with a size of about 2.0 × 1.2 mm or less. is there. Further, the conventional method of forming by dividing the through hole is also not practical because the shape accuracy is poor.

また、側面電極を薄膜で形成する場合も薄膜形成に長時
間を要すること、抵抗体材料と側面導体材料の材質面か
ら電気的なコンタクトに問題があり信頼性の面から実用
性に欠けるという問題点がある。
In addition, even when the side surface electrode is formed with a thin film, it takes a long time to form a thin film, and there is a problem in electrical contact due to the material surface of the resistor material and the side surface conductor material, which is not practical in terms of reliability. There is a point.

また、側面電極のはんだ付け性を向上させる目的で側面
電極にめっきを施す場合があるが、従来のめっきはバレ
ルめっき法によっており、側面電極のめっき厚が均一で
なく変動することや、めっきの際にチップがたがいに擦
れ合ってチップ裏面に痕がつく等によってチップ裏面の
絶縁性が劣り信頼性が十分でなくなる場合が生じるとい
う問題点がある。
In addition, the side electrode may be plated for the purpose of improving the solderability of the side electrode, but the conventional plating is a barrel plating method, and the plating thickness of the side electrode is not uniform and fluctuates. In this case, there is a problem in that the chips are rubbed against each other and a mark is formed on the back surface of the chip, resulting in poor insulation on the back surface of the chip and insufficient reliability.

また、チップ抵抗器はきわめて小さな製品であることか
ら、取扱いにくく、製造段階でも部品どうしが擦れ合う
といった問題があり、簡易に取り扱える方法が求められ
ている。
Further, since the chip resistor is an extremely small product, it is difficult to handle, and there is a problem that the parts rub against each other even in the manufacturing stage, and a method that can be easily handled is demanded.

さらに、小型のチップ抵抗器になると表面積が小さくな
り発熱のため使用電力が制限され、また抵抗体面積が小
さいことからノイズ発生の問題も生じる。
Further, in the case of a small chip resistor, the surface area becomes small and heat is generated, so that the power consumption is limited, and the small resistor area causes a problem of noise generation.

本発明はこれら問題点を解消すべくなされたものであ
り、その目的とするところは、小型、高性能で形状精度
の高いチップ抵抗器を容易に得ることができる製造方法
を提供するにある。
The present invention has been made to solve these problems, and an object of the present invention is to provide a manufacturing method capable of easily obtaining a small-sized, high-performance chip resistor having high shape accuracy.

(課題を解決するための手段) 本発明は上記目的を達成するため次の構成を備える。(Means for Solving the Problems) The present invention has the following configuration in order to achieve the above object.

すなわち、多数個のチップ抵抗器を一括して製造するチ
ップ抵抗器の製造方法において、次の各工程順に製造す
ることを特徴とする。
That is, in a method of manufacturing a chip resistor in which a large number of chip resistors are manufactured at one time, manufacturing is performed in the following order of steps.

(a) スリット状のスルーホールを一定間隔で複数個並列
に穿設したセラミック基板に対し、前記スルーホールの
内側面に側面電極を設けるとともに該スルーホールの周
縁の前記セラミック基板の基板表面に前記側面電極に導
通する表面電極を設け、同時に隣接する表面電極間を導
通する導通部を設ける工程。
(a) For a ceramic substrate having a plurality of slit-shaped through holes formed in parallel at regular intervals, a side surface electrode is provided on the inner surface of the through hole, and the peripheral surface of the through hole is provided on the substrate surface of the ceramic substrate. A step of providing a surface electrode that conducts to the side surface electrode, and at the same time, providing a conducting portion that conducts between adjacent surface electrodes.

(b) セラミック基板上で隣接するスルーホールの表面電
極間に抵抗体を一体物に形成する工程。
(b) A step of integrally forming a resistor between surface electrodes of adjacent through holes on the ceramic substrate.

(c) 該抵抗体の表面を保護膜で覆う工程。(c) A step of covering the surface of the resistor with a protective film.

(d) 前記導通部を利用して前記側面電極および表面電極
に電解めっきを施す工程。
(d) A step of electrolytically plating the side surface electrode and the front surface electrode using the conductive portion.

(e) レーザカッタを用いて前記スルーホールの長手方向
と直角な方向にセラミック基板をスクライブした後フィ
ルムに貼着する工程。
(e) A step of scribing a ceramic substrate in a direction perpendicular to the longitudinal direction of the through hole using a laser cutter and then adhering it to the film.

(f) フィルムに貼着されたセラミック基板にローラがけ
することによって個々のチップに分割する工程。
(f) A step of dividing into individual chips by rolling the ceramic substrate attached to the film.

(g) フィルムを等方的に引き伸ばし、個々のチップをフ
ィルムに貼着したまま互いに引き離す工程。
(g) A step of stretching the film isotropically and separating the individual chips from each other while adhering the chips to the film.

(h) レーザ光を用いて各チップの抵抗値を調整するトリ
ミング工程。
(h) A trimming process in which the resistance value of each chip is adjusted using laser light.

(実施例) 以下、本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
(Examples) Hereinafter, preferred examples of the present invention will be described in detail with reference to the accompanying drawings.

第1図で10はチップ抵抗器の製造に使用するセラミッ
ク基板である。実施例では96% アルミナセラミック基板
を0.5mm 程度の薄厚に形成したものを使用している。1
2はこのセラミック基板10に所定間隔をあけてスリッ
ト状に穿設されるスルーホールである。
In FIG. 1, reference numeral 10 is a ceramic substrate used for manufacturing a chip resistor. In the embodiment, a 96% alumina ceramic substrate having a thickness of about 0.5 mm is used. 1
Reference numeral 2 is a through hole formed in the ceramic substrate 10 in a slit shape at a predetermined interval.

このスルーホール12は幅方向に所定間隔をあけて複数
個穿設される。スルーホール12の内側面には側面電極
が一体に形成されるとともに、基板面上のスルーホール
12の周縁には表面電極16が形成され、隣接するスル
ーホール12の表面電極16間に抵抗体が設けられる。
A plurality of through holes 12 are formed at a predetermined interval in the width direction. A side surface electrode is integrally formed on the inner side surface of the through hole 12, and a surface electrode 16 is formed on the peripheral edge of the through hole 12 on the substrate surface, and a resistor is provided between the surface electrodes 16 of the adjacent through holes 12. It is provided.

スルーホール12の側面に側面電極を設ける際には、各
スルーホール12の空間が同じ真空度を維持できる治具
を用い、基板の一方側を真空に引きつつ基板の他方側か
ら導体材料をスルーホール12内に入れ、スルーホール
12側面に確実に導体材料を付着させる。この後、乾燥
・焼成して側面電極14が形成される。
When the side surface electrode is provided on the side surface of the through hole 12, a jig capable of maintaining the same degree of vacuum in the space of each through hole 12 is used, and one side of the board is evacuated while the conductor material is passed through from the other side of the board. It is put in the hole 12, and the conductor material is surely attached to the side surface of the through hole 12. After that, the side electrode 14 is formed by drying and firing.

この際、セラミック基板10上にマスクを載置して表面
電極および電解めっき用の電極を第2図に示すように同
時に形成する。
At this time, a mask is placed on the ceramic substrate 10 to simultaneously form a surface electrode and an electrode for electrolytic plating as shown in FIG.

第2図で16は側面電極および表面電極を電解めっきす
るための導通部であり、前記スルーホール12の周囲に
所定幅で設けるとともに、セラミック基板10上のスル
ーホール12に対してすべて共通に電気的導通をとるよ
う連絡されている。
In FIG. 2, reference numeral 16 denotes a conductive portion for electrolytically plating the side surface electrode and the surface electrode. The conductive portion 16 is provided around the through hole 12 with a predetermined width, and is electrically common to the through hole 12 on the ceramic substrate 10. They are informed that they will be able to conduct electricity.

18はセラミック基板10の端部に設けられる供給電極
で、電解めっきの際にめっき用電極に接続される電極で
ある。
Reference numeral 18 denotes a supply electrode provided at an end portion of the ceramic substrate 10, which is an electrode connected to a plating electrode during electrolytic plating.

上述したように電極が形成された後、セラミック基板1
0上に一面に抵抗体材料が塗布され、乾燥・焼成されて
抵抗体が形成される。なお、材質によっては導体材料の
印刷に続いて抵抗体材料を印刷し、同時に乾燥・焼成す
ることも可能である。
After the electrodes are formed as described above, the ceramic substrate 1
A resistor material is applied on one side of the substrate 0, dried and fired to form a resistor. Depending on the material, it is possible to print the resistor material after printing the conductor material and simultaneously dry and bake.

そして、抵抗体をめっき液及びめっき前処理液から保護
する目的で、抵抗体表面をガラス質の保護膜によって被
覆する。
Then, for the purpose of protecting the resistor from the plating solution and the plating pretreatment solution, the resistor surface is covered with a glassy protective film.

次に、めっき液中にセラミック基板を浸漬して電解めっ
きを施す。これにより、前記側面電極14および導通部
16上にめっき被膜が形成される。
Next, the ceramic substrate is immersed in the plating solution to perform electrolytic plating. As a result, a plating film is formed on the side surface electrode 14 and the conducting portion 16.

次に、抵抗体、保護膜、めっき被膜が形成されたセラミ
ック基板をレーザカッタを用いて第2図の二点鎖線のよ
うに細幅間隔で多数本にスクライブする。このスクライ
ブの際はレーザ光が完全にセラミック基板を突き抜かず
にセラミック基板から各チップが個々に分離されないよ
うにしておく。
Next, the ceramic substrate on which the resistor, the protective film, and the plating film are formed is scribed into a large number at a narrow interval as shown by the chain double-dashed line in FIG. 2 using a laser cutter. At the time of this scribe, the laser light does not completely penetrate the ceramic substrate so that each chip is not individually separated from the ceramic substrate.

次いで、スクライブされたセラミック基板を接着剤が塗
布されたフィルム面上に貼着し、貼着されたセラミック
基板の上面からローラがけすることによりスクライブさ
れたセラミック基板のチップを個々に分割する。
Next, the scribed ceramic substrate is attached onto the film surface coated with the adhesive, and the chips of the scribed ceramic substrate are individually divided by rolling the roller from the upper surface of the attached ceramic substrate.

次に、フィルムを等方的に引き伸ばす。これによりフィ
ルムに貼着された各チップはフィルムに貼着されたまま
の状態でたがいに間隔をあけて引き離される。こうし
て、それぞれに引き離されたチップは第3図に示すよう
な短冊状のチップ抵抗器となる。
Next, the film is stretched isotropically. As a result, the chips attached to the film are separated from each other at intervals while still being attached to the film. The chips thus separated become strip-shaped chip resistors as shown in FIG.

フィルムに貼着された各チップ抵抗器はフィルムに貼着
されたままの状態で個々に抵抗値が測定され、レーザを
用いて所定の抵抗値になるようにトリミングされ最終的
にチップ抵抗器製品となる。
The resistance value of each chip resistor attached to the film is individually measured while it is still attached to the film, and it is trimmed to the prescribed resistance value using a laser and finally the chip resistor product. Becomes

上述したように、側面電極を電解めっき法によってめっ
きする場合は、従来のバレルめっき法にくらべてめっき
厚が均一にかつ確実に形成されるという利点があり、め
っき時にチップ部品が擦れて痕がつくといった問題がな
く、信頼性の高いチップ抵抗器として提供することがで
きる。また、電解めっきを施すことにより側面電極材料
として広範囲の材料が使用対象になる等の利点がある。
As described above, when the side surface electrode is plated by the electrolytic plating method, there is an advantage that the plating thickness is formed uniformly and surely as compared with the conventional barrel plating method. It can be provided as a highly reliable chip resistor without the problem of being stuck. In addition, there is an advantage that a wide range of materials can be used as the side surface electrode material by performing electrolytic plating.

また、上述したようにレーザカッタを用いる方法によれ
ば、従来方法では製造が困難であった1mm×0.6mm 程度
のきわめて小型サイズのチップ抵抗器を形状精度よく製
造することが可能になる。
Further, as described above, according to the method using the laser cutter, it is possible to manufacture the chip resistor with an extremely small size of about 1 mm × 0.6 mm, which has been difficult to manufacture by the conventional method, with high shape accuracy.

なお、上記実施例においては、側面電極を形成する際、
印刷法によって形成しているが、これ以外に方法によっ
てももちろんよく、治具を用いた挿入転写法、塗布法等
を用いることができる。
In the above embodiment, when forming the side surface electrode,
Although it is formed by the printing method, other methods may of course be used, and an insertion transfer method using a jig, a coating method or the like may be used.

(発明の効果) 本発明に係るチップ抵抗器の製造方法によれば、上述し
たように、小型、高性能で形状精度の高いチップ抵抗器
を安価にかつ作業性よく得ることができる等の著効を奏
する。
(Effects of the Invention) As described above, according to the method of manufacturing a chip resistor of the present invention, it is possible to obtain a small-sized, high-performance chip resistor having high shape accuracy at low cost and with good workability. It works.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明で使用するセラミック基板の一実施例を
示す平面図、第2図は電解めっき用の電極を設けた説明
図、第3図はチップ抵抗器の例を示す説明図である。 10……セラミック基板、12……スルーホール、14
……側面電極、16……電極、18……供給電極、20
……抵抗体。
FIG. 1 is a plan view showing an embodiment of a ceramic substrate used in the present invention, FIG. 2 is an explanatory view in which electrodes for electrolytic plating are provided, and FIG. 3 is an explanatory view showing an example of a chip resistor. . 10 ... Ceramic substrate, 12 ... Through hole, 14
...... Side electrodes, 16 ...... Electrodes, 18 ...... Supply electrodes, 20
...... Resistor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】多数個のチップ抵抗器を一括して製造する
チップ抵抗器の製造方法において、次の(a) 〜(h) の各
工程順に製造することを特徴とする。 (a) スリット状のスルーホールを一定間隔で複数列並列
に穿設したセラミック基板に対し、前記スルーホールの
内側面に側面電極を設けるとともに該スルーホールの周
縁の前記セラミック基板の基板表面に前記側面電極に導
通する表面電極を設け、同時に隣接する表面電極間を導
通する導通部を設ける工程。 (b) セラミック基板上で隣接するスルーホールの表面電
極間に抵抗体を一体に形成する工程。 (c) 該抵抗体の表面を保護膜で覆う工程。 (d) 前記導通部を利用して前記側面電極および表面電極
に電解めっきを施す工程。 (e) レーザカッタを用いて前記スルーホールの長手方向
と直角な方向にセラミック基板をスクライブした後フィ
ルムに貼着する工程。 (f) フィルムに貼着されたセラミック基板にローラがけ
することによって個々のチップに分割する工程。 (g) フィルムを等方的に引き伸ばし、個々のチップをフ
ィルムに貼着したまま互いに引き離す工程。 (h) レーザ光を用いて各チップの抵抗値を調整するトリ
ミング工程。
1. A method of manufacturing a chip resistor for collectively manufacturing a large number of chip resistors, characterized in that the chip resistors are manufactured in the order of the following steps (a) to (h). (a) For a ceramic substrate having slit-shaped through holes formed in parallel in a plurality of rows at regular intervals, a side surface electrode is provided on the inner surface of the through hole, and the peripheral surface of the through hole is provided on the substrate surface of the ceramic substrate. A step of providing a surface electrode that conducts to the side surface electrode, and at the same time, providing a conducting portion that conducts between adjacent surface electrodes. (b) A step of integrally forming a resistor between surface electrodes of adjacent through holes on the ceramic substrate. (c) A step of covering the surface of the resistor with a protective film. (d) A step of electrolytically plating the side surface electrode and the front surface electrode using the conductive portion. (e) A step of scribing a ceramic substrate in a direction perpendicular to the longitudinal direction of the through hole using a laser cutter and then adhering it to the film. (f) A step of dividing into individual chips by rolling the ceramic substrate attached to the film. (g) A step of stretching the film isotropically and separating the individual chips from each other while adhering the chips to the film. (h) A trimming process in which the resistance value of each chip is adjusted using laser light.
JP63054577A 1988-03-08 1988-03-08 Manufacturing method of chip resistor Expired - Lifetime JPH0618126B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63054577A JPH0618126B2 (en) 1988-03-08 1988-03-08 Manufacturing method of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054577A JPH0618126B2 (en) 1988-03-08 1988-03-08 Manufacturing method of chip resistor

Publications (2)

Publication Number Publication Date
JPH01227403A JPH01227403A (en) 1989-09-11
JPH0618126B2 true JPH0618126B2 (en) 1994-03-09

Family

ID=12974553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054577A Expired - Lifetime JPH0618126B2 (en) 1988-03-08 1988-03-08 Manufacturing method of chip resistor

Country Status (1)

Country Link
JP (1) JPH0618126B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654805B2 (en) * 2005-07-13 2011-03-23 パナソニック株式会社 Resistor manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61219124A (en) * 1985-03-25 1986-09-29 関西日本電気株式会社 Manufacture of ceramic part
JPS62176101A (en) * 1986-01-29 1987-08-01 コーア株式会社 Ceramic substrate

Also Published As

Publication number Publication date
JPH01227403A (en) 1989-09-11

Similar Documents

Publication Publication Date Title
JPH01233701A (en) Chip resistor and its manufacture
JPH0618126B2 (en) Manufacturing method of chip resistor
US5291175A (en) Limiting heat flow in planar, high-density power resistors
JPH0786012A (en) Method of manufacturing square chip resistor
JP3167968B2 (en) Manufacturing method of chip resistor
JP3358990B2 (en) Manufacturing method of chip type resistor
JPS63172401A (en) Chip resistor, chip resistor assembly and manufacture of chip resistor
JPH0770365B2 (en) Chip type electronic parts
JP3065743B2 (en) Manufacturing method of ceramic insulating substrate for electronic components
TWI817476B (en) Chip resistor and method of manufacturing chip resistor
JP2001118705A (en) Chip resistor
JP2000030902A (en) Chip type resistor and its manufacture
JPH10199703A (en) Manufacture of substrate for chip resistor, and chip resistor
JP2887581B2 (en) Chip type electronic components
JPH0864403A (en) Square chip resistor with circuit inspection terminal
JP3812442B2 (en) Method for manufacturing multiple chip resistors
JPH07211504A (en) Terminal electrode for surface-mounting type electronic parts and its production
JPH0722222A (en) Electronic chip device
JPH11111513A (en) Manufacture of chip resistor
JPS5947704A (en) Angular chip resistor and method of producing same
JPH0774007A (en) Manufacture of fixed resistor
JPH08339903A (en) Chip resistor and manufacture thereof
JP2003309002A (en) Thick film chip resistor
JP2006352020A (en) Manufacturing method of miniaturized electronic part
JPH0273608A (en) Manufacture of chip resistor