JPH0770365B2 - Chip type electronic parts - Google Patents

Chip type electronic parts

Info

Publication number
JPH0770365B2
JPH0770365B2 JP62313248A JP31324887A JPH0770365B2 JP H0770365 B2 JPH0770365 B2 JP H0770365B2 JP 62313248 A JP62313248 A JP 62313248A JP 31324887 A JP31324887 A JP 31324887A JP H0770365 B2 JPH0770365 B2 JP H0770365B2
Authority
JP
Japan
Prior art keywords
coating
glass layer
glass
chip
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62313248A
Other languages
Japanese (ja)
Other versions
JPH01152701A (en
Inventor
眞人 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP62313248A priority Critical patent/JPH0770365B2/en
Publication of JPH01152701A publication Critical patent/JPH01152701A/en
Publication of JPH0770365B2 publication Critical patent/JPH0770365B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention 【産業上の利用分野】[Industrial applications]

この発明は、コーティングガラスによる抵抗被膜表面の
保護安定性を飛躍的に高めるとともに、コーティング面
の平滑性を担保して実装操作時での吸着ミスを低減でき
るように改良したチップ型電子部品に関する。
The present invention relates to a chip type electronic component improved so that the protection stability of the resistance coating surface by the coating glass is dramatically improved and the smoothness of the coating surface is ensured to reduce the suction error during the mounting operation.

【従来の技術】[Prior art]

回路基板への実装密度の向上および電気的特性の向上を
目的として、種々の電子部品がチップ型に置き換えられ
つつある。このようなチップ型電子部品の代表的なもの
としてのチップ型抵抗器は、次のような製造工程を経て
作製される。 まず、割り溝(スリット)を格子状に形成しながら焼成
したセラミック基板の上面における、上記スリットで囲
まれる複数行複数列の各矩形の領域の両端部に、電極被
膜を一括印刷形成した後、各矩形の単位領域に所定形状
の抵抗被膜を一括印刷形成する。これにより、各矩形の
領域に、その両端に配された電極被膜と、これらの電極
被膜間に導通されるように形成された抵抗被膜とからな
る各単位チップ抵抗器の基本部分が形成される。この
後、各矩形の単位領域における抵抗被膜の表面にアンダ
ーコートガラスをコーティングする。次に、電極間の抵
抗を測定しつつ抵抗被膜にトリミング溝を入れて目標抵
抗値をうるためのトリミング工程が行なわれる。この種
の小型のチップ抵抗器における抵抗被膜のトリミング
は、レーザ光によって抵抗被膜を加熱・蒸発させて溝を
形成するレーザトリミングが一般的であり、このレーザ
トリミングは、上記のようにアンダーコートガラスでコ
ーテングされた抵抗被膜に対して行なわれる。このよう
にすると、レーザによる熱で飛散する抵抗被膜材料が印
刷被膜上あるいはすでに形成された溝上に再付着するこ
とが少なくなるので、不具合品の発生が少なくなり、か
つより正確に目標抵抗値とすることができる。そうし
て、上記トリミングによって溝内に露出する抵抗被膜を
保護するために、上記アンダーコートガラスの表面をオ
ーバーコートガラスでコーティングする。なお、上記ア
ンダーコートガラスによるコーティング、および、オー
バーコートガラスによるコーティングは、基板上の各矩
形の領域に対して、上記電極被膜および抵抗被膜の形成
と同様の手法で、一括印刷により行われる。すなわち、
コーティング材料として低融点鉛ガラスなどを使用し、
ペースト状に溶融したガラスを印刷材料として印刷する
ことにより行う。 こうして、オーバーコーティング工程まで終了した基板
は、列方向に延びるスリットに沿って分割して一列棒状
の基板片を得、その側縁面ないし側縁に近い裏面に電極
被膜を塗布焼成して形成した後、行方向に延びるスリッ
トに沿って各単位チップ抵抗器毎に分割され、最後に、
各分割されたチップ抵抗器の電極部にメッキが施され
る。
Various electronic components are being replaced with chip type for the purpose of improving the mounting density on a circuit board and improving the electrical characteristics. A chip resistor as a typical one of such chip electronic components is manufactured through the following manufacturing steps. First, after batch-printing and forming an electrode coating on both ends of each rectangular region of a plurality of rows and a plurality of columns surrounded by the slits on the upper surface of the ceramic substrate that is fired while forming the dividing grooves (slits) in a grid pattern, A resistive coating having a predetermined shape is collectively printed on each rectangular unit area. As a result, a basic portion of each unit chip resistor is formed in each rectangular area, the electrode coating being provided at both ends of the rectangular coating, and the resistance coating formed so as to be electrically connected between these electrode coatings. . Then, the surface of the resistance coating in each rectangular unit area is coated with undercoat glass. Next, a trimming step is performed to obtain a target resistance value by forming a trimming groove in the resistance film while measuring the resistance between the electrodes. The trimming of the resistance coating in this type of small chip resistor is generally laser trimming in which the resistance coating is heated and vaporized by laser light to form a groove, and this laser trimming is performed using the undercoat glass as described above. Is applied to the resistance film coated with. By doing so, the resistance coating material that is scattered by the heat from the laser is less likely to redeposit on the printed coating or on the already formed groove, so that the number of defective products is reduced, and more accurately the target resistance value and can do. Then, the surface of the undercoat glass is coated with overcoat glass in order to protect the resistance coating exposed in the groove by the trimming. The coating with the undercoat glass and the coating with the overcoat glass are performed by batch printing on each rectangular area on the substrate in the same manner as in the formation of the electrode coating and the resistance coating. That is,
Using low melting point lead glass etc. as coating material,
It is performed by printing a glass melted in a paste form as a printing material. In this way, the substrate which has been subjected to the overcoating process is divided along slits extending in the row direction to obtain a single-row bar-shaped substrate piece, and the electrode coating is formed on the side edge surface or the back surface near the side edge by coating and baking. After that, each unit chip resistor is divided along a slit extending in the row direction, and finally,
The electrode portion of each divided chip resistor is plated.

【発明が解決しようとする問題点】[Problems to be Solved by the Invention]

ところで、上記のようなチップ型抵抗器は、そのガラス
コートによる保護安定性が厳しく要求されることから、
第9図に厚さ方向の寸法を強調して断面を示すように、
オーバーコートガラスの厚みを比較的厚くせざるをえな
い事情がある。そうすると、比較的小さい(1mm角ある
いはそれ以下(領域に一度に比較的量の多いガラスを塗
布することとなり、塗布後の表面張力の作用により、オ
ーバーコートガラスの表面は第9図に示すように凸曲面
状となってしまう。 一方、基板に対してこの種の小型の電子装置を実装する
にあたり、部品ストッカから基板までの電子装置の搬送
を第10図に示すような真空チャックで吸着することによ
り行なうことが多いのであるが、上記のように表面が凸
曲面状となった電子部品を正しく吸着し、かつ基板上の
正確な位置に搬送することが困難であり、実装不良を来
たす確率が高いという問題があった。 さらには、上記のようなチップ型抵抗器は、積層状とし
て実装装置の供給機構に装填されることと関連して、そ
の厚み方向の寸法にも厳しい精度が要求されるが、上記
のように一度に比較的量の多いガラスを塗布することに
よって形成されるオーバーコートの厚みHを厳しく管理
することが困難であるという問題もあった。 この発明は、以上のような従来の問題を解決し、ガラス
コーティングによる保護安定性を高度に維持しつつ、部
品の厚み方向の精度の管理が容易であり、しかもコーテ
ィングガラスの表面をより平滑にして真空チャックによ
る吸着ミスの問題をも解決しうるチップ型電子装置の構
造を提供することをその目的とする。
By the way, since the chip resistor as described above is strictly required to have protection stability due to its glass coat,
As shown in FIG. 9 by emphasizing the dimension in the thickness direction to show the cross section,
There are circumstances in which the thickness of the overcoat glass must be relatively thick. Then, a relatively small amount (1 mm square or less (a relatively large amount of glass is applied at a time to the area), and the surface tension of the overcoated glass causes the surface of the overcoated glass to move as shown in FIG. On the other hand, when mounting a small electronic device of this kind on a board, the electronic device from the component stocker to the board must be transported by a vacuum chuck as shown in Fig. 10. However, it is difficult to correctly pick up electronic components with a convex curved surface as described above and to transport them to the correct position on the board, and the probability of causing mounting defects is high. In addition, the chip-type resistors as described above are stacked in the supply mechanism of the mounting apparatus in a stacked form, and the dimension in the thickness direction has a strict accuracy. However, there is also a problem that it is difficult to strictly control the thickness H of the overcoat formed by coating a relatively large amount of glass at once as described above. The conventional problems described above have been solved, and while maintaining a high degree of protection stability due to glass coating, it is easy to control the accuracy in the thickness direction of parts, and the surface of the coated glass is made smoother by a vacuum chuck. It is an object of the present invention to provide a structure of a chip-type electronic device that can solve the problem of adsorption error.

【問題を解決するための手段】[Means for solving the problem]

上記の問題を解決するため、この発明では、次の技術的
手段を講じている。すなわち、この発明のチップ型電子
部品は、所定の平面形状の基板片上に、その両端部に形
成された電極被膜と、これらの電極被膜間を導通するよ
うに形成された抵抗被膜とを備え、さらに、抵抗被膜上
には、トリミング前に塗布されるアンダーコートガラス
層と、トリミング後に塗布されるミディアムコートガラ
ス層と、その上層に形成されるオーバーコートガラス層
との三層からなる保護コーティングが施されていること
を特徴とする。
In order to solve the above problems, the present invention takes the following technical means. That is, the chip type electronic component of the present invention, on a predetermined planar substrate piece, an electrode coating formed on both ends thereof, and a resistance coating formed to conduct between the electrode coating, Furthermore, a protective coating consisting of three layers, an undercoat glass layer applied before trimming, a medium coat glass layer applied after trimming, and an overcoat glass layer formed on the upper layer, is formed on the resistance film. It is characterized by being applied.

【作用および効果】[Action and effect]

本発明では、従来のこの種のチップ型電子部品において
トリミング後に形成されるオーバーコートガラス層が、
ミディアムコートガラス層とオーバーコートガラス層の
二層に分けられている。したがって、ミディアムコート
ガラスおよびオーバーコートガラスを各薄状に塗布しつ
つ、最終的に十分な厚みの保護コーティングを形成する
ことができる。 そうして、ミディアムコートガラスおよびオーバーコー
トガラスをそれぞれ薄状に塗布することができるから、
各コートガラスの塗布時においてその表面が凸曲面状と
なることがなく、したがって比較的厚いコーティングガ
ラスを一度に塗布する必要のあった従来例のように保護
コーティングの表面が凸曲面状となることがなく、平滑
面状となる。したがって、真空チャックによる吸着も正
しく行なわれ、従来のように実装不良が起こる確率も著
しく低減される。 そうして、各コートガラス層を薄くできることから、塗
布時での表面張力の影響も少なく、したがって、各コー
トガラス層の厚みの管理を正確に行なうことができる。
このことは、最終的な電子部品の厚み寸法の精度の著し
い向上につながる。
In the present invention, the overcoat glass layer formed after trimming in the conventional chip-type electronic component of this type,
It is divided into two layers, a medium coat glass layer and an overcoat glass layer. Therefore, it is possible to finally form the protective coating having a sufficient thickness while applying the medium-coated glass and the overcoated glass in a thin state. Then, medium coated glass and over coated glass can be applied thinly,
The surface of the coated glass does not have a convex curved surface at the time of application, so that the surface of the protective coating has a convex curved surface as in the conventional example where it was necessary to apply a relatively thick coating glass at once. It has a smooth surface. Therefore, the suction by the vacuum chuck is correctly performed, and the probability of mounting failure as in the conventional case is significantly reduced. Then, since each coat glass layer can be made thin, the influence of the surface tension at the time of application is small, and therefore the thickness of each coat glass layer can be accurately controlled.
This leads to a remarkable improvement in accuracy of the thickness dimension of the final electronic component.

【実施例の説明】[Explanation of Examples]

以下、本発明の実施例を図面を参照しつつ具体的に説明
する。なお、実施例は、チップ型抵抗器に本発明を適用
したものである。チップ型抵抗器は次のような手順で作
製され、かつその途中の工程である保護コーティング形
成工程において本発明構造が採用される。 まず、第6図および第1図に示すように、等間隔複数本
の横スリット1a…と等間隔複数本の縦スリット1b…とか
らなる格子状の割り溝が表面に形成されたセラミック基
板1における、上記各スリット1a…,1b…で囲まれた矩
形の各単位領域A…に、第1図に詳示するようにしてそ
の両端部の電極被膜2…および抵抗被膜3が…、つづい
て一括印刷形成される。これにより、一対の電極被膜2,
2と、これらの間に導通配置される抵抗被膜3とを備え
る単位チップ抵抗器Cの基本形が、単一のセラミック基
板上に複数行複数列に一括形成されることとなる。上記
電極被膜2…および抵抗被膜3は、それぞれペースト状
とした電極材料および抵抗材料を印刷によってセラミッ
ク基板上に所定形状に塗布し、そうして焼成・固化する
などして形成される。 こうして得られたセラミック基板上記に、まず、第2図
に示すように、アンダーコートガラス層4を形成する。
このアンダーコートガラス層4は、平面視において上記
抵抗被膜3を各別に覆う平面視矩形状に塗布・形成され
る。このアンダーコートガラス層4の形成も、上記電極
被膜および抵抗被膜の形成と同様、印刷手法によって行
なわれる。すなわち、低融点ガラスをペースト状に溶融
したものを印刷手法によって各領域A…に一括塗布し、
かつ焼成・固化させる。このようにアンダーコートガラ
ス層4が形成された状態において、各電極被膜2に測定
プローブをあてて抵抗値を計測しつつ、レーザ光によっ
て抵抗被膜3…に図示しない溝を入れて所望の抵抗値を
うるレーザ・トリミングが行なわれる。 続いて、第3図に示すように、各抵抗被膜3およびアン
ダーコートガラス層4の上に、ミディアムコートガラス
層5が形成される。本例ではこれを、列方向(各図にお
いて縦方向)に並ぶ単位チップ抵抗器群に対して列方向
に連続する帯状に形成している。もちろん、帯の幅は、
アンダーコートガラス層4を幅方向に十分覆う寸法とさ
れる。この結果、各単位チップ抵抗器Cにおいてミディ
アムコートガラス層5は、列方向に対向する、第3図の
上下両縁間いっぱいに形成される。なお、このミディア
ムコートガラス層5の形成手法も上記と同様である。 さらに続いて、第4図に示すように、上記ミディアムコ
ートガラス層5の上に、オーバーコートガラス層6…が
形成される。本例では、上記平面視矩形のアンダーコー
トガラス層4を覆う大きさの矩形平面視形状としてい
る。上述のように列方向に帯状に形成したミディアムコ
ートガラス層5の上に各矩形形状をしたオーバーコート
ガラス層6を形成する結果、各単位チップ抵抗器毎に見
れば、列方向の縁において、オーバーコートガラス層6
の下からミディアムコートガラス層5がチップの側端縁
まで露出することとなる。 そうして、上記ガラスコーティング工程を終えた後、セ
ラミック基板1を、縦スリット1b…にそって分割して図
示しない基板棒状片を得て、その側縁面ないし側縁面近
傍の裏面に電極被膜を塗布焼成して電極部7を形成す
る。そして、最後に、上記基板棒状片を、横スリット1a
…で分離して各単位領域A…ごとの基板片1cに分割し、
第5図に示すような単位チップ毎に分割されたチップ抵
抗器Cを得る。電極部7には通常、ハンダメッキが施さ
れる。 上述の工程を経て得られる本発明のチップ型電子装置
は、第7図および第8図にその厚み方向の寸法を強調し
て示す断面図から明らかなように、抵抗被膜3上のガラ
スコーティングが、アンダーコートガラス層4、ミディ
アムコートガラス層5、および、オーバーコートガラス
層6の三層構造となっている。したがって、高いコーテ
ィング安定性を得るために比較的厚い合計コーティング
厚みを必要としても、各コーティングガラスを薄く塗布
することができ、したがって全体としてのコーティング
の厚みの管理が容易となって、とくに厚み方向の寸法精
度が従来に比して飛躍的に向上するとともに、一度に分
量の多い溶融ガラスを塗布して所定の厚みを得る従来例
のように表面張力の影響による表面の凸曲面化傾向がな
くなり、コーティング表面を平滑面とすることができ
る。その結果、真空チャックによる吸着ミスが少なく、
かつ寸法精度がよく、しかも保護コーティングの信頼性
のすぐれたチップ型電子装置が達成される。 しかも、本例においては、ミディアムコートガラス層5
を列方向の帯状に形成していることから、この印刷の列
方向の位置決めがラフで良くて印刷効率が向上するとと
もに、オーバーコートガラス層5を粘りのある性質のガ
ラスによって各チップにおいて独立した矩形状とする
と、かりにチップの側縁に外物が当たってミディアムコ
ートガラス層5に欠けが生じてもこの欠けがオーバーコ
ートガラス層5の領域内まで進行することがなく、保護
コートの信頼性が依然として維持されるという効果もあ
る。 なお、本発明の範囲は上述した実施例に限定されるもの
ではなく、たとえば、上記実施例では本発明をチップ型
抵抗器に適しているが、他のチップ型電子部品において
保護ガラスコーティングを必要とするものにも本発明を
適用できる。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. In the embodiment, the present invention is applied to a chip type resistor. The chip resistor is manufactured by the following procedure, and the structure of the present invention is adopted in the protective coating forming step which is an intermediate step. First, as shown in FIG. 6 and FIG. 1, a ceramic substrate 1 having a lattice-shaped split groove formed on the surface thereof, which includes a plurality of evenly-spaced horizontal slits 1a and a plurality of equally-spaced vertical slits 1b. In the rectangular unit areas A surrounded by the slits 1a, ..., 1b ..., the electrode coatings 2 ... And the resistance coatings 3 at both ends thereof are successively shown in detail in FIG. It is formed by batch printing. Thereby, the pair of electrode coatings 2,
The basic form of the unit chip resistor C including 2 and the resistance film 3 electrically connected between them is collectively formed in a plurality of rows and a plurality of columns on a single ceramic substrate. The electrode coating 2 and the resistance coating 3 are formed by printing a paste-like electrode material and a resistance material on a ceramic substrate in a predetermined shape by printing, and then firing and solidifying. On the ceramic substrate thus obtained, first, as shown in FIG. 2, an undercoat glass layer 4 is formed.
The undercoat glass layer 4 is applied and formed in a rectangular shape in a plan view which covers the resistive coatings 3 in a plan view. The formation of the undercoat glass layer 4 is also carried out by a printing method similarly to the formation of the electrode coating and the resistance coating. That is, a low melting point glass melted in a paste form is collectively applied to each area A by a printing method,
And it is baked and solidified. With the undercoat glass layer 4 thus formed, a resistance is measured by applying a measuring probe to each electrode coating 2 and a groove (not shown) is formed in the resistive coating 3 by laser light to obtain a desired resistance. Laser trimming is performed. Subsequently, as shown in FIG. 3, a medium coat glass layer 5 is formed on each resistance coating 3 and the undercoat glass layer 4. In this example, this is formed in a strip shape continuous in the column direction with respect to the unit chip resistor group arranged in the column direction (vertical direction in each drawing). Of course, the width of the belt is
The dimensions are sufficient to cover the undercoat glass layer 4 in the width direction. As a result, in each unit chip resistor C, the medium coat glass layer 5 is formed so as to extend between the upper and lower edges of FIG. The method of forming the medium coat glass layer 5 is also the same as above. Further subsequently, as shown in FIG. 4, overcoat glass layers 6 ... Are formed on the medium coat glass layer 5. In the present example, the rectangular plan view shape has a size that covers the undercoat glass layer 4 that is rectangular in plan view. As a result of forming the overcoat glass layer 6 having each rectangular shape on the medium coat glass layer 5 formed in the strip shape in the column direction as described above, as a result of looking at each unit chip resistor, at the edge in the column direction, Overcoat glass layer 6
The medium coat glass layer 5 is exposed from below to the side edge of the chip. Then, after the glass coating step is completed, the ceramic substrate 1 is divided along the vertical slits 1b ... to obtain a substrate rod-shaped piece (not shown), and an electrode is formed on the side edge surface or the back surface near the side edge surface. The coating film is applied and baked to form the electrode portion 7. Then, finally, the substrate rod-shaped piece is cut into the horizontal slit 1a.
Are separated by ... and divided into substrate pieces 1c for each unit area A,
A chip resistor C divided into unit chips as shown in FIG. 5 is obtained. The electrode portion 7 is usually plated with solder. In the chip-type electronic device of the present invention obtained through the above-mentioned steps, the glass coating on the resistance coating 3 is clear, as is clear from the sectional views shown in FIGS. 7 and 8 in which the dimension in the thickness direction is emphasized. The undercoat glass layer 4, the medium coat glass layer 5, and the overcoat glass layer 6 have a three-layer structure. Therefore, even if a relatively large total coating thickness is required to obtain high coating stability, each coating glass can be applied thinly, which makes it easy to control the coating thickness as a whole, especially in the thickness direction. The dimensional accuracy of is dramatically improved compared to the conventional one, and the tendency to form a convex curved surface on the surface due to the influence of surface tension unlike the conventional example where a large amount of molten glass is applied at one time to obtain a predetermined thickness The coating surface can be made smooth. As a result, there are few suction mistakes due to the vacuum chuck,
A chip-type electronic device having high dimensional accuracy and a highly reliable protective coating is achieved. Moreover, in this example, the medium coat glass layer 5
Since the strips are formed in a band shape in the column direction, the positioning in the column direction of this printing is rough and the printing efficiency is improved, and the overcoat glass layer 5 is independently formed in each chip by viscous glass. When the rectangular shape is adopted, even if an external matter hits the side edge of the chip and a chip is generated in the medium coat glass layer 5, the chip does not propagate into the area of the overcoat glass layer 5, and the reliability of the protective coat is improved. Is also maintained. The scope of the present invention is not limited to the above-described embodiments. For example, although the present invention is suitable for a chip resistor in the above embodiments, a protective glass coating is required for other chip electronic parts. The present invention can be applied to the following.

【図面の簡単な説明】[Brief description of drawings]

第1図は電極被膜および抵抗被膜の形成を終えた時点で
のセラミック基板の部分平面図、第2図はアンダーコー
トガラス層の形成を終えた時点でのセラミック基板の拡
大部分平面図、第3図はミディアムコートガラス層の形
成を終えた時点でのセラミック基板の拡大部分平面図、
第4図はオーバーコートガラス層の形成を終えた時点で
のセラミック基板の拡大部分平面図、第5図はチップ型
抵抗器の完成品の平面図、第6図はセラミック基板それ
自体の平面図、第7図は第5図のVII−VII線拡大断面
図、第8図は第5図のVIII−VIII線拡大断面図、第9図
は従来例を示す拡大断面図、第10図は従来例の説明図で
ある。 1……セラミック基板、2……電極基板、3……抵抗被
膜、4……アンダーコートガラス層、5……ミディアム
コートガラス層、6……オーバーコートガラス層。
FIG. 1 is a partial plan view of the ceramic substrate at the time when the formation of the electrode coating and the resistance coating is completed, and FIG. 2 is an enlarged partial plan view of the ceramic substrate at the time when the formation of the undercoat glass layer is completed. The figure is an enlarged partial plan view of the ceramic substrate at the time when the formation of the medium coat glass layer is completed,
FIG. 4 is an enlarged partial plan view of the ceramic substrate at the time when the formation of the overcoat glass layer is completed, FIG. 5 is a plan view of the finished chip resistor, and FIG. 6 is a plan view of the ceramic substrate itself. FIG. 7 is an enlarged sectional view taken along line VII-VII of FIG. 5, FIG. 8 is an enlarged sectional view taken along line VIII-VIII of FIG. 5, FIG. 9 is an enlarged sectional view showing a conventional example, and FIG. It is explanatory drawing of an example. 1 ... Ceramic substrate, 2 ... Electrode substrate, 3 ... Resistive film, 4 ... Undercoat glass layer, 5 ... Medium coat glass layer, 6 ... Overcoat glass layer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】所定の平面形状の基板片上に、その両端部
に形成された電極被膜と、これらの電極被膜間を導通す
るように形成された抵抗被膜とを備えるチップ型電子部
品において、 上記抵抗被膜上には、トリミング前に塗布されるアンダ
ーコートガラス層と、トリミング後に塗布されるミディ
アムコートガラス層と、その上層に塗布されるオーバー
コートガラス層との三層からなる保護コーティングが施
されていることを特徴とする、チップ型電子部品。
1. A chip-type electronic component comprising a substrate piece having a predetermined planar shape and provided with electrode coatings formed at both ends thereof and a resistance coating formed so as to electrically connect between the electrode coatings. A protective coating consisting of three layers, an undercoat glass layer applied before trimming, a medium coat glass layer applied after trimming, and an overcoat glass layer applied on the upper layer, is applied on the resistance film. A chip-type electronic component characterized in that
JP62313248A 1987-12-10 1987-12-10 Chip type electronic parts Expired - Fee Related JPH0770365B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62313248A JPH0770365B2 (en) 1987-12-10 1987-12-10 Chip type electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62313248A JPH0770365B2 (en) 1987-12-10 1987-12-10 Chip type electronic parts

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP8155706A Division JP2887581B2 (en) 1996-06-17 1996-06-17 Chip type electronic components
JP8155702A Division JP2979290B2 (en) 1996-06-17 1996-06-17 Chip type resistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH01152701A JPH01152701A (en) 1989-06-15
JPH0770365B2 true JPH0770365B2 (en) 1995-07-31

Family

ID=18038906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62313248A Expired - Fee Related JPH0770365B2 (en) 1987-12-10 1987-12-10 Chip type electronic parts

Country Status (1)

Country Link
JP (1) JPH0770365B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134803U (en) * 1991-06-06 1992-12-15 アルプス電気株式会社 chip resistor
WO1997002579A1 (en) * 1995-07-05 1997-01-23 Rohm Co., Ltd. Multielement chip device and method of manufacturing the same
KR100302677B1 (en) * 1996-06-26 2001-11-22 사토 게니치로 Chip Resistor and Manufacturing Method
JPH1126204A (en) * 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd Resistor and manufacture thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598302A (en) * 1982-07-06 1984-01-17 松下電器産業株式会社 Method of producing square chip resistor
JPS59146901U (en) * 1983-03-18 1984-10-01 松下電器産業株式会社 Square chip-shaped electronic components
JPS6027104A (en) * 1983-07-22 1985-02-12 ロ−ム株式会社 Method of producing chip resistor
JPH037921Y2 (en) * 1985-10-23 1991-02-27
JPS62120301U (en) * 1986-01-22 1987-07-30

Also Published As

Publication number Publication date
JPH01152701A (en) 1989-06-15

Similar Documents

Publication Publication Date Title
JP3637124B2 (en) Structure of chip resistor and manufacturing method thereof
JPH08306503A (en) Chip-like electronic part
JP3846312B2 (en) Method for manufacturing multiple chip resistors
WO1998047157A1 (en) Resistor and method for manufacturing the same
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
JPH0770365B2 (en) Chip type electronic parts
JP2887581B2 (en) Chip type electronic components
JP5042420B2 (en) Manufacturing method of chip resistor
US4694568A (en) Method of manufacturing chip resistors with edge around terminations
JP3167968B2 (en) Manufacturing method of chip resistor
JPH0521204A (en) Square-shaped chip resistor and manufacture thereof
JP2979290B2 (en) Chip type resistor and manufacturing method thereof
JPH05135902A (en) Rectangular type chip resistor and manufacture thereof
TWI817476B (en) Chip resistor and method of manufacturing chip resistor
JPH0543441Y2 (en)
JP3297642B2 (en) Chip resistor
JP2003282303A (en) Chip resistor
JP3159440B2 (en) Square chip resistors
JPH05152101A (en) Rectangular chip resistor and manufacture thereof and a series of taping parts thereof
JP4350935B2 (en) Manufacturing method of electrical parts
TW202249038A (en) Chip component
JPH0653004A (en) Rectangular chip resistor and its manufacture
JPH0513201A (en) Square chip resistance
JP2578398Y2 (en) Substrate for chip-shaped electronic components
JP2718178B2 (en) Manufacturing method of square plate type thin film chip resistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees