JP3167968B2 - The method of manufacturing the chip resistor - Google Patents

The method of manufacturing the chip resistor

Info

Publication number
JP3167968B2
JP3167968B2 JP26105397A JP26105397A JP3167968B2 JP 3167968 B2 JP3167968 B2 JP 3167968B2 JP 26105397 A JP26105397 A JP 26105397A JP 26105397 A JP26105397 A JP 26105397A JP 3167968 B2 JP3167968 B2 JP 3167968B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26105397A
Other languages
Japanese (ja)
Other versions
JPH1092601A (en )
Inventor
直 大郷
陽三 小原
絋二 東
充 横山
Original Assignee
北陸電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date
Family has litigation

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】この発明は、絶縁製基板の端部に表面実装用の電極が形成されたチップ抵抗器の製造方法に関する。 BACKGROUND OF THE INVENTION [0001] FIELD OF THE INVENTION This invention relates to a method for manufacturing a chip resistor electrodes for surface mounting are formed on the end portion of the insulating substrate made. 【0002】 【従来の技術】従来、表面実装用のチップ抵抗器の電極構造は、ガラスをバインダに用いてAg−Pt等を成分とするいわゆるメタルグレーズペーストを塗布し焼成して形成したものであった。 [0004] Conventionally, the electrode structure of the chip resistor for surface mounting is obtained by forming a glass by sintering by applying a so-called metal glaze paste to component Ag-Pt or the like by using a binder there were. この電極の製造方法は、特開昭61−268001号公報に開示されているように、 Manufacturing method of the electrode, as disclosed in JP-A-61-268001,
大型の基板を短冊状に分割し、各電極端面が側面に露出し、多数のチップが一列に並んだ状態に分割し、その端面に導電性塗料を塗布し、この後、個々のチップ部品に分割しているものであった。 Dividing the large substrate into strips, each electrode end face is exposed to the side surface is divided into a number of conditions in which the chip is arranged in a row, and applying a conductive paint on the end face, thereafter, into individual chip components It was one that is divided. 【0003】 【発明が解決しようとする課題】上記従来の技術の場合、個々のチップ部品に分割する前に、端面の電極を印刷している。 [0003] The present invention is to provide a of the above prior art case, before splitting into individual chip components, is printing the electrode end face. 従って、個々のチップに分割する際に、電極に亀裂が生じたりする問題があった。 Accordingly, when dividing into individual chips, cracks in the electrode there is a problem that or cause. さらに、個々に分割する前に端面に電極を形成しているので、電極は、 Furthermore, since the electrodes are formed on the end face prior to splitting into individual, electrodes,
チップ基板の端面にのみ印刷され、機械的強度も弱いものであった。 Is only printed on the end face of the chip substrate, it was those mechanical strength weak. 【0004】この発明は、上記従来の問題点に鑑みてなされたもので、正確な分割が容易に可能であり、電極の機械的強度が高く、高温に対する耐久性もあり、接続不良が生じにくいチップ抵抗器の製造方法を提供することを目的とする。 [0004] The present invention has been made in view of the above problems, an exact division easily, high mechanical strength of the electrode, there is also resistance to high temperatures, poor connection is less likely to occur and to provide a method of manufacturing a chip resistor. 【0005】 【課題を解決するための手段】この発明は、絶縁体の大型の基板を各チップ部ごとに分割する多数の分割溝を [0005] SUMMARY OF THE INVENTION The present invention, on the number of dividing grooves that divide the large substrate of insulator for each chip unit
記大型の基板の表裏に形成し、上記分割溝をはさんで所定間隔で、第1電極を複数列印刷して、各チップ基板となる部分に第1電極を設け、この第1電極とは基板をはさんで反対側の基板裏面にも上記分割溝をはさんで第2 Serial form on the front and back of a large substrate at predetermined intervals across the dividing grooves, a first electrode and a plurality of columns printed, the first electrode is provided on the portion serving as the chip substrate, and the first electrode the across the dividing grooves in the rear surface of the opposite side of the substrate 2
電極を設け、 上記第1電極間に抵抗体を印刷形成し、そ The electrode is provided, the resistor formed by printing between the first electrodes, their
の表面にガラスコートを施した後、各抵抗体をトリミン After applying the glass coating on the surface, trimming each resistor
グして抵抗値を調整し、さらにレジンコートを施し、上 And grayed by adjusting the resistance value, further subjected to a resin-coated, above
記大型の基板をその表裏の分割溝に沿って分割し、この The substrate of the serial large divided along the dividing grooves of the front and back, this
後上記第1,2電極間の上記基板端面を覆い上記第1, The covering the substrate end face between the rear in the first and second electrodes first,
2電極に接触した第3電極を導電性塗料により形成し、 A third electrode in contact with the second electrode is formed by conductive coating,
さらに上記各電極表面全面にメッキを施すチップ抵抗器の製造方法である。 Further is a manufacturing method of the chip resistor plating the above electrodes entire surface. 【0006】さらに、 上記第1,2電極は、メタルグレ Furthermore, the first and second electrodes, Metarugure
ーズ系電極材料により形成され、上記第3電極の導電性 Formed by over's based electrode material, conductive of the third electrode
塗料はAg−レジン系の材料により形成されている。 Coating is formed of a material Ag- resin-based. Up
記Ag−レジン系導電性樹脂塗料は、エポキシフェノー Serial Ag- resin-based conductive resin paint, epoxy phenol
ル系樹脂である A Le resin. 【0007】 【作用】 この発明のチップ抵抗器の製造方法は、基板両 [0007] DETAILED DESCRIPTION OF A method of manufacturing a chip resistor of the present invention, the substrate both
面に形成された分割用のスリットに沿って個々のチップ Individual chips along the slit for dividing formed on the surface
基板が形成され、分割された基板端部に第3電極が印刷 Substrate is formed, the third electrode printed on divided substrate end
形成されて端子電極が設けられているものであり、第3 Is formed are those in which the terminal electrode is provided, the third
電極の強度が高く、接続不良も生じにくいものである High strength of the electrode is intended to poor connection hardly occurs. 【0008】 【実施例】以下、この発明の一実施例について図面に基づいて説明する。 [0008] [Embodiment] Hereinafter will be described with reference to the drawings, an embodiment of the present invention. この実施例のチップ抵抗器は、図1に示すように、チップ抵抗器1についてももので、セラミックの基板2の表面に凸型の抵抗体3が印刷形成され、 Chip resistor of this embodiment, as shown in FIG. 1, with ones also chip resistor 1, resistor 3 of convex is printed on the surface of the substrate 2 of a ceramic,
この両端に電極4が設けられている。 Electrode 4 is provided on both ends. 抵抗体3は、酸化ルテニウムを約10μの厚みに設け、レーザー又はサンドブラストにより凸型の底辺から上方に向かってトリミング溝5を形成し、抵抗値のトリミングが成されている。 Resistor 3 is provided with a ruthenium oxide to a thickness of about 10 [mu], from the bottom of the convex upward to form a trimming groove 5 with a laser or sand blasting, the trimming of the resistance value is made. 【0009】このチップ抵抗器1の電極4は、抵抗体3 [0009] electrode 4 of the chip resistor 1, resistor 3
の両端部が直接に接続している第1電極6と、この第1 A first electrode 6 both ends of are connected directly to the first
電極6と基板2をはさんで対向して基板2の裏面側に突出して形成された第2電極7を有し、この第1、第2電極6,7は、Ag−Pd、Ag−Pt等のメタルグレーズペーストを印刷形成したものである。 It has to face across the electrode 6 and the substrate 2 and the second electrode 7 formed to protrude on the back side of the substrate 2, the first, second electrodes 6, 7, Ag-Pd, Ag-Pt a metal glaze paste are those formed by printing and the like. さらに、第1、 In addition, the first,
第2電極6,7の間の基板2の端面2a及び側面2b End surfaces 2a and the side surface 2b of the substrate 2 between the second electrodes 6, 7
に、キシレン又はエポキシフェノール樹脂にAgを混入したAg−レジン系の導電性塗料のペーストによる第3 The third with a conductive coating paste of Ag- resin system mixed with Ag in xylene or an epoxy phenolic resin
電極8が設けられている。 Electrode 8 is provided. この第3電極8は、第1、第2電極6,7を基板2の端面側から一部所定の厚さで被覆するように設けられ、両者の導通を図っている。 The third electrode 8, the first, provided the second electrode 6, 7 so as to cover a portion a predetermined thickness from the end surface side of the substrate 2, thereby achieving both continuity. これにより、基板2の裏面の中央部側から端面側に向かって、第2電極7及び第3電極8が、階段状に突出するように形成されている。 Accordingly, toward the end face side from the center side of the rear surface of the substrate 2, the second electrode 7 and the third electrode 8 is formed so as to protrude stepwise. 【0010】そして、外部に露出するこの第1、第2、 [0010] Then, the first, the second to be exposed to the outside,
第3電極6,7,8全体を覆って、Niメッキ9及びハンダメッキ10が順次施され、ハンダメッキ10が施された後の基板2の裏面側の電極4の形状も、基板2の裏面の中央部側から端面側に向かって階段状に突出して形成されている。 Covers the entire third electrode 6, 7 is subjected Ni plating 9 and solder plating 10 are sequentially the shape of the back side of the electrode 4 of the substrate 2 after solder plating 10 is applied, the back surface of the substrate 2 It is formed so as to protrude stepwise toward the central portion side to the end face side. また、抵抗体3の表面には、ガラスコート11及びレジンコート12が施され保護されている。 On the surface of the resistor 3, the glass coating 11 and resin coating 12 is protected is subjected. 【0011】次にこの実施例のチップ抵抗器の製造方法について、図3(A)ないし(F)に基づいて説明する。 [0011] Next, a manufacturing method of the chip resistor of this embodiment will be described with reference to to FIG. 3 (A) without (F). 先ず、図3(A)に示すように、分割される大型の基板であるセラミック板13の分割溝であるスリット1 First, the slit 1 is a dividing groove of the ceramic plate 13 is a large-sized substrate, which is divided as shown in FIG. 3 (A)
4をはさんで所定間隔で、第1電極6となるメタルグレーズペーストを複数列印刷し、900℃近い温度で焼成する。 4 at predetermined intervals across the, metal glaze paste for forming the first electrode 6 and a plurality of columns printed and fired at a temperature close 900 ° C.. さらに同様にして第2電極7も、セラミック板1 The second electrode 7 and further similarly, the ceramic plate 1
3の裏面に、第1電極6と対向する位置に形成する。 On the rear surface of 3, it is formed at a position facing the first electrode 6. 次に、図3(B)に示すように、第1電極6の間のセラミック板13上にマトリクス状に多数の抵抗体3を印刷形成し、平均850℃の温度で焼成する。 Next, as shown in FIG. 3 (B), a number of the resistor 3 formed by printing in a matrix on a ceramic plate 13 between the first electrode 6 and calcined at a temperature of average 850 ° C.. そして、図3 Then, as shown in FIG. 3
(C)に示すように、抵抗体3の表面にガラスコート1 (C), the glass coating 1 on the surface of the resistor 3
1を施し平均650℃の温度で焼成する。 1 is baked at a temperature of alms average 650 ° C.. この後、セラミック板13を、各チップ抵抗器1毎に縦横に設けられたスリット14に沿って個々に分割し、図3(D)に示すように、基板2の端面にAg−レジン系の導電性塗料の第3電極8を約20μの厚みに塗布し、200℃程度の温度で硬化させる。 Thereafter, the ceramic plate 13, divided into individual along the slit 14 provided in a matrix for each chip resistor 1, as shown in FIG. 3 (D), the end face of the substrate 2 Ag- of resin-based the third electrode 8 of the conductive coating material is applied to a thickness of about 20 [mu], it is cured at a temperature of about 200 ° C.. そして図3(E)、(F)に示すように、Niメッキ9、ハンダメッキ10を各々順次施し、外部に露出した第1、第2、第3電極6,7,8を被覆する。 And FIG. 3 (E), the as shown in (F), Ni plating 9, each sequentially subjected to solder plating 10, covering the first, second, third electrodes 6, 7 exposed to the outside. 【0012】最後に、各チップ抵抗器の抵抗体3をトリミングして抵抗値を調整する。 [0012] Finally, to adjust the resistance value by trimming a resistor 3 of each chip resistor. また、抵抗体3の表面にエポキシ樹脂等のレジンコート12を施し、200℃付近の温度で硬化させる。 Moreover, subjected to resin coating 12 such as an epoxy resin on the surface of the resistor 3, and cured at a temperature of around 200 ° C.. 【0013】なお、トリミングは、図3(C)の状態で行なうこともあり、この場合はその後レジンコート12 [0013] Incidentally, trimming, also be carried out in the state of FIG. 3 (C), the then in this case the resin coating 12
を施して図3(D)以下の工程を行なう。 The subjected is performed to FIG 3 (D) the following steps. これによって、セラミック板13をチップ毎に分離しない状態で抵抗値のトリミングを行なうので効率良くトリミング作業を行なうことができ、しかもレジンコート12によって、後のメッキ作業時にも抵抗体に悪影響を与えることもない。 Thereby, since the ceramic plate 13 trimming of the resistance value in a state that does not separate into each chip can be performed effectively trimming operation, yet the resin-coated 12, it can adversely affect the resistance element during the plating operation after Nor. 【0014】この実施例のチップ抵抗器によれば、分割した後にAg−レジン系の第3電極8を印刷形成しているので、第1,2電極7,8の表面及び基板端面2a According to the chip resistor of this embodiment, since the third electrode 8 of Ag- resin system after splitting are formed by printing, the surface and the substrate end face 2a of the first and second electrodes 7 and 8
、第3電極8が印刷形成され、電極4として形成されているものである。 The one in which the third electrode 8 is formed by printing, is formed as an electrode 4. 従って、第3電極8は、基板端部に覆い被さり、機械的強度が高く、クラックも生じにくく、接続不良が発生しにくいものとなる。 Therefore, the third electrode 8, overlies cover the substrate end portion, the mechanical strength is high, cracks hardly occur, connection failure becomes hard to occur. 特に、第3電極8をエポキシフェノール樹脂の導電性塗料を用いて形成することにより、より耐久性が高いものにすることができる。 In particular, it is possible by the third electrode 8 is formed by using a conductive paint of an epoxy phenol resin, to be more has high durability. また分割した基板端面は、粗い面に立っているが、この荒い面を、導電性塗料の第3電極8で覆うことにより、第3電極が確実に基板端面に付着し、端面電極をより機械的電気的信頼性の高いものにしている。 The divided substrate end face is standing on rough surface, the rough surface, by covering the third electrode 8 of conductive paint, the third electrode securely attached to the substrate end face, more mechanical end face electrode We have to have high electrical reliability. 【0015】また、ハンダ付けの際に回路基板との間で、第2電極7が独立のランドとして機能し、ハンダ付け時には、第2電極7と回路基板との間にハンダが表面張力より侵入し、ハンダ付け領域が制限され、絶縁効果が高いとともに、回路基板に対する固着力も極めて強いものである。 Further, between the circuit board during soldering, the second electrode 7 functions as an independent land, at the time of soldering, intrusion solder than the surface tension between the second electrode 7 and the circuit board and is limited soldering region, with high insulation effect, fixing strength to the circuit board is also extremely strong. また、ハンダが第2電極7の下方に吸い付けられるので、電極間距離を短くすることができ、チップ抵抗器の小型化及び回路基板の高密度実装を可能にするものである。 Further, since the solder is sucked below the second electrode 7, it is possible to shorten the distance between electrodes, is one which allows high density mounting of the compact and the circuit board of the chip resistor. さらには、この第2電極7間の回路基板表面に、回路パターンを通すことも可能であり、ハンダの不要な広がりが防止されることによる実装密度の向上効果は極めて大きい。 Further, the circuit board surface between the second electrode 7, it is also possible to pass the circuit patterns, the effect of improving mounting density due to undesired spread of the solder is prevented is very large. 【0016】また、チップ抵抗器の裏面部分が階段状に突出し、その先端部分で基板にハンダ付けされるので、 Furthermore, projecting the rear surface portion of the chip resistor stepwise because they are soldered to the substrate at its tip portion,
位置決めが正確に成され、抵抗値の測定等も確実に可能なものである。 Positioning is made precisely, measurement of the resistance value is also what certainly possible. さらに、第3電極8及び表面に露出して第1,2電極6,7は、Niメッキ9及びハンダメッキ10により覆われているので、銀原子のマイグレーションガなく、ハンダ付け性も良好なものである。 Further, first and second electrodes 6, 7 are exposed to the third electrode 8 and the surface is so covered with the Ni plating 9 and solder plating 10, without migration moth silver atom and solderability is also good it is. 【0017】尚、この発明の抵抗体は、金属被膜抵抗体、炭素被膜抵抗体等その用途に合わせて適宜選定し得るものである。 [0017] The resistance of this invention, metal film resistor body, it is capable of appropriately selected in accordance with the carbon film resistor such that application. また上記メタルグレーズペースト、Ag The above-mentioned metal glaze paste, Ag
−レジン系導電性ペーストの成分は、適宜他の添加物が入っていても良く、この実施例のものに限定されるものではない。 - component of resin-based conductive paste, which may be contain other appropriate additives, but the invention is not limited to this embodiment. 【0018】 【発明の効果】この発明のチップ抵抗器の製造方法は、 [0018] [Effect of the Invention A method of manufacturing a chip resistor of the present invention,
基板両面に形成された分割溝で基板を 分割するので分割 Divided so dividing the substrate dividing grooves formed on both sides of the substrate
しやすく、その分割したチップ抵抗器の端面を導電性塗 Easy, conductive coating an end surface of the divided chip resistors
料の第3電極で覆うことにより 、第3電極の強度を高めるとともに、クラック等の発生を防止し、電気的信頼性を高いものにしている。 By covering the third electrode of the charge, to increase the strength of the third electrode, to prevent the occurrence of cracks or the like, and the higher the electrical reliability. さらに、回路基板に対する固着力も極めて強いものである。 Further, fixing strength to the circuit board is also extremely strong.

【図面の簡単な説明】 【図1】この発明のチップ抵抗器の一実施例を示す平面図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view showing one embodiment of a chip resistor of the present invention. 【図2】図1のA−A断面図である。 2 is an A-A sectional view of FIG. 【図3】各(A)(B)(C)(D)(E)(F)はこの実施例のチップ抵抗器の製造工程を示す縦断面図である。 [3] Each (A) (B) (C) (D) (E) (F) is a longitudinal sectional view showing a step of manufacturing the chip resistor of this embodiment. 【符号の説明】 1 チップ抵抗器2 基板2a 端面2b 側面3 抵抗体4 電極6 第1電極7 第2電極8 第3電極9 Niメッキ10 ハンダメッキ [Reference Numerals] 1 chip resistor 2 substrate 2a end face 2b side 3 resistor 4 electrode 6 first electrode 7 second electrode 8 third electrode 9 Ni plating 10 solder plating

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 充 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内(72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内 (56)参考文献 実開 昭57−119501(JP,U) 実開 昭56−110674(JP,U) 実開 昭61−102001(JP,U) ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Takashi Yokoyama Toyama Prefecture Kaminiikawa District, Toyama Osawano Shimookubo 3158 No. land Hokuriku Electric Industry Co., Ltd. in the (72) inventor Yozo Ohara Toyama Prefecture Kaminiikawa District, Toyama Osawano Shimookubo 3158 No. land Hokuriku in electric Industries, Ltd. (56) references JitsuHiraku Akira 57-119501 (JP, U) JitsuHiraku Akira 56-110674 (JP, U) JitsuHiraku Akira 61-102001 (JP, U)

Claims (1)

  1. (57)【特許請求の範囲】 1. (57) [the claims] 1. 絶縁体の大型の基板を各チップ部ごとに分割する多数の分割溝を上記大型の基板の表裏に形成し、上記分割溝をはさんで所定間隔で、第1電極を複数列印刷して、 The number of dividing grooves that divide the large substrate of insulator for each chip portion is formed on the front and back of the substrate of the large, at predetermined intervals across the dividing grooves, and a first electrode and a plurality of columns printed,
    各チップ基板となる部分に第1電極を設け、この第1電極とは基板をはさんで反対側の基板裏面にも上記分割溝をはさんで第2電極を設け、 上記第1電極間に抵抗体を A first electrode provided on the portion serving as the chip substrate, the second electrode is provided sandwiching the dividing grooves in the rear surface of the opposite side of the substrate and the first electrode, between the first electrode a resistor
    印刷形成し、その表面にガラスコートを施した後、各抵 Formed by printing, after being subjected to glass coating on its surface, each resistor
    抗体をトリミングして抵抗値を調整し、さらにレジンコ Trimmed antibodies to adjust the resistance value, further Rejinko
    ートを施し、上記大型の基板をその表裏の分割溝に沿っ Subjected to chromatography bets, along the substrate of the large to the dividing grooves of the front and back
    て分割し、この後上記第1,2電極間の上記基板端面を Dividing Te, the substrate end face between the subsequent first and second electrodes
    覆い上記第1,2電極に接触した第3電極を導電性塗料 Conductive paint a third electrode in contact with covering the first and second electrodes
    により形成し、さらに上記各電極表面全面にメッキを施 Formed by further facilities plating to the respective electrode surface entire
    ことを特徴とするチップ抵抗器の製造方法。 Method of manufacturing a chip resistor, characterized in that to. 2. 2. 上記第1,2電極は、メタルグレーズ系電極材料に The first and second electrodes, the metal glaze electrode material
    より形成され、上記第3電極の導電性塗料はAg−レジ Be more formed, the conductive coating of the third electrode Ag- cashier
    ン系の材料により形成されていることを特徴とする請求 Claims, characterized in that it is formed of a material down system
    項1記載のチップ抵抗器の製造方法 Method for producing a chip resistor of claim 1 wherein. 3. 3. 上記Ag−レジン系導電性樹脂塗料は、エポキシフ The Ag- resin-based conductive resin coating, Epokishifu
    ェノール系樹脂である請求項2記載のチップ抵抗器の製 Made in the chip resistor of claim 2, wherein the phenol-based resin
    造方法 Production method.
JP26105397A 1987-10-22 1997-09-08 The method of manufacturing the chip resistor Expired - Lifetime JP3167968B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26105397A JP3167968B2 (en) 1987-10-22 1997-09-08 The method of manufacturing the chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26105397A JP3167968B2 (en) 1987-10-22 1997-09-08 The method of manufacturing the chip resistor

Publications (2)

Publication Number Publication Date
JPH1092601A true JPH1092601A (en) 1998-04-10
JP3167968B2 true JP3167968B2 (en) 2001-05-21

Family

ID=17356420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26105397A Expired - Lifetime JP3167968B2 (en) 1987-10-22 1997-09-08 The method of manufacturing the chip resistor

Country Status (1)

Country Link
JP (1) JP3167968B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435214B2 (en) 2004-01-29 2008-10-14 Cannuflow, Inc. Atraumatic arthroscopic instrument sheath
US7500947B2 (en) 2004-01-29 2009-03-10 Cannonflow, Inc. Atraumatic arthroscopic instrument sheath
US7445596B2 (en) 2004-01-29 2008-11-04 Cannuflow, Inc. Atraumatic arthroscopic instrument sheath
US7413542B2 (en) 2004-01-29 2008-08-19 Cannuflow, Inc. Atraumatic arthroscopic instrument sheath

Also Published As

Publication number Publication date Type
JPH1092601A (en) 1998-04-10 application

Similar Documents

Publication Publication Date Title
US4458294A (en) Compliant termination for ceramic chip capacitors
US6023217A (en) Resistor and its manufacturing method
US3978443A (en) Fusible resistor
US4992771A (en) Chip resistor and method of manufacturing a chip resistor
US6636143B1 (en) Resistor and method of manufacturing the same
US4788523A (en) Viad chip resistor
US5510594A (en) Method of manufacturing thick-film circuit component
US5757076A (en) Chip type electronic component
US4924205A (en) Chip resistor and method of manufacturing a chip resistor
US5257003A (en) Thermistor and its method of manufacture
US7782173B2 (en) Chip resistor
US20020031860A1 (en) Chip resistor and method for manufacturing the same
US4953273A (en) Process for applying conductive terminations to ceramic components
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
US4646057A (en) Method of making chip resistors and in the chip resistors resulting from the method
US5291175A (en) Limiting heat flow in planar, high-density power resistors
US6727798B2 (en) Flip chip resistor and its manufacturing method
JP2000077205A (en) Resistor and its manufacturing method
JPH06302406A (en) Chip-type thermistor and its manufacture
WO1997030461A1 (en) Resistor network in ball grid array package
US6563214B2 (en) Electronic component and method of manufacturing the same
US5790385A (en) One-chip electronic composite component
US7103965B2 (en) Method of making chip resistor
US7907046B2 (en) Chip resistor and method for producing the same
US7237324B2 (en) Method for manufacturing chip resistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7