JPH0617955B2 - 薄膜トランジスタパネル - Google Patents
薄膜トランジスタパネルInfo
- Publication number
- JPH0617955B2 JPH0617955B2 JP23336887A JP23336887A JPH0617955B2 JP H0617955 B2 JPH0617955 B2 JP H0617955B2 JP 23336887 A JP23336887 A JP 23336887A JP 23336887 A JP23336887 A JP 23336887A JP H0617955 B2 JPH0617955 B2 JP H0617955B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent
- insulating film
- gate electrode
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、アクティブマトリクス型ディスプレイ等に使
用される薄膜トランジスタパネルに係り、特に画像信号
蓄積用コンデンサを有する薄膜トランジスタパネルに関
するものである。
用される薄膜トランジスタパネルに係り、特に画像信号
蓄積用コンデンサを有する薄膜トランジスタパネルに関
するものである。
従来、画素電極となる複数の透明電極とこれらの透明電
極それぞれに接続されたスイッチング素子をマトリクス
状に配列した基板と、対向する透明電極を設けた対向基
板の間に、液晶等の電気光学効果を有する物質を封入し
たアクティブマトリクス型のディスプレイが高コントラ
スト、高時分割駆動を可能とするために提案されてい
る。このディスプレイのスイッチング素子としては、薄
膜トランジスタが用いられている。この薄膜トランジス
タは走査信号により順次、オンオフ制御され、データラ
インから供給された画像信号を各画素電極へ与え、その
結果各画素は点灯、非点灯状態に制御される。このと
き、画素電極となる透明電極と、対向する透明電極及び
この間に介在する液晶とは、所定の容量を有する等価コ
ンデンサを形成しており、画素電極に与えられた画素信
号により、前記コンデンサに電荷がチャージされる。こ
のコンデンサにチャージされた電荷は、薄膜トランジス
タがオフされたときにも保持されている。
極それぞれに接続されたスイッチング素子をマトリクス
状に配列した基板と、対向する透明電極を設けた対向基
板の間に、液晶等の電気光学効果を有する物質を封入し
たアクティブマトリクス型のディスプレイが高コントラ
スト、高時分割駆動を可能とするために提案されてい
る。このディスプレイのスイッチング素子としては、薄
膜トランジスタが用いられている。この薄膜トランジス
タは走査信号により順次、オンオフ制御され、データラ
インから供給された画像信号を各画素電極へ与え、その
結果各画素は点灯、非点灯状態に制御される。このと
き、画素電極となる透明電極と、対向する透明電極及び
この間に介在する液晶とは、所定の容量を有する等価コ
ンデンサを形成しており、画素電極に与えられた画素信
号により、前記コンデンサに電荷がチャージされる。こ
のコンデンサにチャージされた電荷は、薄膜トランジス
タがオフされたときにも保持されている。
ところが、このような等価コンデンサのみでは容量が小
さいので画像信号の電位を保持する期間が短い。そのた
め、画像信号蓄積用コンデンサを設けた薄膜トランジス
タパネルが提案されている。すなわち、第７図の等価回
路図に示す如く、ゲート線１１とドレイン線１２の交差
部分に薄膜トランジスタが形成され、この薄膜トランジ
スタのソース電極と接地間に一つの画素に対応した容量
ＣＬＣを有する等価コンデンサと容量ＣＳＴの画像信号
蓄積用コンデンサが並列に接続された構成である。この
様な薄膜トランジスタを用いたディスプレイは、蓄積さ
れる電荷量を多くすることができるので、与えられた画
像信号の電位を長い時間保持することができる。従っ
て、高時分割駆動が可能である。
さいので画像信号の電位を保持する期間が短い。そのた
め、画像信号蓄積用コンデンサを設けた薄膜トランジス
タパネルが提案されている。すなわち、第７図の等価回
路図に示す如く、ゲート線１１とドレイン線１２の交差
部分に薄膜トランジスタが形成され、この薄膜トランジ
スタのソース電極と接地間に一つの画素に対応した容量
ＣＬＣを有する等価コンデンサと容量ＣＳＴの画像信号
蓄積用コンデンサが並列に接続された構成である。この
様な薄膜トランジスタを用いたディスプレイは、蓄積さ
れる電荷量を多くすることができるので、与えられた画
像信号の電位を長い時間保持することができる。従っ
て、高時分割駆動が可能である。
従来のアクティブマトリクス型ディスプレイ用の薄膜ト
ランジスタパネルは第５図の部分断面図に示す如く、透
明絶縁基板１上には、全面に透明導電膜２、キャパシタ
絶縁膜３が順次形成されている。このキャパシタ絶縁膜
３上には、ゲート電極４がパターニングされ、このゲー
ト電極４を覆って絶縁膜５が形成されている。ゲート電
極４上方の絶縁膜５上には、アモルファスシリコン等か
らなる半導体層６が形成されている。更に、ゲート絶縁
膜５上には、半導体層６と近接した位置に、透明画素電
極７が形成されている。そして、半導体層６上であっ
て、ゲート電極４の両端部の上方には、高濃度のアモル
ファスシリコン等からなるコンタクト層８を介して、そ
れぞれドレイン電極９とソース電極１０が形成されてい
る。ソース電極１０の一部は透明画素電極７に接続され
ている。
ランジスタパネルは第５図の部分断面図に示す如く、透
明絶縁基板１上には、全面に透明導電膜２、キャパシタ
絶縁膜３が順次形成されている。このキャパシタ絶縁膜
３上には、ゲート電極４がパターニングされ、このゲー
ト電極４を覆って絶縁膜５が形成されている。ゲート電
極４上方の絶縁膜５上には、アモルファスシリコン等か
らなる半導体層６が形成されている。更に、ゲート絶縁
膜５上には、半導体層６と近接した位置に、透明画素電
極７が形成されている。そして、半導体層６上であっ
て、ゲート電極４の両端部の上方には、高濃度のアモル
ファスシリコン等からなるコンタクト層８を介して、そ
れぞれドレイン電極９とソース電極１０が形成されてい
る。ソース電極１０の一部は透明画素電極７に接続され
ている。
このような構造により、画像信号蓄積用コンデンサが、
透明導電膜２−キャパシタ絶縁膜３、絶縁膜５−透明画
素電極７で構成されている。
透明導電膜２−キャパシタ絶縁膜３、絶縁膜５−透明画
素電極７で構成されている。
なお、透明画素電極７下部の絶縁膜５を除去したものが
知られている。
知られている。
また、他の従来のアクティブマトリクス型ディスプレイ
の薄膜トランジスタパネルは、第６図の断面図で示す如
く構成されている。なお、第５図に対応する部分は同一
の符号を記す。第６図に示す如く、ゲート電極４が形成
された透明絶縁基板１上に、透明導電膜２がパターニン
グされ、このゲート電極４及び透明導電膜２を覆ってゲ
ート用の絶縁膜５を兼ねたキャパシタ絶縁膜が形成され
ている。そして、第３図と同様にゲート電極４上方の絶
縁膜５上に半導体層６、透明画素電極７、コンタクト層
８、ドレイン電極９及びソース電極１０が形成されてい
る。
の薄膜トランジスタパネルは、第６図の断面図で示す如
く構成されている。なお、第５図に対応する部分は同一
の符号を記す。第６図に示す如く、ゲート電極４が形成
された透明絶縁基板１上に、透明導電膜２がパターニン
グされ、このゲート電極４及び透明導電膜２を覆ってゲ
ート用の絶縁膜５を兼ねたキャパシタ絶縁膜が形成され
ている。そして、第３図と同様にゲート電極４上方の絶
縁膜５上に半導体層６、透明画素電極７、コンタクト層
８、ドレイン電極９及びソース電極１０が形成されてい
る。
このような構造により、画素信号蓄積用コンデンサが透
明導電膜２−絶縁膜５−透明画素電極７で構成されてい
る。
明導電膜２−絶縁膜５−透明画素電極７で構成されてい
る。
しかしながら、上記構造の薄膜トランジスタパネルは、
透明導電膜２と透明画素電極７との間に絶縁膜３，５が
介在し、合計の膜厚が厚くなるため、画像信号蓄積用コ
ンデンサの容量ＣＳＴが小さい。また、ゲート電極４の
下部にも、透明導電膜２がキャパシタ絶縁膜３を介して
存在するためにゲート電極４と接地間に浮遊容量が形成
される。この透明導電膜２とゲート電極４との対向面積
が大きいため、ゲート接地間の浮遊容量が大きくゲート
電極にゲート信号を供給する駆動回路の負荷容量が大き
くなり、大出力の駆動回路が必要になるという問題点が
あった。さらに、透明導電膜２とゲート電極（ゲート線
を含む）４とが重なり合う面積が大きくなるため、短絡
の確率が高くなり歩留りが低下する問題点もあった。
透明導電膜２と透明画素電極７との間に絶縁膜３，５が
介在し、合計の膜厚が厚くなるため、画像信号蓄積用コ
ンデンサの容量ＣＳＴが小さい。また、ゲート電極４の
下部にも、透明導電膜２がキャパシタ絶縁膜３を介して
存在するためにゲート電極４と接地間に浮遊容量が形成
される。この透明導電膜２とゲート電極４との対向面積
が大きいため、ゲート接地間の浮遊容量が大きくゲート
電極にゲート信号を供給する駆動回路の負荷容量が大き
くなり、大出力の駆動回路が必要になるという問題点が
あった。さらに、透明導電膜２とゲート電極（ゲート線
を含む）４とが重なり合う面積が大きくなるため、短絡
の確率が高くなり歩留りが低下する問題点もあった。
そして、前述した浮遊容量の問題を解決した従来の他の
薄膜トランジスタパネルは、第６図の部分断面図で示す
如く構成されている。なお、第５図に対応する部分は同
一の符号を記す。第６図に示す如く、ゲート電極４が形
成された透明絶縁基板１上に、透明導電膜２がパターニ
ングされ、このゲート電極４及び透明導電膜２を覆って
ゲート用の絶縁膜５を兼ねたキャパシタ絶縁膜が形成さ
れている。そして、第５図と同様に、ゲート電極４上方
の絶縁膜５上に半導体層６、透明画素電極７、コンタク
ト層８、ドレイン電極９及びソース電極１０が形成され
ている。
薄膜トランジスタパネルは、第６図の部分断面図で示す
如く構成されている。なお、第５図に対応する部分は同
一の符号を記す。第６図に示す如く、ゲート電極４が形
成された透明絶縁基板１上に、透明導電膜２がパターニ
ングされ、このゲート電極４及び透明導電膜２を覆って
ゲート用の絶縁膜５を兼ねたキャパシタ絶縁膜が形成さ
れている。そして、第５図と同様に、ゲート電極４上方
の絶縁膜５上に半導体層６、透明画素電極７、コンタク
ト層８、ドレイン電極９及びソース電極１０が形成され
ている。
このような構造により、画像信号蓄積用コンデンサが透
明導電膜２−絶縁膜５−透明画素電極７で構成されてい
る。
明導電膜２−絶縁膜５−透明画素電極７で構成されてい
る。
上記構造の他の薄膜トランジスタパネルでは、ゲート接
地間の浮遊容量は小さくなるが、透明絶縁基板１の同一
平面上にゲート電極４と透明導電膜２とを形成するた
め、完全な分離を行うためには、その間隔ｌを広くする
必要があり、そのために透明導電膜２の有効面積を大き
くすることができず、画像信号蓄積用コンデンサの容量
ＣＳＴが小さくなってしまうという問題点があった。
地間の浮遊容量は小さくなるが、透明絶縁基板１の同一
平面上にゲート電極４と透明導電膜２とを形成するた
め、完全な分離を行うためには、その間隔ｌを広くする
必要があり、そのために透明導電膜２の有効面積を大き
くすることができず、画像信号蓄積用コンデンサの容量
ＣＳＴが小さくなってしまうという問題点があった。
このように、従来の薄膜トランジスタパネルは、画像信
号蓄積用コンデンサの容量を大きくし、且つ、ゲートと
接地間の浮遊容量を小さくすることが極めて困難であっ
た。
号蓄積用コンデンサの容量を大きくし、且つ、ゲートと
接地間の浮遊容量を小さくすることが極めて困難であっ
た。
本発明は、上記従来の問題点等に鑑みなされたもので、
大きな容量を持つ画像信号蓄積用コンデンサを備え、か
つゲート電極と接地間の浮遊容量が小さい薄膜トランジ
スタパネルを提供することを目的とする。
大きな容量を持つ画像信号蓄積用コンデンサを備え、か
つゲート電極と接地間の浮遊容量が小さい薄膜トランジ
スタパネルを提供することを目的とする。
本発明は、上記目的を達成するために透明絶縁基板上に
形成されたゲート電極を透明絶縁膜で覆い、この透明絶
縁膜上にゲート電極に近接させて画像信号蓄積用コンデ
ンサの透明電極を形成したことを要点とする。
形成されたゲート電極を透明絶縁膜で覆い、この透明絶
縁膜上にゲート電極に近接させて画像信号蓄積用コンデ
ンサの透明電極を形成したことを要点とする。
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第１図は、本発明の一実施例に係るアクティブマトリク
ス型ディスプレイの薄膜トランジスタパネルの部分断面
図である。
ス型ディスプレイの薄膜トランジスタパネルの部分断面
図である。
第１図に示す如く、透明絶縁基板２１上には、厚さ1000
Å程度のゲート電極２２及びこれに接続された図示しな
いゲート線が形成されている。この透明絶縁基板２１上
には、ゲート電極２２及びゲート線を覆い表面を平坦化
するための透明絶縁膜２３が形成されている。この透明
絶縁膜２３は、ポリイミド、アクリル、シラノール化合
物の塗布、焼成により形成される無機絶縁膜等の透明な
絶縁膜が使用される。
Å程度のゲート電極２２及びこれに接続された図示しな
いゲート線が形成されている。この透明絶縁基板２１上
には、ゲート電極２２及びゲート線を覆い表面を平坦化
するための透明絶縁膜２３が形成されている。この透明
絶縁膜２３は、ポリイミド、アクリル、シラノール化合
物の塗布、焼成により形成される無機絶縁膜等の透明な
絶縁膜が使用される。
上記透明絶縁膜２３上であって、ゲート電極２２の上部
を除い部分には、厚さ1000Å程度の透明絶縁膜２４が形
成されている。そして、この透明絶縁膜２４及び透明絶
縁膜２３上には、ゲート絶縁膜とキャパシタ絶縁膜とを
兼ねた絶縁膜２５が形成されている。ゲート電極２２上
の透明絶縁膜２３及び絶縁膜２５を合計した膜厚は、ゲ
ート絶縁膜として必要な厚さに形成されている。そし
て、ゲート電極２２の上方の絶縁膜２５上には、アモル
ファスシリコン等からなる厚さ1000Å程度の半導体層２
６が形成されている。さらに、絶縁膜２５上には、半導
体層２６と近接した位置に厚さ1000Å程度の透明画素電
極２７が形成されている。そして、上記半導体層２６上
であって、ゲート電極２２の両端部の上方には、高濃度
の不純物をドープしたｎ＋アモルファスシリコン等から
なる厚さ500Å程度のコンタクト層２８を介して、それ
ぞれ厚さ1000Å程度のドレイン電極２９とソース電極３
０が形成されている。ソース電極３０の一部は、透明画
素電極２７に接続されている。また、絶縁膜２５には、
ドレイン電極２９に接続されゲート線と交差するよう配
設された図示しないドレイン線が形成されている。
を除い部分には、厚さ1000Å程度の透明絶縁膜２４が形
成されている。そして、この透明絶縁膜２４及び透明絶
縁膜２３上には、ゲート絶縁膜とキャパシタ絶縁膜とを
兼ねた絶縁膜２５が形成されている。ゲート電極２２上
の透明絶縁膜２３及び絶縁膜２５を合計した膜厚は、ゲ
ート絶縁膜として必要な厚さに形成されている。そし
て、ゲート電極２２の上方の絶縁膜２５上には、アモル
ファスシリコン等からなる厚さ1000Å程度の半導体層２
６が形成されている。さらに、絶縁膜２５上には、半導
体層２６と近接した位置に厚さ1000Å程度の透明画素電
極２７が形成されている。そして、上記半導体層２６上
であって、ゲート電極２２の両端部の上方には、高濃度
の不純物をドープしたｎ＋アモルファスシリコン等から
なる厚さ500Å程度のコンタクト層２８を介して、それ
ぞれ厚さ1000Å程度のドレイン電極２９とソース電極３
０が形成されている。ソース電極３０の一部は、透明画
素電極２７に接続されている。また、絶縁膜２５には、
ドレイン電極２９に接続されゲート線と交差するよう配
設された図示しないドレイン線が形成されている。
次に、上記構成の薄膜トランジスタの製造方法について
説明する。
説明する。
第２図(a)〜(b)は、本発明の一実施例に係る薄膜トラン
ジスタの製造工程を示す図である。
ジスタの製造工程を示す図である。
まず、第２図(a)に示す如く、表面の清浄化されたガラ
ス、石英等からなる透明絶縁基板２１上に蒸着法または
スパッタリング法等で例えばアルミニウム、モリブデ
ン、金、クロム、銅、チタン等の金属膜を1000Å程度堆
積し、この金属膜をフォトリングラフィー法によりパタ
ーニングすることによってゲート電極２２及びゲート線
を形成する。
ス、石英等からなる透明絶縁基板２１上に蒸着法または
スパッタリング法等で例えばアルミニウム、モリブデ
ン、金、クロム、銅、チタン等の金属膜を1000Å程度堆
積し、この金属膜をフォトリングラフィー法によりパタ
ーニングすることによってゲート電極２２及びゲート線
を形成する。
次に、第２図(b)に示す如く、ゲート電極２２及びゲー
ト線を覆って、表面の平坦化された透明絶縁膜２３をス
ピンコート法等により形成し、表面を平坦化する。この
透明絶縁膜２３は、ポリイミド、アクリル、ＳＯＧ膜等
が使用される。
ト線を覆って、表面の平坦化された透明絶縁膜２３をス
ピンコート法等により形成し、表面を平坦化する。この
透明絶縁膜２３は、ポリイミド、アクリル、ＳＯＧ膜等
が使用される。
次に、第２図(c)に示す如く、酸化錫(SnO2)、酸化イン
ジウム(InO2)等の透明電極材料を透明絶縁膜２３上に例
えば1000Å厚程度にスパッタリング法により堆積し、パ
ターニングすることによって、ゲート電極２２及びゲー
ト線の上部を除く透明絶縁膜２３上に透明導電膜２４を
形成する。
ジウム(InO2)等の透明電極材料を透明絶縁膜２３上に例
えば1000Å厚程度にスパッタリング法により堆積し、パ
ターニングすることによって、ゲート電極２２及びゲー
ト線の上部を除く透明絶縁膜２３上に透明導電膜２４を
形成する。
次に、第２図(d)に示す如く、透明絶縁膜２３及び透明
導電膜２４上に透明絶縁膜２３と同様の材料で絶縁膜２
５を形成する。そして、絶縁膜２５上にアモルファスシ
リコン等からなる半導体層２６とｎ＋アモルファスシリ
コン等からなるコンタクト層２８をプラズマＣＶＤ法等
により、それぞれ例えば1000Å、500Å厚程度に堆積
し、ゲート電極２２の上方を被うようにフォトリソグラ
フィー法等により半導体領域を形成する。然る後、スパ
ッタリング法等により絶縁膜２５上にＩＴＯ(Indium(I
n)-Tin(Sn)-Oxide)等を1000Å程度堆積し、フォトリソ
グラフィー法等により半導体層２６と近接した位置に透
明画素電極２７を形成する。次に、蒸着法またはスパッ
タリング法等によりゲート電極２２と同様の材料の金属
膜を堆積し、フォトリソグラフィー法等によりドレイン
電極２９（及びドレイン線）とソース電極３０を形成す
る。最後にドレイン電極２９及びソース電極３０間のコ
ンタクト層２８を両電極２９及び３０をマスクとして、
エッチングして除去する。
導電膜２４上に透明絶縁膜２３と同様の材料で絶縁膜２
５を形成する。そして、絶縁膜２５上にアモルファスシ
リコン等からなる半導体層２６とｎ＋アモルファスシリ
コン等からなるコンタクト層２８をプラズマＣＶＤ法等
により、それぞれ例えば1000Å、500Å厚程度に堆積
し、ゲート電極２２の上方を被うようにフォトリソグラ
フィー法等により半導体領域を形成する。然る後、スパ
ッタリング法等により絶縁膜２５上にＩＴＯ(Indium(I
n)-Tin(Sn)-Oxide)等を1000Å程度堆積し、フォトリソ
グラフィー法等により半導体層２６と近接した位置に透
明画素電極２７を形成する。次に、蒸着法またはスパッ
タリング法等によりゲート電極２２と同様の材料の金属
膜を堆積し、フォトリソグラフィー法等によりドレイン
電極２９（及びドレイン線）とソース電極３０を形成す
る。最後にドレイン電極２９及びソース電極３０間のコ
ンタクト層２８を両電極２９及び３０をマスクとして、
エッチングして除去する。
以上の構成によるアクティブマトリクス型ディスプレイ
の薄膜トランジスタでは、透明導電膜２４−絶縁膜２５
−透明画素電極２７により画像信号蓄積用コンデンサが
形成される。この画像信号蓄積用コンデンサの一方の電
極である透明導電膜２４は、ゲート電極２２を覆う透明
絶縁膜２３上に別工程で形成されるため、これらの透明
導電膜２４とゲート電極２２が短絡する確率が極めて小
さい。従って透明導電膜２４はゲート電極２２に近接し
て形成でき、面積を広くとることが可能になり、その分
コンデンサ容量ＣＳＴを大きくすることができる。ま
た、ゲート電極２２の上部には、透明導電膜２４が形成
されないため、ゲートと接地間の浮遊容量は極めて小さ
い。従って、ゲート電極２２の駆動回路の負荷容量が小
さくなり、小さい出力の駆動回路を用いることができ
る。
の薄膜トランジスタでは、透明導電膜２４−絶縁膜２５
−透明画素電極２７により画像信号蓄積用コンデンサが
形成される。この画像信号蓄積用コンデンサの一方の電
極である透明導電膜２４は、ゲート電極２２を覆う透明
絶縁膜２３上に別工程で形成されるため、これらの透明
導電膜２４とゲート電極２２が短絡する確率が極めて小
さい。従って透明導電膜２４はゲート電極２２に近接し
て形成でき、面積を広くとることが可能になり、その分
コンデンサ容量ＣＳＴを大きくすることができる。ま
た、ゲート電極２２の上部には、透明導電膜２４が形成
されないため、ゲートと接地間の浮遊容量は極めて小さ
い。従って、ゲート電極２２の駆動回路の負荷容量が小
さくなり、小さい出力の駆動回路を用いることができ
る。
第３図は、本発明の他の実施例に係るアクティブマトリ
クス型ディスプレイに用いられる薄膜トランジスタパネ
ルの部分断面図である。なお、第１図に対応する部分
は、同一の符号を記す。
クス型ディスプレイに用いられる薄膜トランジスタパネ
ルの部分断面図である。なお、第１図に対応する部分
は、同一の符号を記す。
第３図に示す如く、前記実施例と同様に、透明絶縁基板
２１上にゲート電極２２及びこれに接続された図示しな
いゲート線が形成されている。この透明絶縁基板２１上
には、ゲート電極２２及びゲート線を覆い透明絶縁膜３
１形成されている。この透明絶縁膜３１上であって、ゲ
ート電極２２の上部及び側部を除いた部分には、厚さ10
00Å程度の透明導電膜２４が形成されている。そして、
この透明導電膜２４及び透明絶縁膜３１上には、ゲート
絶縁膜とキャパシタ絶縁膜とを兼ねた絶縁膜２５が形成
されている。そして、この絶縁膜２５上には、前記実施
例と同様に半導体層２６、透明画素電極２７、コンタク
ト層２８、ドレイン電極２９（及びドレイン線）、ソー
ス電極３０が形成されている。
２１上にゲート電極２２及びこれに接続された図示しな
いゲート線が形成されている。この透明絶縁基板２１上
には、ゲート電極２２及びゲート線を覆い透明絶縁膜３
１形成されている。この透明絶縁膜３１上であって、ゲ
ート電極２２の上部及び側部を除いた部分には、厚さ10
00Å程度の透明導電膜２４が形成されている。そして、
この透明導電膜２４及び透明絶縁膜３１上には、ゲート
絶縁膜とキャパシタ絶縁膜とを兼ねた絶縁膜２５が形成
されている。そして、この絶縁膜２５上には、前記実施
例と同様に半導体層２６、透明画素電極２７、コンタク
ト層２８、ドレイン電極２９（及びドレイン線）、ソー
ス電極３０が形成されている。
次に、上記構成の薄膜トランジスタの製造方法について
説明する。
説明する。
第４図(a)〜(b)は、本発明の他の実施例に係る薄膜トラ
ンジスタの製造工程を示す図である。
ンジスタの製造工程を示す図である。
まず、第４図(a)に示す如く、前記実施例と同様に、透
明絶縁基板２１上にゲート電極２２及びゲート線を形成
する。
明絶縁基板２１上にゲート電極２２及びゲート線を形成
する。
次に、第４図(b)に示す如く、ゲート電極２２及びゲー
ト線を覆って、透明絶縁膜３１をスパッタリング法等に
より形成する。
ト線を覆って、透明絶縁膜３１をスパッタリング法等に
より形成する。
次に、第４図(c)に示す如く、前記実施例と同様に、ゲ
ート電極２２及びゲート線の上部を除く透明絶縁膜３１
上に透明導電膜２４を形成する。
ート電極２２及びゲート線の上部を除く透明絶縁膜３１
上に透明導電膜２４を形成する。
次に、第４図(d)に示す如く、前記実施例と同様に、半
導体層２６、透明画素電極２７、コンタクト層２８、ド
レイン電極２９（及びドレイン線）、ソース電極３０を
形成する。
導体層２６、透明画素電極２７、コンタクト層２８、ド
レイン電極２９（及びドレイン線）、ソース電極３０を
形成する。
以上の構成によるアクティブマトリクス型ディスプレイ
の薄膜トランジスタパネルでは、透明導電膜２４−絶縁
膜２５−透明画素電極２７により画像信号蓄積用コンデ
ンサが形成される。この画像信号蓄積用コンデンサは、
ゲート電極２２を覆う透明絶縁膜２３上に形成されるた
め、前記実施例と同様にコンデンサ容量を大きくするこ
とができる。
の薄膜トランジスタパネルでは、透明導電膜２４−絶縁
膜２５−透明画素電極２７により画像信号蓄積用コンデ
ンサが形成される。この画像信号蓄積用コンデンサは、
ゲート電極２２を覆う透明絶縁膜２３上に形成されるた
め、前記実施例と同様にコンデンサ容量を大きくするこ
とができる。
尚、本発明においては、少なくともゲート電極２２を透
明絶縁膜２３，３１で覆い、この透明絶縁膜２３，３１
上にゲート電極２２に近接して画像信号蓄積用コンデン
サの透明導電膜２４を形成すればよく、実施例に限定さ
れない。
明絶縁膜２３，３１で覆い、この透明絶縁膜２３，３１
上にゲート電極２２に近接して画像信号蓄積用コンデン
サの透明導電膜２４を形成すればよく、実施例に限定さ
れない。
また、透明導電膜２４は、ゲート電極２２（及びゲート
線）の上部を除く透明絶縁膜２３，３１上に形成されて
いるが、ゲート容量が大きくならない程度であれば、多
少の重なりがあってもよい。
線）の上部を除く透明絶縁膜２３，３１上に形成されて
いるが、ゲート容量が大きくならない程度であれば、多
少の重なりがあってもよい。
以上詳細に説明したように、本発明によれば、透明絶縁
基板上に形成したゲート電極を覆って透明絶縁膜を形成
し、この透明絶縁膜上に画像信号蓄積用コンデンサの透
明導電膜をゲート電極に近接して形成しているため、前
記透明導電膜の面積を広くしてコンデンサ容量を大きく
することができ、またゲート電極と画像信号蓄積用コン
デンサの電極との短絡の機会も少なくなる。さらに、ゲ
ート電極の上方を除く位置に重なり合う部分を少なくし
て画像信号蓄積用コンデンサの電極を形成するようにす
るため、ゲート接地間の浮遊容量が小さくなり、大出力
の駆動回路を必要としない。
基板上に形成したゲート電極を覆って透明絶縁膜を形成
し、この透明絶縁膜上に画像信号蓄積用コンデンサの透
明導電膜をゲート電極に近接して形成しているため、前
記透明導電膜の面積を広くしてコンデンサ容量を大きく
することができ、またゲート電極と画像信号蓄積用コン
デンサの電極との短絡の機会も少なくなる。さらに、ゲ
ート電極の上方を除く位置に重なり合う部分を少なくし
て画像信号蓄積用コンデンサの電極を形成するようにす
るため、ゲート接地間の浮遊容量が小さくなり、大出力
の駆動回路を必要としない。
第１図は本発明の一実施例に係るアクティブマトリクス
型ディスプレイの薄膜トランジスタパネルの部分断面
図、 第２図(a)〜(d)は第１図の薄膜トランジスタパネルの製
造工程を示す図、 第３図は本発明の他の実施例に係るアクティブマトリク
ス型ディスプレイの薄膜トランジスタパネルの部分断面
図、 第４図(a)〜(d)は第３図の薄膜トランジスタパネルの製
造工程を示す図、 第５図は従来のアクティブマトリクス型ディスプレイの
薄膜トランジスタパネルの部分断面図、 第６図は他の従来のアクティブマトリクス型ディスプレ
イの薄膜トランジスタパネルの部分断面図、 第７図は薄膜トランジスタパネルにおける１つの画素の
等価回路図である。 ２１……透明絶縁基板、 ２２……ゲート電極、 ２３，３１……透明絶縁膜、 ２４……透明導電膜、 ２５……絶縁膜、 ２６……半導体層、 ２７……透明画素電極、 ２８……コンタクト層、 ２９……ドレイン電極、 ３０……ソース電極。
型ディスプレイの薄膜トランジスタパネルの部分断面
図、 第２図(a)〜(d)は第１図の薄膜トランジスタパネルの製
造工程を示す図、 第３図は本発明の他の実施例に係るアクティブマトリク
ス型ディスプレイの薄膜トランジスタパネルの部分断面
図、 第４図(a)〜(d)は第３図の薄膜トランジスタパネルの製
造工程を示す図、 第５図は従来のアクティブマトリクス型ディスプレイの
薄膜トランジスタパネルの部分断面図、 第６図は他の従来のアクティブマトリクス型ディスプレ
イの薄膜トランジスタパネルの部分断面図、 第７図は薄膜トランジスタパネルにおける１つの画素の
等価回路図である。 ２１……透明絶縁基板、 ２２……ゲート電極、 ２３，３１……透明絶縁膜、 ２４……透明導電膜、 ２５……絶縁膜、 ２６……半導体層、 ２７……透明画素電極、 ２８……コンタクト層、 ２９……ドレイン電極、 ３０……ソース電極。
Claims (2)
- 【請求項１】ゲート電極が形成された透明絶縁基板と、
この透明絶縁基板上に前記ゲート電極を覆って形成され
た透明絶縁膜と、この透明絶縁膜上に前記ゲート電極の
上方を除き該ゲート電極に近接させて形成した透明導電
膜と、前記透明導電膜及び、ゲート電極上の透明絶縁膜
上に形成された絶縁膜と、この絶縁膜上に形成された半
導体層、ソース、ドレイン電極からなるトランジスタ部
と、前記絶縁膜上に前記透明導電膜と対向して形成され
た透明画素電極とを具備することを特徴とする薄膜トラ
ンジスタパネル。 - 【請求項２】前記透明絶縁膜は、スピンコートにより塗
布、焼成することにより形成した平坦化膜であることを
特徴とする特許請求の範囲第１項記載の薄膜トランジス
タパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23336887A JPH0617955B2 (ja) | 1987-09-17 | 1987-09-17 | 薄膜トランジスタパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23336887A JPH0617955B2 (ja) | 1987-09-17 | 1987-09-17 | 薄膜トランジスタパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6476037A JPS6476037A (en) | 1989-03-22 |
| JPH0617955B2 true JPH0617955B2 (ja) | 1994-03-09 |
Family
ID=16954036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23336887A Expired - Lifetime JPH0617955B2 (ja) | 1987-09-17 | 1987-09-17 | 薄膜トランジスタパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0617955B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| FR2682492B1 (fr) * | 1991-10-11 | 1993-12-03 | Thomson Lcd | Afficheur a matrice active utilisant un plan de masse enterre. |
| EP0537917A1 (en) * | 1991-10-15 | 1993-04-21 | General Electric Company | Active matrix LCD with buried ground plane |
| JP2007256914A (ja) * | 2006-02-21 | 2007-10-04 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子機器 |
-
1987
- 1987-09-17 JP JP23336887A patent/JPH0617955B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6476037A (en) | 1989-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028122A (en) | Liquid crystal active-matrix display device | |
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| US5003356A (en) | Thin film transistor array | |
| US6914260B2 (en) | Electro-optical device | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US5087113A (en) | Liquid crystal display device | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US5796448A (en) | Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same | |
| JPH08234239A (ja) | 表示装置 | |
| JPH02830A (ja) | 薄膜トランジスタおよびそれを用いた液晶デイスプレイ装置 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP2711015B2 (ja) | マトリクス形表示装置 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JPH0617955B2 (ja) | 薄膜トランジスタパネル | |
| JPH09127556A (ja) | 表示装置及びその駆動方法 | |
| JP2711020B2 (ja) | 液晶表示装置 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPH0820641B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0239103B2 (ja) | ||
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 |