JPH06178159A - 波形等化装置 - Google Patents

Abstract

(57)【要約】 【目的】 信号のＳ／Ｎが良いとき、波形等化時間を短
縮することができ、信号のＳ／Ｎが非常に悪いときや信
号にビートが乗っているとき、画質の低下を招かない効
果的な波形等化を行うことができる波形等化装置を提供
する。 【構成】 入力信号中の基準波形部分に対し所定回数の
同期加算が行われた後（ステップ１０４）、取り込み波
形から基準波形が減じられ、誤差波形が求められる（ス
テップ１０５）。誤差波形の算出後、コアリング処理が
行われ（ステップ１０６）、コアリングレベルθが算出
され、誤差波形にコアリングレベルθを用いる非線形処
理が施される。次いで、コアリングレベルθと所定値ｂ
とが比較される（ステップ１１２）。コアリングレベル
θが所定値ｂ以下であるとき、従来通り等化処理（ステ
ップ１０７〜１０９）が行われ、コアリングレベルθが
所定値ｂより大きいとき、等化処理は行わない（ステッ
プ１１１）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、波形歪みなどの伝送歪
を自動的に等化する波形等化装置に関する。

【０００２】

【従来の技術】一般に、ビデオ信号からのゴーストの除
去には、波形等化装置（NEW GHOST REDUCTION TUNER US
ING A TRAINING METHOD" IEEE Transactions on Consum
er Electronics, Vol.36, No.3, AUGUST 1990 参照）が
用いられている。

【０００３】この波形等化装置は、図４に示すように、
受信したビデオ信号を取り込むための端子１１を備え
る。端子１１を介して取り込まれたビデオ信号はＡ／Ｄ
変換器１２に与えられ、Ａ／Ｄ変換器１２はこれに入力
されたビデオ信号をクロックタイミング発生回路１９か
ら供給される周期Ｔ（＝１／（４ｆsc）、ｆsc＝３．５
７９５４５…色搬送波周波数）でサンプリングし、デジ
タルビデオ信号に変換する。このＡ／Ｄ変換器１２から
のデジタルビデオ信号はスイッチ２７と入力波形メモリ
２１に与えられる。スイッチ２７は２つの入力端２７
ａ，２７ｂを有し、選択されたいずれか一方の入力端に
取り込まれている信号は出力端２７ｃから出力される。
スイッチ２７の入力端２７ａにはＡ／Ｄ変換器１２から
のデジタルビデオ信号が与えられ、入力端２７ｂには後
述するトレーニング波形メモリ２６からの出力が与えら
れる。スイッチ２７の出力端２７ｃからの出力信号は主
信号遅延器１３と、前ゴーストを含む主信号近傍のゴー
ストを除去するためのＴＦ（トランスバーサルフィル
タ）１４とに入力される。

【０００４】主信号遅延器１３の出力は減算器１５に与
えられ、減算器１５は主信号遅延器１３の出力からＴＦ
１４の出力を減じ、この減算の結果得られた信号が出力
される。

【０００５】減算器１５の出力は、さらに通常ゴースト
を除去するために減算器１６に与えられる。減算器１６
は減算器１５の出力から後述するＴＦ１７の出力を減
じ、この減算の結果得られた信号を出力する。減算器１
６の出力はＴＦ１７、外部への出力端子１８および出力
波形メモリ２２に与えられる。出力端子１８からは、ゴ
ーストを除去したデジタルビデオ信号が出力される。

【０００６】このゴーストが除去されたデジタルビデオ
信号を得るための手段が、ゴーストキャンセル用基準信
号（ＧＣＲ信号）を取り込む入力波形メモリ２１および
出力波形メモリ２２と、ＴＦ１４，１７のタップ係数を
ＧＣＲ信号から求めるための演算をするＭＰＵ（マイク
ロプロセッサ）２５と、ＲＯＭ２４と、ＲＡＭ２３と、
クロックタイミング信号発生回路１９からより構成され
ている。スイッチ２７の切換はＭＰＵ２５によって制御
される。

【０００７】次に、波形等化装置の動作について図を参
照しながら説明する。図５は図４の波形等化装置の動作
を示す流れ図、図６は図４の波形等化装置における係数
演算処理動作を示す流れ図、図７は図４の波形等化装置
の動作を説明するための波形図、図８は図４の波形等化
装置におけるコアリング処理を説明するための図、図９
はＧＣＲ信号を示す波形図である。なお、各図５，図６
で示すアルゴリズムは上述の文献でトレーニング法と呼
ばれているアルゴリズムを利用したものであって、入力
波形から得られる誤差波形に対しコアリング処理を施す
ことによってＳ／Ｎを改善した後、ゴーストの除去を行
うようにしたものである。

【０００８】まず、入力波形に対し所定回数分の同期加
算が行われ、その後にタップ係数が逐次修正方法で算出
される。

【０００９】図５を参照するに、電源投入、あるいはチ
ャンネル変更（ステップ１０１）により、プログラムが
起動される。プログラムの起動に伴い初期状態設定が行
われる（ステップ１０２）。

【００１０】次に、入力信号中の基準波形部分が取り込
まれ、所定回数の同期加算が行われる（ステップ１０
４）。同期加算回数は、Ｓ／Ｎが悪い場合でも十分にゴ
ーストを除去できるような値に実験的に決められてい
る。

【００１１】例えば、図７（ａ）に示すように、同期加
算処理によって入力波形からインパルス状の雑音低減後
の取り込み波形ｘが得られる。この取り込み波形ｘは同
期加算だけでは雑音が十分に低減されていない波形例で
ある。

【００１２】取り込み波形ｘからはＲＯＭ２４に記憶さ
れている基準波形ｒ（図７（ｂ）に示す）が減じられ、
誤差波形ｅ（図７（ｃ）に示す）が求められる（ステッ
プ１０５）。

【００１３】この誤差波形ｅの算出後、コアリング処理
が行われる（ステップ１０６）。コアリング処理では、
図８に示すように、誤差波形ｅに０を中心とした閾値±
θの範囲内を０とする入出力関係を持つ非線形処理を施
すことによって、ゴーストに当たる振幅の大きい信号が
そのまま保持され、雑音に当たる振幅の小さな信号だけ
が抑圧される。その結果、図７（ｄ）に示すように、波
形ｆが得られ、コアリング処理により同期加算後の波形
上に残った雑音をゴーストの一部とみなすことに起因す
る不要タップの発生を抑えることができる。なお、閾値
θはコアリングレベルと呼ばれる。

【００１４】この波形ｆ（図７（ｄ）に示す）には再度
ＲＯＭ２４に記録されている基準信号ｒ（図７（ｂ）に
示す）が加えられ、波形ｘ’（図７（ｅ）に示す）が得
られる（ステップ１０７）。

【００１５】次いで、ＴＦ１４，１７のタップ係数の収
束化を行うためのタップ係数演算処理（ステップ１０
９）が行われる。

【００１６】タップ係数演算処理では、図６に示すよう
に、まず、波形ｘ’（図７（ｅ）に示す）がトレーニン
グ波形としてトレーニング波形メモリ２６に記憶され
（ステップ１０８）、スイッチ２７は入力端子２７ｂを
選択する（ステップ１０３）。

【００１７】入力端子２７ｂの選択後、変数ｉが０に初
期化される（ステップ２０１）。次に、トレーニング波
形メモリ２６からトレーニング波形が読み出され（ステ
ップ２０２）、このトレーニング波形は主信号遅延器１
３、ＴＦ１４、加算器１５，１６から構成される等化回
路を経た後に出力波形として出力波形メモリ２２に取り
込まれる（ステップ２０３）。この出力波形は出力波形
メモリ２２から読み出され、この出力波形からＲＯＭ２
４に記録されている基準波形が減じられ、誤差波形が求
められる（ステップ２０４）。

【００１８】求められた誤差波形からＴＦ１４，１７の
タップ係数が求められ（ステップ２０５）、そのタップ
係数がＴＦ１４，１７に書き込まれる（ステップ２０
６）。

【００１９】タップ係数の書込後、変数ｉには１が加え
られ（ステップ２０７）、この変数ｉは所定値ａと比較
される（ステップ２０８）。変数ｉが所定値ａより小さ
いとき、ステップ２０２に戻り、変数ｉが所定ａに等し
くなるまで等化ループ（ステップ２０２〜ステップ２０
７）が繰り返される。

【００２０】変数ｉが所定値ａに等しくなると、スイッ
チ２７は入力端２７ａを選択し（ステップ１１０）、ゴ
ーストを除去するための等化ループが終了する（ステッ
プ１１１）。この結果、ゴーストを含むビデオ信号が前
記等化回路を経ることによってこのビデオ信号からゴー
ストが除去され、ゴーストのないディジタルビデオ信号
が端子１８から出力される。

【００２１】以上により、雑音低減後の取り込み波形を
トレーニング信号として利用することによって、タップ
係数修正周期を入力信号中の基準波形の挿入周期以下に
することができる。また、Ｓ／Ｎの良い波形を逐次修正
に利用できることなどによって、波形取り込みとタップ
係数修正とが交互に行われる一般的な逐次修正法に比し
て、係数の収束速度の改善を図ることができる。

【００２２】現在、テレビ放送に挿入されているゴース
ト除去基準信号はＧＣＲ信号と呼ばれ、１９８９年３月
電気通信技術審議会において標準方式として承認された
ものである。このＧＣＲ信号は、図９に示すように、si
n X/X バー波形とペデスタル波形とが８フィールドシー
ケンスで挿入されている。ゴースト除去装置において
は、次式により、ＧＣＲ波形Ｓ_GCR を抽出してゴースト
除去および波形等化を行う。

【００２３】

【数１】 Ｓ_GCR ＝（1/4 ）＊｛(S1-S5)+(S6-S2)+(S3-S7)+(S8-S4) ｝ …（１） この波形Ｓ_GCR はバー波形であるが、１サンプル差分を
行えばパルス波形とすることができる。毎回この波形を
利用すると、１回のタップ修正にかかる時間が８フィー
ルド＋演算時間となり、タップ係数の収束に時間がかか
る。トレーニング法では等化ループにおけるこの８フィ
ールドシーケンス演算がいらなくなるから、係数の収束
速度が大幅に改善される。

【００２４】また、コアリングレベルを入力信号のＳ／
Ｎや同期加算後の残留雑音のレベルなどにより変え、Ｓ
／Ｎが悪いときにはコアリングレベルを大きく、Ｓ／Ｎ
が良いときにはコアリングレベルを小さくすることによ
って、良Ｓ／Ｎ時は十分なゴースト除去を行い、低Ｓ／
Ｎ時にはそれなりのゴースト低減を行うというような適
応的な処理を行うことができる。

【００２５】しかし、従来の波形等化装置では、Ｓ／Ｎ
が悪くても十分な波形等化を行えるように同期加算回数
が決められているから、Ｓ／Ｎが悪い場合における同期
加算時間とＳ／Ｎが非常によい場合における同期加算時
間とは同じになる。例えば同期加算に５秒かかるとすれ
ば、１秒つまり数回で、ほとんど雑音がわからなくなる
ほど残留雑音が低減されるような場合でも常に５秒以上
のゴースト除去時間がかかり、時間の無駄となる。

【００２６】また、同期加算後のコアリングによる雑音
低減効果を期待して同期加算回数を減らすと、低Ｓ／Ｎ
時に同期加算ではほとんど雑音が低減されないことがあ
る。この時残留雑音が小さい場合、その後のコアリング
処理によりほとんど問題は発生しないが、残留雑音が大
きい場合には、コアリングレベルθを残留雑音量に応じ
て大きくしても、ゴーストを検出することができない弊
害が発生し、また、ゴーストが検出されるときにゴース
ト成分に重畳した雑音が残留するから、特性のみだれた
タップ係数が発生し、かえって画質の低下につながるな
どの弊害が発生することがある。また、等化回路の発
振、発散現象の発生などの弊害を招くことがある。

【００２７】これらの弊害は、最初に同期加算によって
取り込み波形の雑音を低減し、雑音低減後の取り込み波
形から直接的に等化回路のタップ係数を求める除算法な
どの他のフィードフォワード型アルゴリズムでも同様に
発生する。

【００２８】ビートなどの周期性雑音妨害がある場合に
は、Ｓ／Ｎが比較的良くても、同期加算を行う過程で残
留雑音の増減が起こり、残留雑音は一様に低減されな
い。

【００２９】

【発明が解決しようとする課題】上述したように、従来
の波形等化装置では、信号のＳ／Ｎが非常に悪い場合を
想定して同期加算回数を決めているから、Ｓ／Ｎが良い
場合に無駄な同期加算時間を費やす。また、同期加算が
不十分であると、同期加算後の波形に残った雑音によっ
てタップ係数の特性が乱れ、画質が低下したり、また、
安定なタップ係数が求まらず、等化回路の発振、発散現
象を引き起こすなどの弊害がある。

【００３０】入力信号に同期性雑音が乗っている場合に
は、Ｓ／Ｎが比較的良くても同様の弊害の発生がある。

【００３１】本発明は、信号のＳ／Ｎが良いとき、波形
等化時間を短縮することができ、信号のＳ／Ｎが非常に
悪いときや信号にビートが乗っているときでも、画質の
低下を招かない効果的な波形等化を行うことができる波
形等化装置を提供することを目的とする。

【００３２】

【課題を解決するために手段】本発明は、予め定められ
た所定形状の基準波形が挿入されている信号を入力する
トランスバーサルフィルタを含む等化手段と、前記等化
手段への入力信号および出力信号の内のいずれか一方の
信号から前記基準波形部分を取り込む波形取り込み手段
と、前記取り込み手段に取り込まれた信号波形に対し同
期加算、加重平均などの雑音低減処理を繰り返し行う雑
音低減処理手段と、前記雑音低減処理手段の出力信号に
対し所定の演算を施すことによってコアリングレベルを
算出するコアリングレベル算出手段と、前記コアリング
レベルから決定される所定範囲内の信号の絶対値を小さ
くする非線形処理を、前記雑音低減処理手段の出力信号
およびこの出力信号の誤差成分の内のいずれか一方に対
し施すコアリング処理手段と、前記コアリング処理手段
の出力信号に基づき前記トランスバーサルフィルタのタ
ップ係数を決定するための演算を行うタップ係数演算手
段と、前記雑音低減処理手段の繰り返し回数および前記
コアリングレベルを監視しながら前記等化手段の等化処
理動作を制御する制御手段とを備える。

【００３３】

【作用】本発明の波形等化装置では、前記取り込まれた
信号波形に対し同期加算、加重平均などの雑音低減処理
を繰り返し行い、この雑音低減処理で雑音が低減された
信号に対し所定の演算を施すことによってコアリングレ
ベルを算出し、前記コアリングレベルから決定される所
定範囲内の信号の絶対値を小さくする非線形処理を前記
雑音が低減された信号およびこの信号の誤差成分の内の
いずれか一方に対し施し、このコアリング処理手段で得
られた信号に基づき前記トランスバーサルフィルタのタ
ップ係数を決定し、前記雑音低減処理の繰り返し回数お
よび前記コアリングレベルを監視しながら等化処理動作
を制御する。

【００３４】コアリングレベルは雑音とゴーストとを効
果的に分離するための閾値であり、この値が小さいほど
ゴーストの特性を正確に抽出することができる。

【００３５】例えば、同期加算中にコアリングレベルを
求めることによって同期加算後の波形が波形等化を精度
よく行うのに適した波形であるか否かを知ることができ
る。信号のＳ／Ｎが良いとき、ビート等の周期性雑音が
乗っているとき、またはたまたま残留雑音が減少してい
るときの波形に適用されるから、同期加算回数を少なく
することができ、速やかに波形等化を行うことができ
る。

【００３６】また、同期加算回数に制限を設けることに
よって、信号のＳ／Ｎが低いときに無限ループに陥るこ
とを未然に防止し、従来と同様に波形等化を行うことが
できる。

【００３７】さらに、所定回数の同期加算後の波形から
求めたコアリングレベルによってその波形がその後の演
算に不適切かどうかを判断することができる。すなわ
ち、コアリングレベルは雑音レベルの現れであるから、
コアリングレベルが大きいということは分離されたゴー
ストに重畳した雑音成分も大きいということであり、波
形等化に不適切と見なされる。よって、所定値以下であ
れば波形等化を行い、それ以外では波形等化を行わない
ようにすることで、画質の劣化、等化回路の発散や発振
等の不具合を未然に防止することができる。

【００３８】

【実施例】以下に、本発明の実施例を図を参照しながら
説明する。図１は本発明の波形等化装置の一実施例を示
すブロック図である。

【００３９】波形等化装置は、図１に示すように、受信
したビデオ信号を取り込むための端子１１を備える。端
子１１を介して取り込まれたビデオ信号はＡ／Ｄ変換器
１２に与えられ、Ａ／Ｄ変換器１２はこれに入力された
ビデオ信号をデジタルビデオ信号に変換する。このＡ／
Ｄ変換器１２からのデジタルビデオ信号はスイッチ２７
と入力波形メモリ２１とに与えられる。スイッチ２７は
２つの入力端２７ａ，２７ｂを有し、いずれか一方の入
力端に取り込まれている信号を出力端２７ｃから出力す
る。スイッチ２７の入力端２７ａにはＡ／Ｄ変換器１２
からのデジタルビデオ信号が与えられ、入力端２７ｂに
は後述するトレーニング波形メモリ２６からの出力が与
えられる。スイッチ２７の出力端２７ｃからの出力信号
は主信号遅延器１３と、前ゴーストを含む主信号近傍の
ゴーストを除去するためのＴＦ（トランスバーサルフィ
ルタ）１４とに入力される。

【００４０】主信号遅延器１３の出力は減算器１５に与
えられ、減算器１５は主信号遅延器１３の出力からＴＦ
１４の出力を減じ、この減算の結果得られた信号が出力
される。

【００４１】減算器１５の出力は、さらに通常ゴースト
を除去するために減算器１６に与えられる。減算器１６
は減算器１５の出力から後述するＴＦ１７の出力を減
じ、この減算の結果得られた信号を出力する。減算器１
６の出力はＴＦ１７、外部への出力端子１８および出力
波形メモリ２２に与えられる。出力端子１８は、ゴース
トを除去したデジタルビデオ信号を外部に出力するため
の端子である。

【００４２】このゴーストが除去されたデジタルビデオ
信号を得るための手段が、ゴーストキャンセル用基準信
号（ＧＣＲ信号）を取り込む入力波形メモリ２１および
出力波形メモリ２２と、ＴＦ１４，１７のタップ係数を
ＧＣＲ信号から求めるための演算をするＭＰＵ（マイク
ロプロセッサ）２８と、ＲＯＭ２４と、ＲＡＭ２３と、
クロックタイミング信号発生回路１９からより構成され
ている。スイッチ２７の切換はＭＰＵ２８によって制御
される。

【００４３】次に、波形等化装置におけるゴースト除去
動作について図を参照しながら説明する。図２は図１の
波形等化装置におけるゴースト除去動作を示す流れ図で
ある。

【００４４】図２を参照するに、まず、電源投入、ある
いはチャンネル変更（ステップ１０１）により、プログ
ラムが起動される。プログラムの起動に伴い初期状態設
定が行われる（ステップ１０２）。

【００４５】次に、入力信号中の基準波形部分が取り込
まれ、所定回数の同期加算が行われる（ステップ１０
４）。同期加算回数は予め決められている。

【００４６】取り込み波形ｘ（図７（ａ）に示す）から
はＲＯＭ２４に記憶されている基準波形ｒ（図７（ｂ）
に示す）が減じられ、誤差波形ｅ（図７（ｃ）に示す）
が求められる（ステップ１０５）。

【００４７】この誤差波形ｅの算出後、コアリング処理
が行われる（ステップ１０６）。コアリング処理では、
コアリングレベルθを雑音低減後の取り込み波形ｘや誤
差波形ｅの残留雑音量から算出し、誤差波形ｅにコアリ
ングレベルθを用いる非線形処理を施す。コアリングレ
ベルθは、残留雑音量を反映する値であれば良く、例え
ば誤差波形ｅの主信号近傍の信号の２乗平均の３倍や絶
対値平均の４倍などとする。そのほかにも信号全体や一
部を元にしてコアリングレベルθを決めてもよい。

【００４８】次いで、算出されたコアリングレベルθと
所定値ｂとが比較される（ステップ１１２）。コアリン
グレベルθが所定値ｂ以下であるとき、従来通りステッ
プ１０７からステップ１０９までが実行され、等化処理
が行われる。コアリングレベルθが所定値ｂより大きい
とき、入力波形に対する等化処理は行わない（ステップ
１１１）。

【００４９】コアリング処理後に残留するゴースト自身
に重畳された残留雑音量は無ゴースト部分の残留雑音と
同レベルと見なせるから、残留雑音が大きくなることに
伴いタップ係数の不具合が無視できないほど大きくな
り、画質の劣化が起こるが、コアリングレベルθを実験
的に求めかつ所定値ｂを設定すれば、コアリングレベル
θが所定値ｂを超えるときに波形等化を行わないことに
よって画質の低下、等化回路の発振や発散を未然に防止
することができる。

【００５０】なお、本実施例では、アルゴリズムとして
トレーニング法を用いているが、同期加算後の波形が波
形等化に適当であるかを判定するから、同様の操作は他
のアルゴリズムを用いてゴーストを除去するゴースト除
去装置においてももちろん実施可能である。例えば、タ
ップ係数演算処理（ステップ１０９）を除算法やＬＳ法
に置き換え、タップ係数を算出することができる。

【００５１】また、本実施例では誤差波形に対してコア
リング処理をしているが、雑音低減後の取り込み波形ｘ
からコアリングレベルを求める方法、取り込み波形ｘに
対し直接にコアリングを行う方法などを用いることもで
きる。

【００５２】さらに、コアリングレベルθは雑音低減の
基準となる閾値であるから、コアリング処理には緩やか
な入出力特性を有するコアリングレベルを用いることも
できる。

【００５３】次に、他の波形等化装置について図１を参
照しながら説明する。図３は本発明の波形等化装置の他
の実施例の動作を示す流れ図である。

【００５４】この波形等化装置では、波形取り込みとタ
ップ係数修正を交互に行い、かつ入力波形を同期加算し
ながらその途中のデータを用いてタップ係数を求める従
来のアルゴリズムを適用し、本実施例ではＳ／Ｎが良い
場合により短時間にゴーストを除去する例について説明
する。この従来例では同期加算を行わない場合に比べ、
低Ｓ／Ｎ時のタップ利得の収束を早め、かつタップ利得
の変動を抑えることが出来るというメリットをもってい
る。

【００５５】波形等化装置の動作時、図３に示すよう
に、まず電源投入、あるいはチャンネル変更（ステップ
１０１）により、プログラムが起動される。プログラム
の起動に伴い初期状態設定が行われ（ステップ１０
２）、スイッチ２７は入力端２７ｂを選択する（ステッ
プ１０３）。

【００５６】次いで、１回だけ入力信号中の基準波形部
分が取り込まれ、同期加算が行われる（ステップ１１
３）。同期加算後、波形の振幅に対する正規化処理が施
され、雑音低減後の取り込み波形ｘが得られる（ステッ
プ１１４）。

【００５７】取り込み波形ｘからはＲＯＭ２４に記憶さ
れている基準波形ｒが減じられ、誤差波形ｅが求められ
る（ステップ１０５）。この誤差波形ｅの算出後、コア
リング処理が行われ、波形ｆが求められる（ステップ１
０６）。

【００５８】コアリングレベルθと所定値ｂとは比較さ
れる（ステップ１１５）。算出されたコアリングレベル
θが所定値ｂより小さいとき、スイッチ２７は入力端２
７ａを選択し（ステップ１１０）、ゴーストを除去する
ための等化ループが終了する（ステップ１１１）。

【００５９】コアリングレベルθが所定値ｂ以上である
とき、波形ｆには再度ＲＯＭ２４に記録されている基準
信号ｒが加えられ、波形ｘ’が得られる（ステップ１０
７）。この波形ｘ’はトレーニング波形としてトレーニ
ング波形メモリ２６に設定される（ステップ１０８）。

【００６０】次いで、変数ｉが０に初期化される（ステ
ップ２０１）。変数ｉの初期化後、トレーニング波形メ
モリ２６からのトレーニング波形の読み出し（ステップ
２０２）、このトレーニング波形から得られる出力波形
の出力波形メモリ２２への取り込み（ステップ２０
３）、この出力波形からの誤差波形の算出（ステップ２
０４）、求められた誤差波形からのＴＦ１４，１７のタ
ップ係数の算出（ステップ２０５）、そのタップ係数の
ＴＦ１４，１７への書き込み（ステップ２０６）、変数
ｉへの１の加算（ステップ２０７）が順次に行われる。

【００６１】次いで、この変数ｉは所定値ａと比較され
る（ステップ１１６）。変数ｉが所定値ａより小さいと
き、ステップ１１３に戻り、変数ｉが所定値ａに等しく
なるまで同期加算とタップ係数修正とが繰り返される。

【００６２】変数ｉが所定値ａに等しいとき、スイッチ
２７は入力端２７ａに切り換えられ（ステップ１１
０）、ゴーストを除去するための等化ループが終了する
（ステップ１１１）。

【００６３】以上により、Ｓ／Ｎが良くコアリングレベ
ルθがすぐに低下するときには、比較的短時間で波形等
化を行うことができる。これに対し、Ｓ／Ｎは良いがビ
ートなどの周期性雑音があるとき、またはＳ／Ｎが悪い
ときにはコアリングレベルθが下がらず、さらに同期加
算を行って残留雑音の低減をはかるように動作を行う。

【００６４】また、上述の動作を繰り返すことによって
コアリングレベルが全く下がらないとき、同期加算回数
の上限を決めることによって、無限ループに陥ることを
防止し、処理時間の時間制限を設けることもできる。

【００６５】本実施例では、ビデオ信号を通す等化回路
を切り換えることによって等化回路のタップ係数を求め
ながら波形等化を行う例を示したが、タップ係数を求め
るための他の等化回路を用意し、切り替えを行わずに波
形等化をすることもできる。この場合、ビデオ信号の通
る等化回路には、演算によって得られたタップ係数を後
から設定すれば良い。また、専用の等化回路を用いずに
前記等化回路に相当する演算を汎用の積和演算器、ソフ
トウェアなどで実現することもできる。この汎用の積和
演算器、ソフトウェアによる演算は、他の波形の加算、
減算、非線形処理などの波形演算処理についても適用す
ることができる。

【００６６】また、同期加算の代わりに所定の係数を掛
けながら累積を行う加重平均処理で雑音を低減しても良
い。

【００６７】本実施例では、同期加算をしながら逐次修
正を行うアルゴリズムを用い、同期加算回数を制御して
いるから、同様の操作は他のアルゴリズムを用いてゴー
ストを除去するゴースト除去装置においても実施可能で
ある。

【００６８】また、入力波形の加重平均だけを最初に行
い、逐次変化するコアリングレベルに応じて加重平均処
理を終えるタイミングを算出した後に、タップ係数の算
出をすることもできる。

【００６９】なお、本実施例で用いたアルゴリズムや装
置のブロック図はごく一例を示したもので、本発明の主
旨を超えない範囲内であれば等化回路や除去装置の構成
や実現方法が異なっていても本発明を適用することがで
きるのはもちろんである。

【００７０】

【発明の効果】以上に説明したように、本発明の波形等
化装置によれば、信号のＳ／Ｎが良いとき、波形等化時
間を短縮することができ、信号のＳ／Ｎが非常に悪いと
きや信号にビートが乗っているとき、画質の低下を招か
ない効果的な波形等化を行うことができる。

【図面の簡単な説明】

【図１】本発明の波形等化装置の一実施例を示すブロッ
ク図である。

【図２】図１の波形等化装置の動作を示す流れ図であ
る。

【図３】本発明の波形等化装置の他の実施例の動作を示
す流れ図である。

【図４】従来の波形等化装置の構成を示すブロック図で
ある。

【図５】図４の波形等化装置の動作を示す流れ図であ
る。

【図６】図５のタップ係数演算処理を詳細に示す流れ図
である。

【図７】図４の波形等化装置の動作を説明するための波
形図である。

【図８】図４の波形等化装置におけるコアリング処理を
説明するための図である。

【図９】ＧＣＲ信号を示す波形図である。

【符号の説明】

１３…主信号遅延器、１４，１７…ＴＦ、１５，１６…
加算器、１９…タイミング信号発生回路、２１…入力波
形メモリ、２２…出力波形メモリ、２３…ＲＡＭ、２４
…ＲＯＭ、２６…トレーニング波形メモリ、２７…スイ
ッチ、２８…ＭＰＵ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】予め定められた所定形状の基準波形が挿入
   されている信号を入力するトランスバーサルフィルタ含
   む等化手段と、 前記等化手段への入力信号および出力信号の内のいずれ
   か一方の信号から前記基準波形部分を取り込む波形取り
   込み手段と、 前記取り込み手段に取り込まれた信号波形に対し同期加
   算、加重平均などの雑音低減処理を繰り返し行う雑音低
   減処理手段と、 前記雑音低減処理手段の出力信号に対し所定の演算を施
   すことによってコアリングレベルを算出するコアリング
   レベル算出手段と、 前記コアリングレベルから決定される所定範囲内の信号
   の絶対値を小さくする非線形処理を、前記雑音低減処理
   手段の出力信号およびこの出力信号の誤差成分の内のい
   ずれか一方に対し施すコアリング処理手段と、 前記コアリング処理手段の出力信号に基づき前記トラン
   スバーサルフィルタのタップ係数を決定するための演算
   を行うタップ係数演算手段と、 前記雑音低減処理手段の繰り返し回数および前記コアリ
   ングレベルを監視しながら前記等化手段の等化処理動作
   を制御する制御手段とを備えることを特徴とする波形等
   化装置。
2. 【請求項２】前記制御手段は、前記雑音低減手段の雑音
   低減処理を所定の回数繰り返した後にコアリングレベル
   が所定の値以上に到達するときに、前記等化手段に等化
   処理動作の停止を指示することを特徴とする請求項１に
   記載の波形等化装置。
3. 【請求項３】前記制御手段は、前記コアリングレベルが
   所定値以下であるときに、前記雑音低減処理手段に雑音
   低減処理動作の停止を指示し、この雑音低減処理動作の
   停止時の前記タップ係数演算手段で算出されたタップ係
   数を用いる等化処理を前記等化手段に指示することを特
   徴とする請求項１に記載の波形等化装置。