JPH06178147A - 同期信号発生回路 - Google Patents
同期信号発生回路Info
- Publication number
- JPH06178147A JPH06178147A JP4349841A JP34984192A JPH06178147A JP H06178147 A JPH06178147 A JP H06178147A JP 4349841 A JP4349841 A JP 4349841A JP 34984192 A JP34984192 A JP 34984192A JP H06178147 A JPH06178147 A JP H06178147A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- clock
- outputted
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ハイビジョンテレビカメラ用同期信号をつく
るための基準周波数として、18.5625MHzの２分の１の周
波数のクロックからＣＣＩＲ規格に合った同期信号をつ
くることができるようにすることを目的とする。 【構成】 映像同期信号の整数倍の周波数の方形波パル
スをクロックとするパルス発生器と、上記方形波パルス
をクロックとし該方形波パルスの半周期分位相シストし
た出力を発生する位相シフトパルス発生器と、論理回路
とによって同期信号発生回路を構成し、上記パルス発生
器出力と上記位相シフトパルス発生器出力を上記論理回
路で合成し、所定の同期信号を出力するよう構成した同
期信号発生回路であり、高速のバイポーラＩＣを用いる
事なく、低速、低消費電力で小型化に適したＣ・ＭＯＳ
ＩＣで同期信号発生回路を構成する事が可能であるた
め、小型のハイビジョンカメラが実現できる。
るための基準周波数として、18.5625MHzの２分の１の周
波数のクロックからＣＣＩＲ規格に合った同期信号をつ
くることができるようにすることを目的とする。 【構成】 映像同期信号の整数倍の周波数の方形波パル
スをクロックとするパルス発生器と、上記方形波パルス
をクロックとし該方形波パルスの半周期分位相シストし
た出力を発生する位相シフトパルス発生器と、論理回路
とによって同期信号発生回路を構成し、上記パルス発生
器出力と上記位相シフトパルス発生器出力を上記論理回
路で合成し、所定の同期信号を出力するよう構成した同
期信号発生回路であり、高速のバイポーラＩＣを用いる
事なく、低速、低消費電力で小型化に適したＣ・ＭＯＳ
ＩＣで同期信号発生回路を構成する事が可能であるた
め、小型のハイビジョンカメラが実現できる。
Description
【０００１】
【産業上の利用分野】本発明はハイビジョンカラーカメ
ラに使用される同期信号発生回路に関するものである。
ラに使用される同期信号発生回路に関するものである。
【０００２】
【従来の技術】テレビジョンカメラを動作させる駆動信
号を発生するものに同期信号発生器がある。これはテレ
ビジョンカメラ一台ごとに装備されているのが通常であ
る。ハイビジョンカメラにおいては、ＣＣＩＲ（国際無
線通信諮問委員会）によってスタジオ規格の勧告がなさ
れている。ここで、同期信号に関する規格の概略を図２
に示す。図２によれば、各同期信号波形は18.5625MHzを
基準に作り出せる様に構成されている。このように、1
8.5625MHzを基準周波数として、同期信号発生器のロジ
ック回路を作れば、規格に準拠する信号を得ることが可
能である。しかし、一般にロジック回路を構成するＬＳ
ＩやＩＣの消費電力は、使用するゲート数とその駆動周
波数によって変ってくる。すなわち、駆動周波数が高い
と消費電力が大きくなる。このため、なるべく低い基準
クロック周波数を用いてロジック回路を構成することが
望ましい。そこで、従来は図３に示す様に低消費電力化
を目的とするため、基準発振周波数として、18.5625MHz
の半分である。9.28125MHzを選んで使用することがあっ
た。同図において、８は9.28125MHzのパルスを出力する
発振器、７は発振器８で出力するパルスをクロックとし
各種同期信号を出力する同期信号発生器、５は出力端子
である。次に、上記構成に係る同期信号発生回路の動作
について説明する。まず、発振器８から出力されるパル
スをクロックとすることで同期信号発生器７は動作し、
各種同期信号を出力する。ここでＣＣＩＲ規格の同期信
号は、前記の如く18.5625MHzの周期の整数倍のパルス幅
で構成されている。しかし、この従来例では、18.5625M
Hzの２分の１の周波数を基準クロックとしているため、
18.5625MHzの１周期分パルス幅の違う同期信号を出力し
ている。
号を発生するものに同期信号発生器がある。これはテレ
ビジョンカメラ一台ごとに装備されているのが通常であ
る。ハイビジョンカメラにおいては、ＣＣＩＲ（国際無
線通信諮問委員会）によってスタジオ規格の勧告がなさ
れている。ここで、同期信号に関する規格の概略を図２
に示す。図２によれば、各同期信号波形は18.5625MHzを
基準に作り出せる様に構成されている。このように、1
8.5625MHzを基準周波数として、同期信号発生器のロジ
ック回路を作れば、規格に準拠する信号を得ることが可
能である。しかし、一般にロジック回路を構成するＬＳ
ＩやＩＣの消費電力は、使用するゲート数とその駆動周
波数によって変ってくる。すなわち、駆動周波数が高い
と消費電力が大きくなる。このため、なるべく低い基準
クロック周波数を用いてロジック回路を構成することが
望ましい。そこで、従来は図３に示す様に低消費電力化
を目的とするため、基準発振周波数として、18.5625MHz
の半分である。9.28125MHzを選んで使用することがあっ
た。同図において、８は9.28125MHzのパルスを出力する
発振器、７は発振器８で出力するパルスをクロックとし
各種同期信号を出力する同期信号発生器、５は出力端子
である。次に、上記構成に係る同期信号発生回路の動作
について説明する。まず、発振器８から出力されるパル
スをクロックとすることで同期信号発生器７は動作し、
各種同期信号を出力する。ここでＣＣＩＲ規格の同期信
号は、前記の如く18.5625MHzの周期の整数倍のパルス幅
で構成されている。しかし、この従来例では、18.5625M
Hzの２分の１の周波数を基準クロックとしているため、
18.5625MHzの１周期分パルス幅の違う同期信号を出力し
ている。
【０００３】
【発明が解決しようとする課題】前述の従来技術では、
低消費電力化のため、同期信号をつくる基準周波数とし
て、18.5625MHzの２分の１の周波数をクロックとして用
いた場合、ＣＣＩＲ規格に合った同期信号をつくること
ができない。本発明はこれらの欠点を除去し、ハイビジ
ョンカメラ用同期信号をつくるための基準周波数とし
て、18.5625MHzの２分の１の周波数のクロックからＣＣ
ＩＲ規格に合った同期信号をつくることができるように
することを目的とする。
低消費電力化のため、同期信号をつくる基準周波数とし
て、18.5625MHzの２分の１の周波数をクロックとして用
いた場合、ＣＣＩＲ規格に合った同期信号をつくること
ができない。本発明はこれらの欠点を除去し、ハイビジ
ョンカメラ用同期信号をつくるための基準周波数とし
て、18.5625MHzの２分の１の周波数のクロックからＣＣ
ＩＲ規格に合った同期信号をつくることができるように
することを目的とする。
【０００４】
【課題を解決するための手段】本発明は上記の目的を達
成するため、9.28125MHzの方形波パルスに同期して出力
される信号と9.28125MHzのパルスの半周期ずれた位相に
同期して出力される信号とを合成することで18.5625MHz
の周期の整数倍の幅のハイビジョン同期信号を作る様に
したものである。図１は本発明の全体構成を示すブロッ
ク図である。図１において、１は映像同期信号の整数倍
の周波数の方形波パルスを出力する発振器、２は発振器
１で出力された方形波パルスをクロックとするパルス発
生器で、３は発振器１の出力の方形波パルスをクロック
とし、発振器１の出力の方形波パルスの半周期分位相シ
フトした出力を発生するパルス発生器であり、４はこれ
ら２つのパルス発生器２，３から出力された信号を合成
する論理回路、５は出力端子である。なお、パルス発生
器３は、例えば論理反転器または遅延回路とパルス発生
器で実現できる。
成するため、9.28125MHzの方形波パルスに同期して出力
される信号と9.28125MHzのパルスの半周期ずれた位相に
同期して出力される信号とを合成することで18.5625MHz
の周期の整数倍の幅のハイビジョン同期信号を作る様に
したものである。図１は本発明の全体構成を示すブロッ
ク図である。図１において、１は映像同期信号の整数倍
の周波数の方形波パルスを出力する発振器、２は発振器
１で出力された方形波パルスをクロックとするパルス発
生器で、３は発振器１の出力の方形波パルスをクロック
とし、発振器１の出力の方形波パルスの半周期分位相シ
フトした出力を発生するパルス発生器であり、４はこれ
ら２つのパルス発生器２，３から出力された信号を合成
する論理回路、５は出力端子である。なお、パルス発生
器３は、例えば論理反転器または遅延回路とパルス発生
器で実現できる。
【０００５】
【作用】本発明の作用について説明すると、パルス発生
器２は例えば9.28125MHzの方形波パルスに同期して信号
を出力し、パルス発生器３は9.28125MHzのパルスの半周
期ずれた位相に同期して信号を出力し、論理回路４でこ
の２つの信号を合成するので、18.5625MHzの周期の整数
倍の幅のハイビジョン同期信号を作ることができる。そ
の結果、ＣＣＩＲ規格に適応する、周波数18.5625MHzの
２分の１の周波数9.28125MHzを基準クロックとしても規
格に合った同期信号を作ることができる。
器２は例えば9.28125MHzの方形波パルスに同期して信号
を出力し、パルス発生器３は9.28125MHzのパルスの半周
期ずれた位相に同期して信号を出力し、論理回路４でこ
の２つの信号を合成するので、18.5625MHzの周期の整数
倍の幅のハイビジョン同期信号を作ることができる。そ
の結果、ＣＣＩＲ規格に適応する、周波数18.5625MHzの
２分の１の周波数9.28125MHzを基準クロックとしても規
格に合った同期信号を作ることができる。
【０００６】
【実施例】以下、本発明による同期信号発生回路の一実
施例を図４により説明する。６は18.5625MHzの方形波パ
ルスを出力する発振器、９は発振器６の信号を入力する
フリップフロップ回路、１０は同期信号を発生するため
のＲＯＭ、１１はＲＯＭ１０で出力された同期信号を入
力し、フリップフロップ９より出力される9.28125MHzの
方形波パルスをクロックとするラッチ、１２はラッチ１
１から出力された同期信号を入力しフリップフロップ９
で反転した9.28125MHzの方形波パルスをクロックとする
ラッチ、１３はラッチ１１，１２より出力された信号を
入力とするオア回路、５は出力端子である。次に、上記
構成による同期信号発生回路の動作について説明し、各
出力波形を図５に示す。まず、ＲＯＭ１０からＣＣＩＲ
規格のパルス１４より半クロック分（クロック周波数9.
28125MHz）パルス幅の短いパルス１５を、フリップフロ
ップ９出力と同期させて出力させる。このパルス１５
は、フリップフロップ９より出力される9.28125MHzのパ
ルス１６をクロックとするラッチ１１により、パルス１
７として出力される。また、このパルス１７は、フリッ
プフロップ９の反転出力より出力されるパルス１８をク
ロックとするラッチ１２により、パルス１９として出力
される。そして、パルス１７とパルス１９は、オア回路
１３により、パルス２０として出力されるため、ＣＣＩ
Ｒ規格に適した同期信号が得られる。
施例を図４により説明する。６は18.5625MHzの方形波パ
ルスを出力する発振器、９は発振器６の信号を入力する
フリップフロップ回路、１０は同期信号を発生するため
のＲＯＭ、１１はＲＯＭ１０で出力された同期信号を入
力し、フリップフロップ９より出力される9.28125MHzの
方形波パルスをクロックとするラッチ、１２はラッチ１
１から出力された同期信号を入力しフリップフロップ９
で反転した9.28125MHzの方形波パルスをクロックとする
ラッチ、１３はラッチ１１，１２より出力された信号を
入力とするオア回路、５は出力端子である。次に、上記
構成による同期信号発生回路の動作について説明し、各
出力波形を図５に示す。まず、ＲＯＭ１０からＣＣＩＲ
規格のパルス１４より半クロック分（クロック周波数9.
28125MHz）パルス幅の短いパルス１５を、フリップフロ
ップ９出力と同期させて出力させる。このパルス１５
は、フリップフロップ９より出力される9.28125MHzのパ
ルス１６をクロックとするラッチ１１により、パルス１
７として出力される。また、このパルス１７は、フリッ
プフロップ９の反転出力より出力されるパルス１８をク
ロックとするラッチ１２により、パルス１９として出力
される。そして、パルス１７とパルス１９は、オア回路
１３により、パルス２０として出力されるため、ＣＣＩ
Ｒ規格に適した同期信号が得られる。
【０００７】
【発明の効果】本発明によれば、ハイビジョンカメラ用
周期信号をつくるために適した周波数18.5625MHzの２分
の１の周波数のパルスを基準クロックとしても、ＣＣＩ
Ｒ規格に合った同期信号をつくることができる。その結
果、高速のバイポーラＩＣを用いる事なく、低速、低消
費電力で小型化に適したＣ・ＭＯＳ ＩＣで同期信号発
生回路を構成する事が可能であるため、小型のハイビジ
ョンカメラが実現できる。
周期信号をつくるために適した周波数18.5625MHzの２分
の１の周波数のパルスを基準クロックとしても、ＣＣＩ
Ｒ規格に合った同期信号をつくることができる。その結
果、高速のバイポーラＩＣを用いる事なく、低速、低消
費電力で小型化に適したＣ・ＭＯＳ ＩＣで同期信号発
生回路を構成する事が可能であるため、小型のハイビジ
ョンカメラが実現できる。
【図１】本発明の全体構成を示すブロック図。
【図２】
【図３】従来の同期信号発生回路を示すブロック図。
【図４】本発明の一実施例を示すブロック図。
【図５】本発明の各部出力パルス波形のタイミングチャ
ート。
ート。
１，６：発振器、２：パルス発生器、３：位相シフト用
パルス発生器、４：論理回路：、５：出力端子、９：フ
リップフロップ回路、１０：ＲＯＭ、１１，１２：ラッ
チ、１３：オア回路。
パルス発生器、４：論理回路：、５：出力端子、９：フ
リップフロップ回路、１０：ＲＯＭ、１１，１２：ラッ
チ、１３：オア回路。
Claims (1)
- 【請求項１】 映像同期信号の整数倍の周波数の方形波
パルスをクロックとするパルス発生器と、上記方形波パ
ルスをクロックとし該方形波パルスの半周期分位相シス
トした出力を発生する位相シフトパルス発生器と、論理
回路とによって同期信号発生回路を構成し、上記パルス
発生器出力と上記位相シフトパルス発生器出力を上記論
理回路で合成し、所定の同期信号を出力するよう構成し
たことを特徴とする同期信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4349841A JPH06178147A (ja) | 1992-12-02 | 1992-12-02 | 同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4349841A JPH06178147A (ja) | 1992-12-02 | 1992-12-02 | 同期信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06178147A true JPH06178147A (ja) | 1994-06-24 |
Family
ID=18406480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4349841A Pending JPH06178147A (ja) | 1992-12-02 | 1992-12-02 | 同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06178147A (ja) |
-
1992
- 1992-12-02 JP JP4349841A patent/JPH06178147A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2116395A (en) | Synchronizing signal generating apparatus | |
| JPH06178147A (ja) | 同期信号発生回路 | |
| JP2003179583A (ja) | 信号同期回路 | |
| JP3346497B2 (ja) | 電源同期パルス生成回路 | |
| JPH07327237A (ja) | ビデオ信号処理回路 | |
| JP2570813Y2 (ja) | ステップモータ駆動回路 | |
| JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| JPS588197B2 (ja) | カラ−バ−ハツセイカイロ | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JPH0698333A (ja) | Ｃｃｄ駆動装置 | |
| KR100206890B1 (ko) | 구형파 출력 동기회로 | |
| JPS6252510B2 (ja) | ||
| KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 | |
| KR100285431B1 (ko) | 수평동기신호발생기 | |
| JPS61228726A (ja) | 発振出力制御回路 | |
| KR900004876Y1 (ko) | 싱글스캔 텔레비젼용 피아이피칩을 이용한 더블스캔 텔레비젼용 피아이피 회로 | |
| JP2838878B2 (ja) | 固体撮像装置のパルス発生回路 | |
| JPH03758Y2 (ja) | ||
| JPH06167946A (ja) | カラ−液晶表示装置 | |
| JPS6277767A (ja) | 同期信号発生回路 | |
| KR19980073524A (ko) | 클럭 발생 회로 | |
| JPH09261029A (ja) | 半導体集積回路 | |
| JPH0779167A (ja) | パラレル／シリアル変換方法及び回路 | |
| JPH11317627A (ja) | 寄生結合の少ない変調器 | |
| JPS6384222A (ja) | クロツク同期回路 |