JPH06168210A - 乱数発生装置 - Google Patents
乱数発生装置Info
- Publication number
- JPH06168210A JPH06168210A JP4320120A JP32012092A JPH06168210A JP H06168210 A JPH06168210 A JP H06168210A JP 4320120 A JP4320120 A JP 4320120A JP 32012092 A JP32012092 A JP 32012092A JP H06168210 A JPH06168210 A JP H06168210A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- key
- digit
- digits
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、乱数を発生表示する乱数発生装置
において、必要に応じて任意の桁数の乱数を得ることを
目的とする。 【構成】 キー入力部１２における乱数キー「ＲＡＮ」
１２ｂの操作直前にテンキー１２ａにより入力された数
値を、乱数発生の指定桁数としてＲＡＭ１４内の桁数記
憶部１４ａに予め記憶させ、乱数発生回路１５により発
生させた乱数を乱数記憶部１４ｂに書込むと共に、上記
桁数記憶部１４ｂに記憶させた数値に対応した桁数分の
乱数を上記乱数記憶部１４ｂからＣＰＵ１１に取出し、
表示部１６に表示させる構成とする。
において、必要に応じて任意の桁数の乱数を得ることを
目的とする。 【構成】 キー入力部１２における乱数キー「ＲＡＮ」
１２ｂの操作直前にテンキー１２ａにより入力された数
値を、乱数発生の指定桁数としてＲＡＭ１４内の桁数記
憶部１４ａに予め記憶させ、乱数発生回路１５により発
生させた乱数を乱数記憶部１４ｂに書込むと共に、上記
桁数記憶部１４ｂに記憶させた数値に対応した桁数分の
乱数を上記乱数記憶部１４ｂからＣＰＵ１１に取出し、
表示部１６に表示させる構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、電子式計算機等に備え
られ、乱数を発生表示する乱数発生装置に関する。
られ、乱数を発生表示する乱数発生装置に関する。
【０００２】
【従来の技術】従来、乱数は、母集団とする多数のカー
ドの全てに番号を付け、この母集団の中からカードを無
作為に標本として選び出すことで、そのカード番号を乱
数として得たり、正二十面体の各面に０から９までの数
字を２度ずつ付けた赤，青，黄の３個の乱数さいを、そ
れぞれ百の位，十の位，１の位と決め、１０００個の数
字組合せの中から１個選び出された番号を乱数として得
たりするもので、その他、上記の乱数を予め表にした
り、上記乱数発生の手順をパソコンにより行なわせるこ
とが実用化されている。
ドの全てに番号を付け、この母集団の中からカードを無
作為に標本として選び出すことで、そのカード番号を乱
数として得たり、正二十面体の各面に０から９までの数
字を２度ずつ付けた赤，青，黄の３個の乱数さいを、そ
れぞれ百の位，十の位，１の位と決め、１０００個の数
字組合せの中から１個選び出された番号を乱数として得
たりするもので、その他、上記の乱数を予め表にした
り、上記乱数発生の手順をパソコンにより行なわせるこ
とが実用化されている。
【０００３】近年、上記パソコン等に搭載した乱数発生
装置は、電卓等の小型電子式計算機にも搭載実用化され
ているもので、乱数発生用のキー「ＲＡＮ」を操作する
と、該キー操作毎に小数点以下３桁からなる乱数が、例
えば「ＲＡＮ」→「０．６１２」，「ＲＡＮ」→「０．
５３１」，…，「ＲＡＮ」→「０．２０１」と順次抽出
されるようになっている。このような乱数発生装置を使
用することにより、例えば市場調査の対象を公平に選定
してその統計を得たりしている。
装置は、電卓等の小型電子式計算機にも搭載実用化され
ているもので、乱数発生用のキー「ＲＡＮ」を操作する
と、該キー操作毎に小数点以下３桁からなる乱数が、例
えば「ＲＡＮ」→「０．６１２」，「ＲＡＮ」→「０．
５３１」，…，「ＲＡＮ」→「０．２０１」と順次抽出
されるようになっている。このような乱数発生装置を使
用することにより、例えば市場調査の対象を公平に選定
してその統計を得たりしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の乱数発生装置では、発生される乱数が小数点以下３
桁の乱数に限られるため、「０．０００」〜「０．９９
９」の範囲でしか乱数を得ることができず、１桁または
２桁の乱数を得たい場合、小数点以下２桁目以降または
３桁目以降を無視する必要が生じたり、４桁以上の乱数
を得ることができない問題があった。本発明は上記課題
に鑑みなされたもので、必要に応じて任意の桁数の乱数
を得ることが可能になる乱数発生装置を提供することを
目的とする。
来の乱数発生装置では、発生される乱数が小数点以下３
桁の乱数に限られるため、「０．０００」〜「０．９９
９」の範囲でしか乱数を得ることができず、１桁または
２桁の乱数を得たい場合、小数点以下２桁目以降または
３桁目以降を無視する必要が生じたり、４桁以上の乱数
を得ることができない問題があった。本発明は上記課題
に鑑みなされたもので、必要に応じて任意の桁数の乱数
を得ることが可能になる乱数発生装置を提供することを
目的とする。
【０００５】
【課題を解決するための手段】すなわち、本発明に係わ
る乱数発生装置は、少なくとも０かから９までの数値キ
ー及び乱数表示を行なわせる際に操作する乱数キーを有
するキー入力手段と、上記数値キーにより入力される数
値を乱数発生の指定桁数として記憶する桁数記憶手段
と、上記桁数記憶手段に記憶された桁数に応じて乱数を
発生する乱数発生手段と、上記乱数発生手段により発生
された乱数を表示する表示手段とを備えて構成したもの
である。
る乱数発生装置は、少なくとも０かから９までの数値キ
ー及び乱数表示を行なわせる際に操作する乱数キーを有
するキー入力手段と、上記数値キーにより入力される数
値を乱数発生の指定桁数として記憶する桁数記憶手段
と、上記桁数記憶手段に記憶された桁数に応じて乱数を
発生する乱数発生手段と、上記乱数発生手段により発生
された乱数を表示する表示手段とを備えて構成したもの
である。
【０００６】
【作用】つまり、乱数発生用のキー操作直前にキー入力
された数値を、乱数発生の指定桁数として上記桁数記憶
手段に予め記憶させ、この記憶桁数に応じた乱数を発生
表示させることで、任意桁数の乱数が得られることにな
る。
された数値を、乱数発生の指定桁数として上記桁数記憶
手段に予め記憶させ、この記憶桁数に応じた乱数を発生
表示させることで、任意桁数の乱数が得られることにな
る。
【０００７】
【実施例】以下図面により本発明の一実施例について説
明する。図１は乱数発生装置を搭載した小型電子式計算
機の構成を示すブロック図であり、この小型電子式計算
機はＣＰＵ１１によりその動作制御が行なわれる。ＣＰ
Ｕ１１には、キー入力部１２の他、ＲＯＭ１３、ＲＡＭ
１４、乱数発生回路１５、及び表示部１６が接続され
る。
明する。図１は乱数発生装置を搭載した小型電子式計算
機の構成を示すブロック図であり、この小型電子式計算
機はＣＰＵ１１によりその動作制御が行なわれる。ＣＰ
Ｕ１１には、キー入力部１２の他、ＲＯＭ１３、ＲＡＭ
１４、乱数発生回路１５、及び表示部１６が接続され
る。
【０００８】キー入力部１２には、テンキー「０〜９」
１２ａ、演算子キー「＋，−，×，÷」、クリアキー
「Ｃ」、オールクリアキー「ＡＣ」、計算実行キー
「＝」等の数値計算用の基本的キー群の他、乱数を発生
表示させる際に操作される乱数キー「ＲＡＮ」１２ｂや
他の計算機能の必要に応じた各種機能キーが備えられ
る。ＲＯＭ１３には、ＣＰＵ１１における制御動作を司
る演算制御プログラムや乱数発生制御プログラム、表示
制御プログラム等が記憶される。
１２ａ、演算子キー「＋，−，×，÷」、クリアキー
「Ｃ」、オールクリアキー「ＡＣ」、計算実行キー
「＝」等の数値計算用の基本的キー群の他、乱数を発生
表示させる際に操作される乱数キー「ＲＡＮ」１２ｂや
他の計算機能の必要に応じた各種機能キーが備えられ
る。ＲＯＭ１３には、ＣＰＵ１１における制御動作を司
る演算制御プログラムや乱数発生制御プログラム、表示
制御プログラム等が記憶される。
【０００９】ＲＡＭ１４には、ＣＰＵ１１による演算制
御動作に応じて、キー入力された被演算数としての数
値，数式データや演算結果数値データ等が必要に応じて
記憶されるもので、このＲＡＭ１４には、上記乱数キー
１２ｂの操作直前にキー入力された数値データを、乱数
発生の指定桁数としてキー入力レジスタより取込み記憶
する桁数記憶部１４ａ、及び上記乱数キー１２ｂの操作
に応じて上記乱数発生回路１５により発生された乱数デ
ータを記憶する乱数記憶部１４ｂが備えられる。尚、桁
数記憶部１４ａは、予め桁数「２」に設定されている。
御動作に応じて、キー入力された被演算数としての数
値，数式データや演算結果数値データ等が必要に応じて
記憶されるもので、このＲＡＭ１４には、上記乱数キー
１２ｂの操作直前にキー入力された数値データを、乱数
発生の指定桁数としてキー入力レジスタより取込み記憶
する桁数記憶部１４ａ、及び上記乱数キー１２ｂの操作
に応じて上記乱数発生回路１５により発生された乱数デ
ータを記憶する乱数記憶部１４ｂが備えられる。尚、桁
数記憶部１４ａは、予め桁数「２」に設定されている。
【００１０】乱数発生回路１５は、上記乱数キー１２ｂ
の操作に応じて、例えば小数点以下１０桁以上の乱数を
発生させるもので、この乱数発生回路１５により発生さ
れた乱数は上記ＲＡＭ１４における乱数記憶部１４ｂに
転送記憶される。
の操作に応じて、例えば小数点以下１０桁以上の乱数を
発生させるもので、この乱数発生回路１５により発生さ
れた乱数は上記ＲＡＭ１４における乱数記憶部１４ｂに
転送記憶される。
【００１１】表示部１６は、例えば１２桁からなるドッ
トマトリクス表示体からなるもので、この表示部１６に
は、キー入力部１２によるキー入力操作に応じた数値，
数式データや演算子，記号，乱数等が表示される。次
に、上記構成による乱数発生装置を搭載した小型電子式
計算機の動作について説明する。図２は上記乱数発生装
置を搭載した小型電子式計算機による乱数発生動作を示
すフローチャートである。図３は上記乱数発生装置を搭
載した小型電子式計算機の乱数発生表示状態を示す図で
ある。
トマトリクス表示体からなるもので、この表示部１６に
は、キー入力部１２によるキー入力操作に応じた数値，
数式データや演算子，記号，乱数等が表示される。次
に、上記構成による乱数発生装置を搭載した小型電子式
計算機の動作について説明する。図２は上記乱数発生装
置を搭載した小型電子式計算機による乱数発生動作を示
すフローチャートである。図３は上記乱数発生装置を搭
載した小型電子式計算機の乱数発生表示状態を示す図で
ある。
【００１２】すなわち、例えば３桁の乱数を得たい場合
に、まず、キー入力部１２のテンキー１２ａにより
「３」と操作すると、このキー入力数値「３」はＲＡＭ
１４におけるキー入力レジスタ（図示せず）に書込まれ
ると共に、桁数記憶部１４ａに乱数発生の指定桁数とし
て記憶される（ステップＳ１，Ｓ２）。この際、表示部
１６には、上記キー入力数値「３」が表示される（ステ
ップＳ３）。
に、まず、キー入力部１２のテンキー１２ａにより
「３」と操作すると、このキー入力数値「３」はＲＡＭ
１４におけるキー入力レジスタ（図示せず）に書込まれ
ると共に、桁数記憶部１４ａに乱数発生の指定桁数とし
て記憶される（ステップＳ１，Ｓ２）。この際、表示部
１６には、上記キー入力数値「３」が表示される（ステ
ップＳ３）。
【００１３】続いて、キー入力部１２の乱数キー「ＲＡ
Ｎ」１２ｂを操作すると、上記ステップＳ２においてＲ
ＡＭ１４内の桁数記憶部１４ａに予め記憶された乱数発
生の指定桁数「３」が読出されると共に、乱数発生回路
１５により小数点以下１０桁の乱数が発生され、ＲＡＭ
１４内の乱数記憶部１４ｂに書込まれる（ステップＳ１
→Ｓ４〜Ｓ６）。
Ｎ」１２ｂを操作すると、上記ステップＳ２においてＲ
ＡＭ１４内の桁数記憶部１４ａに予め記憶された乱数発
生の指定桁数「３」が読出されると共に、乱数発生回路
１５により小数点以下１０桁の乱数が発生され、ＲＡＭ
１４内の乱数記憶部１４ｂに書込まれる（ステップＳ１
→Ｓ４〜Ｓ６）。
【００１４】すると、ＣＰＵ１１では、上記ステップＳ
５において桁数記憶部１４ａから読出された指定桁数
「３」に対応して、上記乱数記憶部１４ｂに記憶された
乱数の小数点以下３桁までが読出され、例えば図３
（Ａ）に示すように、表示部１６に「０．３９１」と表
示されるようになる（ステップＳ３）。
５において桁数記憶部１４ａから読出された指定桁数
「３」に対応して、上記乱数記憶部１４ｂに記憶された
乱数の小数点以下３桁までが読出され、例えば図３
（Ａ）に示すように、表示部１６に「０．３９１」と表
示されるようになる（ステップＳ３）。
【００１５】また、テンキー１２ａを操作しないまま、
ステップＳ４において、乱数キー「ＲＡＮ」１２ｂを操
作した場合においても、上述の通り桁数記憶部１４に
は、「２」が予め設定されているので、それに従い、２
桁の乱数が表示される。
ステップＳ４において、乱数キー「ＲＡＮ」１２ｂを操
作した場合においても、上述の通り桁数記憶部１４に
は、「２」が予め設定されているので、それに従い、２
桁の乱数が表示される。
【００１６】この後、繰返しキー入力部１２における乱
数キー「ＲＡＮ」１２ｂを操作すると、上記同様、ＲＡ
Ｍ１４内の桁数記憶部１４ａに予め記憶された乱数発生
の指定桁数「３」が読出されると共に、乱数発生回路１
５により新たな乱数が発生され、ＲＡＭ１４内の乱数記
憶部１４ｂに書込まれる（ステップＳ１→Ｓ４〜Ｓ
６）。
数キー「ＲＡＮ」１２ｂを操作すると、上記同様、ＲＡ
Ｍ１４内の桁数記憶部１４ａに予め記憶された乱数発生
の指定桁数「３」が読出されると共に、乱数発生回路１
５により新たな乱数が発生され、ＲＡＭ１４内の乱数記
憶部１４ｂに書込まれる（ステップＳ１→Ｓ４〜Ｓ
６）。
【００１７】すると、ＣＰＵ１１では、桁数記憶部１４
ａから読出された指定桁数「３」に対応して、上記乱数
記憶部１４ｂに記憶された新たな乱数の小数点以下３桁
までが読出され、例えば図３（Ｂ）に示すように、表示
部１６に「０．５６２」と表示されるようになる（ステ
ップＳ３）。
ａから読出された指定桁数「３」に対応して、上記乱数
記憶部１４ｂに記憶された新たな乱数の小数点以下３桁
までが読出され、例えば図３（Ｂ）に示すように、表示
部１６に「０．５６２」と表示されるようになる（ステ
ップＳ３）。
【００１８】また、上記３桁の乱数に代わり、例えば４
桁の乱数を得たい場合に、まず、キー入力部１２のテン
キー１２ａにより「４」と操作すると、このキー入力数
値「４」はＲＡＭ１４におけるキー入力レジスタ（図示
せず）に書込まれると共に、桁数記憶部１４ａに乱数発
生の指定桁数として記憶される（ステップＳ１，Ｓ
２）。この際、表示部１６には、上記キー入力数値
「４」が表示される（ステップＳ３）。
桁の乱数を得たい場合に、まず、キー入力部１２のテン
キー１２ａにより「４」と操作すると、このキー入力数
値「４」はＲＡＭ１４におけるキー入力レジスタ（図示
せず）に書込まれると共に、桁数記憶部１４ａに乱数発
生の指定桁数として記憶される（ステップＳ１，Ｓ
２）。この際、表示部１６には、上記キー入力数値
「４」が表示される（ステップＳ３）。
【００１９】続いて、キー入力部１２の乱数キー「ＲＡ
Ｎ」１２ｂを操作すると、上記ステップＳ２においてＲ
ＡＭ１４内の桁数記憶部１４ａに予め記憶された乱数発
生の指定桁数「４」が読出されると共に、乱数発生回路
１５により小数点以下１０桁の乱数が発生され、ＲＡＭ
１４内の乱数記憶部１４ｂに書込まれる（ステップＳ１
→Ｓ４〜Ｓ６）。
Ｎ」１２ｂを操作すると、上記ステップＳ２においてＲ
ＡＭ１４内の桁数記憶部１４ａに予め記憶された乱数発
生の指定桁数「４」が読出されると共に、乱数発生回路
１５により小数点以下１０桁の乱数が発生され、ＲＡＭ
１４内の乱数記憶部１４ｂに書込まれる（ステップＳ１
→Ｓ４〜Ｓ６）。
【００２０】すると、ＣＰＵ１１では、上記ステップＳ
５において桁数記憶部１４ａから読出された指定桁数
「４」に対応して、上記乱数記憶部１４ｂに記憶された
乱数の小数点以下４桁までが読出され、例えば図３
（Ｃ）に示すように、表示部１６に「０．２１７９」と
表示されるようになる（ステップＳ３）。
５において桁数記憶部１４ａから読出された指定桁数
「４」に対応して、上記乱数記憶部１４ｂに記憶された
乱数の小数点以下４桁までが読出され、例えば図３
（Ｃ）に示すように、表示部１６に「０．２１７９」と
表示されるようになる（ステップＳ３）。
【００２１】この後、繰返しキー入力部１２における乱
数キー「ＲＡＮ」１２ｂを操作すると、上記同様、ＲＡ
Ｍ１４内の桁数記憶部１４ａに予め記憶された乱数発生
の指定桁数「４」が読出されると共に、乱数発生回路１
５により新たな乱数が発生され、ＲＡＭ１４内の乱数記
憶部１４ｂに書込まれる（ステップＳ１→Ｓ４〜Ｓ
６）。
数キー「ＲＡＮ」１２ｂを操作すると、上記同様、ＲＡ
Ｍ１４内の桁数記憶部１４ａに予め記憶された乱数発生
の指定桁数「４」が読出されると共に、乱数発生回路１
５により新たな乱数が発生され、ＲＡＭ１４内の乱数記
憶部１４ｂに書込まれる（ステップＳ１→Ｓ４〜Ｓ
６）。
【００２２】すると、ＣＰＵ１１では、桁数記憶部１４
ａから読出された指定桁数「４」に対応して、上記乱数
記憶部１４ｂに記憶された新たな乱数の小数点以下４桁
までが読出され、例えば図３（Ｄ）に示すように、表示
部１６に「０．７４３５」と表示されるようになる（ス
テップＳ３）。
ａから読出された指定桁数「４」に対応して、上記乱数
記憶部１４ｂに記憶された新たな乱数の小数点以下４桁
までが読出され、例えば図３（Ｄ）に示すように、表示
部１６に「０．７４３５」と表示されるようになる（ス
テップＳ３）。
【００２３】したがって、上記構成の乱数発生装置を搭
載した小型電子式計算機によれば、キー入力部１２にお
ける乱数キー「ＲＡＮ」１２ｂの操作直前にテンキー１
２ａにより入力された数値を、乱数発生の指定桁数とし
てＲＡＭ１４内の桁数記憶部１４ａに予め記憶させ、乱
数発生回路１５により発生させた乱数を乱数記憶部１４
ｂに書込むと共に、上記桁数記憶部１４ｂに記憶させた
数値に対応した桁数分の乱数を上記乱数記憶部１４ｂか
らＣＰＵ１１に取出し、表示部１６に表示させるように
したので、必要に応じて任意桁数の乱数を得ることがで
きる。
載した小型電子式計算機によれば、キー入力部１２にお
ける乱数キー「ＲＡＮ」１２ｂの操作直前にテンキー１
２ａにより入力された数値を、乱数発生の指定桁数とし
てＲＡＭ１４内の桁数記憶部１４ａに予め記憶させ、乱
数発生回路１５により発生させた乱数を乱数記憶部１４
ｂに書込むと共に、上記桁数記憶部１４ｂに記憶させた
数値に対応した桁数分の乱数を上記乱数記憶部１４ｂか
らＣＰＵ１１に取出し、表示部１６に表示させるように
したので、必要に応じて任意桁数の乱数を得ることがで
きる。
【００２４】
【発明の効果】以上のように本発明によれば、少なくと
も０かから９までの数値キー及び乱数表示を行なわせる
際に操作する乱数キーを有するキー入力手段と、上記数
値キーにより入力される数値を乱数発生の指定桁数とし
て記憶する桁数記憶手段と、上記桁数記憶手段に記憶さ
れた桁数に応じて乱数を発生する乱数発生手段と、上記
乱数発生手段により発生された乱数を表示する表示手段
とを備えて構成したので、必要に応じて任意の桁数の乱
数を得ることが可能になる。
も０かから９までの数値キー及び乱数表示を行なわせる
際に操作する乱数キーを有するキー入力手段と、上記数
値キーにより入力される数値を乱数発生の指定桁数とし
て記憶する桁数記憶手段と、上記桁数記憶手段に記憶さ
れた桁数に応じて乱数を発生する乱数発生手段と、上記
乱数発生手段により発生された乱数を表示する表示手段
とを備えて構成したので、必要に応じて任意の桁数の乱
数を得ることが可能になる。
【図１】本発明の一実施例に係わる乱数発生装置を搭載
した小型電子式計算機の構成を示すブロック図。
した小型電子式計算機の構成を示すブロック図。
【図２】上記乱数発生装置を搭載した小型電子式計算機
による乱数発生動作を示すフローチャート。
による乱数発生動作を示すフローチャート。
【図３】上記乱数発生装置を搭載した小型電子式計算機
の乱数発生表示状態を示す図。
の乱数発生表示状態を示す図。
１１…ＣＰＵ、１２…キー入力部、１２ａ…テンキー、
１２ｂ…乱数キー「ＲＡＮ」、１３…ＲＯＭ、１４…Ｒ
ＡＭ、１４ａ…桁数記憶部、１４ｂ…乱数記憶部、１５
…乱数発生回路、１６…表示部。
１２ｂ…乱数キー「ＲＡＮ」、１３…ＲＯＭ、１４…Ｒ
ＡＭ、１４ａ…桁数記憶部、１４ｂ…乱数記憶部、１５
…乱数発生回路、１６…表示部。
Claims (2)
- 【請求項１】 少なくとも０から９までの数値データ入
力手段と、 乱数の発生を指示する乱数発生指示手段と、 上記数値データ入力手段により入力される数値を乱数発
生の指定桁数として記憶する桁数記憶手段と、 上記乱数発生指示手段の動作により上記桁数記憶手段に
記憶された桁数に応じて乱数を発生する乱数発生手段と
を具備したことを特徴とする乱数発生装置。 - 【請求項２】 少なくとも０かから９までの数値キー及
び乱数表示を行なわせる際に操作する乱数キーを有する
キー入力手段と、 上記数値キーにより入力される数値を乱数発生の指定桁
数として記憶する桁数記憶手段と、 上記乱数キーの操作により上記桁数記憶手段に記憶され
た桁数に応じて乱数を発生する乱数発生手段と、 上記乱数発生手段により発生された乱数を表示する表示
手段とを具備したことを特徴とする乱数発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320120A JPH06168210A (ja) | 1992-11-30 | 1992-11-30 | 乱数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320120A JPH06168210A (ja) | 1992-11-30 | 1992-11-30 | 乱数発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168210A true JPH06168210A (ja) | 1994-06-14 |
Family
ID=18117920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4320120A Pending JPH06168210A (ja) | 1992-11-30 | 1992-11-30 | 乱数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06168210A (ja) |
-
1992
- 1992-11-30 JP JP4320120A patent/JPH06168210A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06214699A (ja) | キーボード装置 | |
| CN109445675A (zh) | 电子设备、数学式显示控制方法以及记录介质 | |
| JPH03137691A (ja) | 表示装置 | |
| JPH06168210A (ja) | 乱数発生装置 | |
| US5260886A (en) | Default denominator for fraction entry and display | |
| JPH06168209A (ja) | 乱数発生装置 | |
| JPH11191094A (ja) | 暗証番号入力装置 | |
| JP3252493B2 (ja) | 電子式計算機及びその計算処理方法 | |
| JPS60256870A (ja) | 文書編集装置 | |
| JPS603650B2 (ja) | 乱数発生装置 | |
| JPS63128468A (ja) | キヤラクタ入力装置 | |
| JP2585048Y2 (ja) | 数文字入力装置 | |
| JP3298167B2 (ja) | モンタージュ作成装置 | |
| JPS5852721A (ja) | 漢字処理装置 | |
| EP0786729B1 (en) | Portable calculator | |
| JPS5924361A (ja) | 日付の表示方式 | |
| JPH0628137A (ja) | 機能表示装置 | |
| JPH0635860A (ja) | 表示装置 | |
| JPH06214956A (ja) | 乱数発生装置 | |
| JPH0764924A (ja) | 電子機器 | |
| JPS5875233A (ja) | キ−ボ−ド入力装置 | |
| JPS6336477A (ja) | デ−タ処理装置 | |
| JPS6337393A (ja) | デ−タ表示方式 | |
| JPH04297948A (ja) | 電卓の表示装置 | |
| JP2009129335A (ja) | 素因数分解計算機 |