JPH06163879A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06163879A JPH06163879A JP30838192A JP30838192A JPH06163879A JP H06163879 A JPH06163879 A JP H06163879A JP 30838192 A JP30838192 A JP 30838192A JP 30838192 A JP30838192 A JP 30838192A JP H06163879 A JPH06163879 A JP H06163879A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- opening
- forming
- semiconductor device
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】ショットキーバリヤ構造において、仕事関数φ
B の低いバリヤメタルでもリーク電流が小さく、かつノ
イズが小さく、検波感度の良好なショットキーを作るこ
とを目的とする。 【構成】エピタキシャル半導体層２２上に、第一酸化膜
２３を形成し、化学蝕刻法により、ショットキ対応部よ
り大きめの開孔部１４を設ける。その後、第１開孔部も
含め、再度第２酸化膜８を形成し、ショットキー対応の
開孔部９を第１開孔の内側に設けた後、ショットキーバ
リヤメタル１５を形成する。
B の低いバリヤメタルでもリーク電流が小さく、かつノ
イズが小さく、検波感度の良好なショットキーを作るこ
とを目的とする。 【構成】エピタキシャル半導体層２２上に、第一酸化膜
２３を形成し、化学蝕刻法により、ショットキ対応部よ
り大きめの開孔部１４を設ける。その後、第１開孔部も
含め、再度第２酸化膜８を形成し、ショットキー対応の
開孔部９を第１開孔の内側に設けた後、ショットキーバ
リヤメタル１５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にショットキー接合を有する半導体装置
及びその製造方法に関する。
方法に関し、特にショットキー接合を有する半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】図３は従来のショットキーバリヤの製造
方法を示す断面図である。基板１上に形成されたエピタ
キシャル半導体層２上に熱酸化法により酸化膜３を形成
し（図３（ａ））、次に化学蝕刻法によりショットキー
接合部に対応する開孔部４を設け（図３（ｂ））、その
後開孔部も含め酸化膜表面上に任意な形状迄バリヤメタ
ル５を形成する（図３（ｃ））。図４は図３（ｂ）の拡
大図であり化学蝕刻法による酸化膜除去手法の極めて一
般的な構造で角６及び７は作業のバラツキにより若干の
誤差は生ずるが角６は１６度から１７度の間又角７は７
０度から８０度の間で形成されるのが従来用いられてい
る一般的な構造である。
方法を示す断面図である。基板１上に形成されたエピタ
キシャル半導体層２上に熱酸化法により酸化膜３を形成
し（図３（ａ））、次に化学蝕刻法によりショットキー
接合部に対応する開孔部４を設け（図３（ｂ））、その
後開孔部も含め酸化膜表面上に任意な形状迄バリヤメタ
ル５を形成する（図３（ｃ））。図４は図３（ｂ）の拡
大図であり化学蝕刻法による酸化膜除去手法の極めて一
般的な構造で角６及び７は作業のバラツキにより若干の
誤差は生ずるが角６は１６度から１７度の間又角７は７
０度から８０度の間で形成されるのが従来用いられてい
る一般的な構造である。
【０００３】この従来のショットキーに対応する開孔部
の構造において熱酸化法による酸化膜を化学蝕刻法によ
り除去する過程で、開孔部の側面に（図４）に示すごと
く大きなダレが生ずる。特に図４における狭角６の構造
は仕事関数φB が０．５ｅＶ以下のショットキー（例え
ばバリヤメタルがチタン）の場合、逆方向へ電圧を印加
した時（例えば０．５Ｖ）に流れる電流の値がショット
キ対応の開孔部に合わせた計算値（理論値）より大幅な
ズレを発生し、リーク電流が大きくなる原因となってい
る。
の構造において熱酸化法による酸化膜を化学蝕刻法によ
り除去する過程で、開孔部の側面に（図４）に示すごと
く大きなダレが生ずる。特に図４における狭角６の構造
は仕事関数φB が０．５ｅＶ以下のショットキー（例え
ばバリヤメタルがチタン）の場合、逆方向へ電圧を印加
した時（例えば０．５Ｖ）に流れる電流の値がショット
キ対応の開孔部に合わせた計算値（理論値）より大幅な
ズレを発生し、リーク電流が大きくなる原因となってい
る。
【０００４】ショットキーは金属とシリコン界面に発生
する障壁を利用し所望とする電気的特性を得るものであ
り、その点からみれば金属とシリコン間にはいかなる汚
れも介在してはならないとされるのが理想的な構造であ
る。しかるに従来の構造においては狭角６における先端
の薄い酸化膜（３オングストローム以下の領域）の部分
が金属とシリコン界面に汚れを介在させたと同一構造に
なり、汚物介在によるシリコンとメタルの境界があいま
いとなる領域が発生するためにリーク電流が増大する原
因となていた。このリーク電流を解消するため（理論値
迄接近させるため）、高温（例えば４７０℃）によるベ
ークを実施しシーサイド領域を形成しているのが、その
ために起こる二次弊害としてノイズが大きくなり検波感
度特性を極端に劣化させるという悪質な構造になるとい
う欠点があった。
する障壁を利用し所望とする電気的特性を得るものであ
り、その点からみれば金属とシリコン間にはいかなる汚
れも介在してはならないとされるのが理想的な構造であ
る。しかるに従来の構造においては狭角６における先端
の薄い酸化膜（３オングストローム以下の領域）の部分
が金属とシリコン界面に汚れを介在させたと同一構造に
なり、汚物介在によるシリコンとメタルの境界があいま
いとなる領域が発生するためにリーク電流が増大する原
因となていた。このリーク電流を解消するため（理論値
迄接近させるため）、高温（例えば４７０℃）によるベ
ークを実施しシーサイド領域を形成しているのが、その
ために起こる二次弊害としてノイズが大きくなり検波感
度特性を極端に劣化させるという悪質な構造になるとい
う欠点があった。
【０００５】これらの欠点を解決する手段として、特開
昭６４−３２６７３号公報に開示された方法がある。図
５はその製造方法を示す断面図である。図５（ａ），
（ｂ）は図３と同じ工程であり、その後開孔部４に再び
酸化膜７を形成し（図５（ｃ））、その後リセスエッチ
ングすることによって、開孔部側面を直線状としてい
た。
昭６４−３２６７３号公報に開示された方法がある。図
５はその製造方法を示す断面図である。図５（ａ），
（ｂ）は図３と同じ工程であり、その後開孔部４に再び
酸化膜７を形成し（図５（ｃ））、その後リセスエッチ
ングすることによって、開孔部側面を直線状としてい
た。
【発明が解決しようとする課題】この従来の製造方法で
は、電気特性を十分に向上させることができず、特にφ
B の低いショットキーダイオードにおいて、逆方向の電
圧を印加した時のリーク電流を小さくすることができ
ず、検波感度の良好な特性を得ることができないという
欠点があった。
は、電気特性を十分に向上させることができず、特にφ
B の低いショットキーダイオードにおいて、逆方向の電
圧を印加した時のリーク電流を小さくすることができ
ず、検波感度の良好な特性を得ることができないという
欠点があった。
【０００６】
【課題を解決するための手段】本発明によれば、半導体
層上に第１の酸化膜を形成する工程と、第１の酸化膜に
第１の開孔部を形成する工程と、第１の開孔部上に第１
の酸化膜よりも薄い第２の酸化膜を形成する工程と、第
１の開孔部内で第２の酸化膜内に第２の酸化膜を外周部
に残して第２の開孔部を形成する工程と、第２の開孔部
上に導電領域が形成される工程とを含む半導体装置の製
造方法及び半導体装置が得られる。
層上に第１の酸化膜を形成する工程と、第１の酸化膜に
第１の開孔部を形成する工程と、第１の開孔部上に第１
の酸化膜よりも薄い第２の酸化膜を形成する工程と、第
１の開孔部内で第２の酸化膜内に第２の酸化膜を外周部
に残して第２の開孔部を形成する工程と、第２の開孔部
上に導電領域が形成される工程とを含む半導体装置の製
造方法及び半導体装置が得られる。
【０００７】これにより、電気特性の良好な半導体装置
が得らえるが、この時、第１の酸化膜の厚さは０．２μ
ｍ以上であることが望ましく、第２の酸化膜の厚さは
０．２μｍ以下であることが望ましい。第１の酸化膜が
０．２μｍより薄いと、絶縁が十分に行われなくなる
し、また、第２の酸化膜のうち第２の開孔部周囲の残さ
れた部分の幅が１．５μｍ以上５μｍ以下であることが
望ましい。更に、これらの構造は、導電領域がチタン
等、ショットキー・メタルの仕事関数φB が０．５ｅＶ
以下のメタルからなるときに特に効果的である。
が得らえるが、この時、第１の酸化膜の厚さは０．２μ
ｍ以上であることが望ましく、第２の酸化膜の厚さは
０．２μｍ以下であることが望ましい。第１の酸化膜が
０．２μｍより薄いと、絶縁が十分に行われなくなる
し、また、第２の酸化膜のうち第２の開孔部周囲の残さ
れた部分の幅が１．５μｍ以上５μｍ以下であることが
望ましい。更に、これらの構造は、導電領域がチタン
等、ショットキー・メタルの仕事関数φB が０．５ｅＶ
以下のメタルからなるときに特に効果的である。
【０００８】
【実施例】図１は本発明による一実施例を示す断面図で
ある。基板２１上のエピタキシャル半導体層２２上に熱
酸化法による第１酸化膜２３を形成し（図１（ａ））、
次に化学蝕刻法によりショットキー接合対応部より大き
めに第１開孔部１４を設ける（図３（ｂ））。その後こ
の第１開孔部も含め熱酸化法により再度酸化し厚さ１０
００オングストロームから２０００オングストロームの
第２酸化膜層８を形成し（図３（ｃ））、形成後化学蝕
刻法によりショットキー対応の第２開孔部９を第１開孔
部１４より内側に作る（図１（ｄ））。第２開孔部９形
成後は第２開孔部９も含め第１酸化膜２３の表面上任意
な形状迄バリヤメタル１５を形成しショットキーを作る
（図１（ｅ））。
ある。基板２１上のエピタキシャル半導体層２２上に熱
酸化法による第１酸化膜２３を形成し（図１（ａ））、
次に化学蝕刻法によりショットキー接合対応部より大き
めに第１開孔部１４を設ける（図３（ｂ））。その後こ
の第１開孔部も含め熱酸化法により再度酸化し厚さ１０
００オングストロームから２０００オングストロームの
第２酸化膜層８を形成し（図３（ｃ））、形成後化学蝕
刻法によりショットキー対応の第２開孔部９を第１開孔
部１４より内側に作る（図１（ｄ））。第２開孔部９形
成後は第２開孔部９も含め第１酸化膜２３の表面上任意
な形状迄バリヤメタル１５を形成しショットキーを作る
（図１（ｅ））。
【０００９】図２は図１（ｄ）の拡大図で、図における
第２開孔部９の酸化膜のダレ１０は８５度から９０度、
又、同図における第１開孔部と第２開孔部との差１１は
１．５μｍ以上５μｍ以下であることが好ましい。特
に、浮遊容量を考慮すると、例えば５ｐＦのＭＯＳであ
れば、第１の開孔部直径を２５〜３０μｍ、第２の開孔
部直径を１５〜２５μｍとし、第１の開孔部と第２の開
孔部との差１１は２〜４μｍ程度にするのが好ましい。
又前述の距離１１について装置製造上から２μｍ〜３μ
ｍの距離を延ばした場合、浮遊容量の増大が考えられる
が、その場合は第１の酸化膜の厚さを制御するか、ある
いは第１の酸化膜の膜厚の調整が不可の場合は第１の酸
化膜形成後にＬ．Ｐ．Ｃ．Ｖ．Ｄ（ロープレッシャーケ
ミカルバキームデポジット法）により浮遊容量を考慮し
た任意な厚さの酸化膜を形成した後に第２の酸化膜層を
熱酸化法により形成する。図６はショットキー・バリヤ
メタル形成後４５０度４５分間ベーク後における逆方向
への０．５Ｖの電圧を印加した時のリーク電流の分布で
あり、（ａ）は本発明による特性図、（ｂ）は従来構造
による特性図である。一般的には印加電圧が０．５Ｖの
時のリーク電流のをもってその良し悪しが判断される。
第２開孔部９の酸化膜のダレ１０は８５度から９０度、
又、同図における第１開孔部と第２開孔部との差１１は
１．５μｍ以上５μｍ以下であることが好ましい。特
に、浮遊容量を考慮すると、例えば５ｐＦのＭＯＳであ
れば、第１の開孔部直径を２５〜３０μｍ、第２の開孔
部直径を１５〜２５μｍとし、第１の開孔部と第２の開
孔部との差１１は２〜４μｍ程度にするのが好ましい。
又前述の距離１１について装置製造上から２μｍ〜３μ
ｍの距離を延ばした場合、浮遊容量の増大が考えられる
が、その場合は第１の酸化膜の厚さを制御するか、ある
いは第１の酸化膜の膜厚の調整が不可の場合は第１の酸
化膜形成後にＬ．Ｐ．Ｃ．Ｖ．Ｄ（ロープレッシャーケ
ミカルバキームデポジット法）により浮遊容量を考慮し
た任意な厚さの酸化膜を形成した後に第２の酸化膜層を
熱酸化法により形成する。図６はショットキー・バリヤ
メタル形成後４５０度４５分間ベーク後における逆方向
への０．５Ｖの電圧を印加した時のリーク電流の分布で
あり、（ａ）は本発明による特性図、（ｂ）は従来構造
による特性図である。一般的には印加電圧が０．５Ｖの
時のリーク電流のをもってその良し悪しが判断される。
【００１０】
【発明の効果】以上説明したように本発明によれば仕事
関数φB の低い（０．５ｅＶ以下の）ショットキーにお
いても逆方向へ電圧を印加した時のリーク電流が小さ
い、同時に検波感度の良好な特性を得ることができると
いう利点がある。
関数φB の低い（０．５ｅＶ以下の）ショットキーにお
いても逆方向へ電圧を印加した時のリーク電流が小さ
い、同時に検波感度の良好な特性を得ることができると
いう利点がある。
【００１１】さらに本発明はショットキーのみならず、
拡散構造（熱拡散法、イオン注入法）においても、特に
超階段構造を形成するためのイオン注入においては本発
明による構造が極めて有効である。
拡散構造（熱拡散法、イオン注入法）においても、特に
超階段構造を形成するためのイオン注入においては本発
明による構造が極めて有効である。
【図１】本発明の一実施例による製造工程（ａ）〜
（ｅ）を説明する断面図。
（ｅ）を説明する断面図。
【図２】図１（ｄ）の拡大図。
【図３】従来の製造工程（ａ）〜（ｃ）を示す断面図。
【図４】図３（ｂ）の詳細図。
【図５】従来の製造工程（ａ）〜（ｄ）を示す断面図。
【図６】本発明（ａ）による場合と従来法（ｂ）による
場合の半導体装置のリーク電流の特性図。
場合の半導体装置のリーク電流の特性図。
１，２１ 半導体基板 ２，２２ エピタキシャル層 ３，８，２３ 熱酸化法による酸化膜 ４，１４ 第１開孔部 ５，１５ ショットキー・バリヤメタル ６ 第１開孔部における薄い酸化膜の残りの角度 ７ 第１開孔部の酸化膜ダレの一般的な形状角度 ９ 第２開孔部 １０ 第２開孔部酸化膜側面の角度 １１ 第１開孔部，第２開孔部との距離
Claims (5)
- 【請求項１】 半導体層上に第１の酸化膜を形成する工
程と、前記第１の酸化膜に第１の開孔部を形成する工程
と、前記第１の開孔部上に前記第１の酸化膜よりも薄い
第２の酸化膜を形成する工程と、前記第１の開孔部内で
前記第２の酸化膜内に前記第２の酸化膜を外周部に残し
て第２の開孔部を形成する工程と、前記第２の開孔部上
に導電領域を形成する工程とを含む半導体装置の製造方
法。 - 【請求項２】 前記第１の酸化膜の厚さが０．２μｍ以
上であり、第２の酸化膜の厚さが０．２μｍ以下である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記第２の酸化膜のうち前記第２の開孔
部周囲の残された部分の幅が１．５μｍ以上５μｍ以下
であることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項４】 前記導電領域がチタンからなることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 請求項１，２，３又は４の製造方法によ
り製造される半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30838192A JPH06163879A (ja) | 1992-11-18 | 1992-11-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30838192A JPH06163879A (ja) | 1992-11-18 | 1992-11-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163879A true JPH06163879A (ja) | 1994-06-10 |
Family
ID=17980388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30838192A Pending JPH06163879A (ja) | 1992-11-18 | 1992-11-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163879A (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4828474A (ja) * | 1971-08-16 | 1973-04-14 | ||
| JPS5169365A (en) * | 1974-12-12 | 1976-06-15 | Matsushita Electric Ind Co Ltd | Handotaisochino seizohoho |
| JPS5384464A (en) * | 1976-12-29 | 1978-07-25 | Ibm | Schottky barrier contacting device |
| JPS5685873A (en) * | 1979-12-17 | 1981-07-13 | Hitachi Ltd | Schottky barrier diode element |
| JPS5848458A (ja) * | 1981-09-16 | 1983-03-22 | Nec Corp | 半導体装置 |
| JPS58165379A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 半導体装置の製造法 |
| JPS61236162A (ja) * | 1985-04-11 | 1986-10-21 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPS63190380A (ja) * | 1987-02-02 | 1988-08-05 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH02235373A (ja) * | 1989-03-09 | 1990-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1992
- 1992-11-18 JP JP30838192A patent/JPH06163879A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4828474A (ja) * | 1971-08-16 | 1973-04-14 | ||
| JPS5169365A (en) * | 1974-12-12 | 1976-06-15 | Matsushita Electric Ind Co Ltd | Handotaisochino seizohoho |
| JPS5384464A (en) * | 1976-12-29 | 1978-07-25 | Ibm | Schottky barrier contacting device |
| JPS5685873A (en) * | 1979-12-17 | 1981-07-13 | Hitachi Ltd | Schottky barrier diode element |
| JPS5848458A (ja) * | 1981-09-16 | 1983-03-22 | Nec Corp | 半導体装置 |
| JPS58165379A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 半導体装置の製造法 |
| JPS61236162A (ja) * | 1985-04-11 | 1986-10-21 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPS63190380A (ja) * | 1987-02-02 | 1988-08-05 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH02235373A (ja) * | 1989-03-09 | 1990-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| JPH10294463A (ja) | トレンチｄｍｏｓ及びその製造方法 | |
| EP0259490B1 (en) | A method of producing a semiconductor device | |
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| JPS6190445A (ja) | 半導体装置 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH06163879A (ja) | 半導体装置及びその製造方法 | |
| JPH0430557A (ja) | 半導体装置の製造方法 | |
| JP2000277488A (ja) | 半導体装置の製造方法 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPH02231739A (ja) | 半導体装置の製造方法 | |
| JP2000049352A (ja) | 半導体装置及びその製造方法 | |
| JPH0379072A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH09148449A (ja) | 半導体装置の製造方法 | |
| KR100456005B1 (ko) | 접합형 바이폴라 트랜지스터의 구조 및 그의 전극 제조방법 | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| KR100223586B1 (ko) | 트렌치 하부의 라운딩 제조 공정 | |
| JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
| JPS6036111B2 (ja) | 半導体装置の製造方法 | |
| JPS6281769A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JP2850639B2 (ja) | 半導体装置 | |
| CN117711929A (zh) | 一种沟槽器件终端及其栅极结构制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960305 |