JPH06163858A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH06163858A
JPH06163858A JP31358592A JP31358592A JPH06163858A JP H06163858 A JPH06163858 A JP H06163858A JP 31358592 A JP31358592 A JP 31358592A JP 31358592 A JP31358592 A JP 31358592A JP H06163858 A JPH06163858 A JP H06163858A
Authority
JP
Japan
Prior art keywords
high voltage
memory cell
eeprom
cell array
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31358592A
Other languages
English (en)
Other versions
JP2749747B2 (ja
Inventor
Atsuo Yamaguchi
敦男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31358592A priority Critical patent/JP2749747B2/ja
Priority to DE69317853T priority patent/DE69317853T2/de
Priority to EP93100871A priority patent/EP0598974B1/en
Publication of JPH06163858A publication Critical patent/JPH06163858A/ja
Application granted granted Critical
Publication of JP2749747B2 publication Critical patent/JP2749747B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 高集積化されたツインウエル構造のマイコン
にEEPROMを内蔵させた半導体集積回路を得ること
を目的とする。 【構成】 単一の半導体基板100a上にNウエル領域
110とPウエル領域112からなるツインウエル領域
114、およびPウエル領域で囲まれたP型基板領域を
設け、CPU101、ROM/RAM102、UART
103、およびEEPROMの高電圧の印加されないE
EPROM制御系104、105からなる電源系をツイ
ンウエル領域上にCMOS構造で形成して高集積を可能
にし、EEPROMメモリセルアレイ107、およびE
EPROMの周辺高圧系108からなる高電圧系をP型
基板領域上にNMOS構造で形成し、基板効果を低く抑
え高電圧系の動作を可能とした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体集積回路、特に
EEPROMを含む半導体集積回路、例えばEEPRO
M内蔵マイコン用の半導体集積回路の構成に関するもの
である。
【0002】
【従来の技術】まず、図4ないし図9に従って、EEP
ROM内蔵マイコン用の半導体集積回路を例に挙げて、
特にEEPROMおよびその周辺回路の構成、動作につ
いて説明する。図4はEEPROM(Electrically Er
asable Programable Read Only Memory)を内蔵した
ICカード用マイコンの構成を概略的に示すブロック図
である。図4において10はデータ処理を行うICカー
ド又はマイコンを示す。マイコン10において、1はデ
ータ処理に必要な演算・制御を行う、即ちデータ処理を
行うための各プログラムの実行および制御を行う中央処
理装置であるCPU、4はデータ処理に必要なプログラ
ム等を格納した、即ちカード使用者が実際に使用する各
種の機能を実行するプログラムが格納されたプログラム
メモリとしてのROM、5はカード使用者の個人情報等
が書き込まれ格納された個人情報メモリとしての不揮発
性のEEPROM、6はデータ処理に必要なデータを一
時的に格納する一時格納メモリとしてのRAM、7は外
部装置とのデータの入出力を行う入出力部である入出力
回路、2は上記各構成要素を接続するシステムバスであ
る。またP1は正電源入力端子、P2は負電源接地端
子、P3はCPU1の初期化を行うリセット信号が入力
されるリセット端子、P4はクロック信号が入力される
クロック端子、P5はデータの入出力を行うためのI/
O端子である。I/O端子P5には入出力回路7が接続
されており、入出力回路7はシステムバス2に接続され
ている。入出力回路7はICカード10と外部装置(図
示せず)との間でI/O端子P5を経てデータの入出力
を行う。
【0003】図5はEEPROMの全体構成を示すブロ
ック図である。同図において、31はメモリセルアレイ
であり、メモリセル(図6および7参照)がマトリクス状
に配置され、行単位にワード線、列単位にビット線(共
に図7参照)に接続されている。2aはアドレスバス、
2bはデータバスであり、これらはシステムバスに含ま
れる。ワード線の選択はロウデコーダ32、ビット線の
選択はコラムデコーダ33により行われる。ロウデコー
ダ32は、アドレスラッチ34を介して取り込んだ行ア
ドレスArに基づき、1本のワード線をHレベルに設定
し、他のワード線をLレベルにする。また、コラムデコ
ーダ33は、アドレスラッチ34を介して取り込んだ列
アドレスAcに基づき、Yゲート35を選択的にオンさ
せて、書き込みバッファ36と1本のビット線を電気的
に接続する。なお、ロウデコーダ32およびコラムデコ
ーダ33は、制御部37によりその活性/非活性が制御
される。また、アドレスラッチ34は制御部37の出力
に基づき、アドレス信号を取り込み、行アドレスArお
よび列アドレスAcをそれぞれロウデコーダ32および
コラムデコーダ33に出力する。
【0004】制御部37は、タイマー38を利用して所
定の信号のパルス幅の時間設定、発振回路45、Vpp
生回路44、コラムラッチ39、Vppスイッチ40、4
6、センスアンプ41、ロウデコーダ32およびコラム
デコーダ33の活性/非活性の制御を行う。また制御部
37は制御クロック信号φおよび書き込み信号WRに基
づき、書き込むデータをデータバス2bからデータラッ
チ43にデータをラッチし、書き込みバッファ36に供
給する。コラムラッチ39は活性状態時に各ビット線に
与えられた書き込みデータを一時的に保持するラッチで
あり、Vppスイッチ40および46は活性状態時に、コ
ラムラッチ39に接続されたビット線、コントロールゲ
ート線(図7参照)およびロウデコーダ32に接続された
ワード線のHレベルを高電圧Vppに昇圧する。センスア
ンプ41は活性状態時に、Yゲート35を介して得られ
たメモリセルアレイ31中のメモリセルのデータを増幅
して、出力バッファ42に与えている。出力バッファ4
2は、制御部37の出力に基づき、センスアンプ41か
ら読み出したデータを読み出しデータとしてデータバス
2bに出力している。制御部37は制御クロック信号φ
および読み出し信号RDに基づきアドレスラッチ34お
よび出力バッファ42を制御している。
【0005】図6の(a)および(b)は、図5で示したE
EPROMのメモリセルアレイ31中の1つのメモリセ
ルを示した図であり、図6の(a)が断面構造を、図6の
(b)が(a)の等価回路を示している。これらの図に示す
ように、メモリセルは、メモリトランジスタMQと、選
択トランジスタSQとから構成されている。図6の(a)
に示すように、P型半導体基板20上に、N型の不純物
を選択的に拡散することにより、n+拡散領域21〜2
3が形成されている。29は絶縁層である。n+拡散領
域21、22間の上に酸化膜47を介してゲート24が
形成され、n+拡散領域22の一部の上からn+拡散領域
22、23間の上に酸化膜48を介してフローティング
ゲート25が形成されている。このフローティングゲー
ト25はn+拡散領域22上において、一部凹部構造と
なっており、この凹部の下の酸化膜48が、膜厚が10
0Å程度のトンネル酸化膜48aとなる。このフローテ
ィングゲート25上に酸化膜49を介して、フローティ
ングゲート25に対応して凹部を有するコントロールゲ
ート26が形成されている。また、n+拡散領域21上
には、アルミ配線層から成るビット線28が形成されて
いる。このような構成のメモリセルは、図6の(b)に示
すように、エンハンスメント型の選択トランジスタSQ
と、閾値電圧が可変なメモリトランジスタMQとの直列
接続になっている。すなわち、選択トランジスタSQは
ゲート24をゲートとし、n+拡散領域21をドレイン
領域、n+拡散領域22をソース領域として利用し、メ
モリトランジスタMQはフローティングゲート25およ
びコントロールゲート26をゲートとし、n+拡散領域
22をドレイン領域、n+拡散領域23をソース領域と
して利用している。
【0006】メモリトランジスタMQの書き込みは、基
本的にドレイン22、コントロールゲート26のうち、
一方に高電圧を印加し、他方を接地することにより、ト
ンネル酸化膜48aに10MV/cm程度の電界を生じ
させ、フローティングゲート25中に電子を注入した
り、フローティングゲート25中の電子を放出させたり
して行っている。すなわち、メモリトランジスタMQの
フローティングゲート25に電子を注入すると、閾値電
圧は正にシフトし、フローティングゲート25から電子
を引き抜くと、閾値電圧は負にシフトすることから、こ
の正、負の閾値電圧を情報“1"、“0"に対応させ不揮
発な書き込みを行っている。一方、メモリトランジスタ
MQからの情報の読み出しは基本的に以下のようにして
行われる。選択されたメモリセルの選択トランジスタS
Qのゲート24にHレベルの信号を与え、メモリトラン
ジスタMQのソース23を接地電位にし、コントロール
ゲート26に例えば0V程度の読み出し電圧VCGを与
える。この時、メモリトランジスタMQの閾値電圧が正
であればメモリトランジスタMQはオフし、負であれば
オンする。メモリトランジスタMQがオンすると、ビッ
ト線28から、選択トランジスタSQおよびメモリトラ
ンジスタMQを介して接地レベルに電流が流れる。この
電流をビット線28に接続されたセンスアンプ41(図
5参照)で電圧に変換して検出することにより読み出し
が行われる。なお、選択されていないメモリセルにおけ
る選択トランジスタSQのゲート24にはLレベルの信
号が与えられており、オフにするため、メモリトランジ
スタMQが負の閾値電圧であっても、ビット線28から
接地レベルにかけて電流が流れることはない。
【0007】図7は、図5に示したEEPROMのメモ
リセルアレイ31の周辺の構成を示す回路図である。な
お、同図では、図面を簡略化するため、1バイト1ビッ
ト構成の4つのメモリセルMC1、MC2、MC3、M
C4のみを示している。また、以下の説明では各種信号
線とこれに流れる信号は同一符号で示す。メモリセルM
C1〜MC4は図6でも示したように、それぞれメモリ
トランジスタMQ1、MQ2、MQ3、MQ4と選択ト
ランジスタSQ1、SQ2、SQ3、SQ4とから構成
される。選択トランジスタSQ1、SQ2のそれぞれの
ドレインがビット線BL1に接続され、選択トランジス
タSQ3、SQ4のそれぞれのドレインがビット線BL
2に接続される。また、メモリトランジスタMQ1、M
Q2のソースがソース線SL1に接続され、メモリトラ
ンジスタMQ3、MQ4のソースがソース線SL2に接
続される。これらのソース線SL1、SL2はゲートに
反転プログラムサイクル選択信号PRSバーが印加され
るトランジスタT51、T52を介して接地される。メ
モリトランジスタMQ1、MQ2のコントロールゲート
はそれぞれバイト選択用のトランジスタT1、T2を介
してコントロールゲート線CGL1に接続される。同様
にメモリトランジスタMQ3、MQ4のコントロールゲ
ートはバイト選択用のトランジスタT3、T4を介して
コントロールゲート線CGL2に接続される。また、ト
ランジスタT1、T3のゲートおよび選択トランジスタ
SQ1、SQ3のゲートは共にワード線WL1に接続さ
れ、トランジスタT2、T4のゲートおよび選択トラン
ジスタSQ2,SQ4のゲートは共にワード線WL2に
接続される。ワード線WL1、WL2のそれぞれの一端
は、ゲートに電源Vccが印加された高電圧カット用のト
ランジスタT5、T6を介してロウデコーダ32に接続
される。
【0008】ビット線BL1、BL2およびコントロー
ルゲート線CGL1、CGL2の一端はそれぞれトラン
ジスタT7、T8、T9、T10を介してコラムラッチ
39a、39b、39c、39dに接続される。コント
ロールゲート線CGL1、CGL2の他端はそれぞれY
ゲートトランジスタT61、T62を介して共通コント
ロールゲート線CCGLに接続される。ビット線BL
1、BL2の他端はそれぞれYゲートトランジスタT7
1、T72を介してI/O線I/Oに接続される。トラ
ンジスタT61、T71のゲートにはコラムデコーダ3
3の出力線CDL1がそれぞれ接続される。同様にトラ
ンジスタT62、T72には出力線CDL2がそれぞれ
接続される。共通コントロールゲート線CCGLはバッ
ファBF1に接続され、I/O線I/Oは書き込みバッ
ファ36およびセンスアンプ41に接続される。また、
コントロールゲート線CGL1、CGL2、ビット線B
L1、BL2、ワード線WL1、WL2はそれぞれVpp
スイッチ40a〜40d、44e、44fに接続されて
いる。Vppスイッチ40a〜40d、44e、44f
は、15〜20V程度の高電圧を印加する高電圧線VP
PLに接続されており、消去用クロック信号CLKE、
プログラム用クロック信号CLKP、ワード線用クロッ
ク信号CLKWをそれぞれ取り込み、これらのクロック
信号が供給されると接続したコントロールゲート線CG
L1、CGL2、ビット線BL1、BL2およびワード
線WL1、WL2がHレベルの場合に、高電圧Vppに昇
圧する。なお、ワード線WL1、WL2が高電圧Vpp
昇圧されても、ゲートに電源Vccが印加されたトランジ
スタT5、T6により、高電圧Vppがロウデコーダ32
に伝わらないようにしている。
【0009】トランジスタT7、T8はゲートにビット
信号トランスファ制御信号BTTRが接続され、トラン
ジスタT9、T10はゲートにコントロールゲート信号
トランスファ制御信号CGTRが接続され、それぞれこ
れらの信号がHレベルのときビット線BL1、BL2、
コントロールゲート線CGL1、CGL2とコラムラッ
チ39a、39b、39c、39dとの間で信号を相互
に伝える。さらに、ビット線BL1、BL2、コントロ
ールゲート線CGL1、CGL2が高電圧Vppに昇圧さ
れてもトランジスタT7〜T10のゲートはVccのレベ
ルなので高電圧Vppがコラムラッチ39a、39b、3
9c、39dに伝わらないようにしている。コントロー
ルゲート線CGL1、CGL2にはそれぞれトランジス
タT11、T12が接続され、トランジスタT11、T
12のゲートにはコントロールゲート線リセット信号C
GRSTが接続され、コントロールゲート線リセット信
号CGRSTがHレベルになるとコントロールゲート線
CGL1、CGL2はLレベルとなる。ビット線BL
1、BL2にはそれぞれトランジスタT13、T14が
接続され、トランジスタT13、T14のゲートにはビ
ット線リセット信号BTRSTが接続され、ビット線リ
セット信号BTRSTがHレベルになるとビット線BL
1、BL2はLレベルとなる。
【0010】さらに、ビット線BL1、BL2にはトラ
ンジスタT15、T17が接続され、トランジスタT1
5、T17にはそれぞれトランジスタT16、T18が
接続され、トランジスタT15、T17のゲートはそれ
ぞれコラムラッチ39a、39bに接続され、さらにト
ランジスタT16、T18のゲートにはプリチャージ信
号PRCHが接続されている。コラムラッチ39a、3
9bの信号がHレベルであるとき、プリチャージ信号P
RCHがHレベルになると、それぞれビット線BL1、
BL2がHレベルとなる。反転プログラムサイクル選択
信号PRSバー,コントロールゲート線リセット信号C
GRST、ビット線リセット信号BTRST、コントロ
ールゲート信号トランスファ制御信号CGTR、ビット
信号トランスファ制御信号BTTR、プリチャージ信号
PRCHはそれぞれバッファBF2、BF3、BF4、
BF5、BF6、BF7でドライブされる。
【0011】次に図7を参照しつつEEPROMの読み
出し動作について説明する。まず、ロウデコーダ32、
コラムデコーダ33により、ワード線WL、コントロー
ルゲート線CGLおよびビット線BLの選択が行われ
る。ここでは、ワード線WL1と、トランジスタT6
1、T71をオンさせて、コントロールゲート線CGL
1、ビット線BL1とを選択することによりメモリセル
MC1を選択した場合について述べる。反転プログラム
サイクル選択信号PRSバーをHレベルにしソース線S
L1、SL2を接地するとともに、制御部37によりコ
ラムラッチ39a〜39d、Vppスイッチ40a〜40
dおよび46e、46f、書き込みバッファ36を非活
性にし、バッファBF1から共通コントロールゲート線
CCGL、トランジスタT61、トランジスタT1を介
してメモリトランジスタMQ1のコントロールゲート
に、0Vを与える。この時、メモリトランジスタMQ1
の閾値電圧が正であればオフ、負であればオンする。こ
のメモリトランジスタMQ1のオン、オフにより、ビッ
ト線BL1に流れる電流の有無がセンスアンプ41によ
りI/O線I/Oの電位変化として検出され、センスア
ンプ41からこの電位変化を増幅した読み出し信号が出
力されることにより読み出しが行われる。
【0012】また図9は、EEPROMの書き込み時の
各種信号波形を示すタイムチャート図である。以下、図
5ないし図7並びに図9を参照しつつ、メモリセルMC
1が選択された場合の書き込み動作について説明する。
まず、ラッチ開始信号WEによってラッチ信号LATC
HがHレベルとなることにより、ラッチサイクルが開始
する。ラッチサイクルの開始と共に、制御部37により
コラムラッチ39a〜39d、コラムデコーダ33、書
き込みバッファ36が活性化され、共通コントロールゲ
ート線CCGLはHレベルに設定される。一方、制御部
37の制御によりロウデコーダ32およびセンスアンプ
41は非活性になる。ラッチ信号LATCHがHレベル
の期間に、コラムデコーダ33により選択されたトラン
ジスタT61、T71がオンし、データラッチ43のデ
ータ(“H"が情報“0"、“L"が情報“1")が書き込
みバッファ36、I/O線I/Oおよびビット線BL1
およびトランジスタT7を介してコラムラッチ39bに
ラッチされるとともに、Hレベルが共通コントロールゲ
ート線CCGLおよびコントロールゲート線CGL1を
介してコラムラッチ39aにラッチされる。そして、次
に、書き込み開始信号CEが一旦、Hレベルになること
によって信号LATCHがLレベルとなり、消去サイク
ル信号ERSが立ち上がり消去サイクルが開始する。消
去サイクル信号ERSがHレベルの期間が消去サイクル
となり、プログラムサイクル選択信号PRS(即ち反転
プログラムサイクル選択信号PRSバーの反転信号)が
Hレベルの期間がプログラムサイクルとなる。これらの
信号ERS、PRSのHレベルのパルス幅は制御部37
がタイマー38を利用して所定の幅になるように設定し
ている。
【0013】消去サイクル時は、制御部37によりロウ
デコーダ32が活性化され、ロウデコーダ32によりワ
ード線WL1のみがHレベルに設定される。また、制御
部37によりコラムデコーダ33が非活性にされる。続
いて高電圧線VPPLにパルス幅4m(ミリ)秒程度の高
電圧Vppを与えることにより、Vppスイッチ40a〜4
0eおよび46e、46fに高電圧Vppが印加される。
そして、制御部37は発振回路45およびVpp発生回路
44からなる高周波発振器から数MHzの高周波の消去
用クロック信号CLKEおよびワード線用クロック信号
CLKWをそれぞれVppスイッチ40a、40bおよび
ppスイッチ46e、46fに与える。また、反転プロ
グラムサイクル選択信号PRSバーがHレベルであるた
め、ソース線SL1、SL2は接地される。このように
設定すると、Vppスイッチ40a、46eにより、Hレ
ベルである、ワード線WL1とコントロールゲート線C
GL1とが高電圧Vppに立ち上げられ、メモリトランジ
スタMQ1のフローティングゲート25(図6参照)と
ドレイン領域(n+拡散領域22)間にトンネル現象が
生じ、フローティングゲート25への電子の注入が行わ
れ、メモリトランジスタMQ1の閾値電圧は正にシフト
する(情報“1"の記憶)。なお、消去サイクルが終了
するとコントロールゲート線CGL1の電位はLレベル
にリセットされる。
【0014】次に、消去サイクル信号ERSが立ち下が
り、プリチャージ信号PRCHがHレベルになった後、
プログラムサイクル選択信号PRSが立ち上がることに
より、プログラムサイクルが開始する。制御部37はワ
ード線用および消去用のクロック信号CLKW、CLK
Eを非活性にし、再び高周波発振器から数MHzの高周
波のプログラム用クロック信号CLKPおよびワード線
用クロック信号CLKWをVppスイッチ40c、40d
およびVppスイッチ46e、46fに与える。この時、
反転信号PRSバーがLレベルであるため、ソース線S
L1はフローティング状態である。このように設定する
と、コラムラッチ39aにHレベルがラッチされている
場合、ワード線WL1とビット線BL1とが高電圧Vpp
に立ち上げられ、メモリトランジスタMQ1のフローテ
ィングゲート25(図6参照)とドレイン領域(n+拡散領
域22)間にトンネル現象が生じ、フローティングゲー
ト25からの電子の放出が行われ、メモリトランジスタ
MQ1の閾値電圧は負にシフトする(情報“0"の記
憶)。一方、コラムラッチ39aにLレベルがラッチさ
れている場合、ワード線WL1のみが高電圧Vppに立ち
上げられるため、メモリトランジスタMQ1の閾値電圧
は変化しない。このようにして、書き込みが終了する。
【0015】次に、図5のVpp発生回路(高電圧発生回
路)44の内部の構成を示す回路図を図8に示し、これ
について説明する。トランジスタM1はそのゲートとド
レインが接続されるとともに、この接続点にキャパシタ
C1が接続され、トランジスタM1のソースは次段のト
ランジスタM2のドレインに接続され、またトランジス
タM2もそのゲートとドレインが接続されるとともに、
これにキャパシタC2が接続されている。トランジスタ
M1、M2のドレインに接続されているキャパシタC
1、C2の他方の端子にはそれぞれ位相が反対のクロッ
ク信号CLK2、CLK1が入力される。このような接
続を複数段連ね、初段のトランジスタM1のドレインは
トランジスタM4のソースに接続され、トランジスタM
4のドレインは電源電圧Vccに接続され、ゲートは制御
部37の出力信号により制御され、最終段のトランジス
タM3のソースがチャージポンプの出力となる。このV
pp発生回路44の出力である高電圧Vppが高電圧線VP
PLによりVppスイッチ40a〜40dおよび46e、
46fにそれぞれ入力され、制御信号に従ってコントロ
ールゲート線CGL1、CGL2、ビット線BL1、B
L2、ワード線WL1、WL2がそれぞれ高電圧に立ち
上げられる。トランジスタM7は制御部37からの信号
により高電圧Vppを放電する。なお、波形整形回路20
0の部分に関しては後で説明する。
【0016】次に、図7の高電圧スイッチの構成を高電
圧スイッチ40cを例にあげて説明する。なお、他の高
電圧スイッチの構成も同様であり、説明は省略する。ト
ランジスタM5のドレインには高電圧が接続され、ソー
スはダイオード接続されたトランジスタM6のドレイン
に接続され、さらにキャパシタC4の一方の電極に接続
される。ダイオード接続とはトランジスタのゲートとド
レインを接続し、ソース・ドレイン間でダイオードを形
成するものである。トランジスタM6のソースはトラン
ジスタM5のゲートに接続されるとともにビット線BL
1に接続される。またキャパシタC4の他方の電極には
プログラム用クロック信号CLKPが接続される。また
クロック信号線CLKPとCLK2には同相のクロック
が入力され、それらとは逆相のクロックがクロック信号
線CLK1に入力される(図8参照)。
【0017】次に、Vpp発生回路44および高電圧スイ
ッチ40cの動作を説明する。図8のVpp発生回路44
では、クロック信号CLK2がLレベルの時にキャパシ
タC1に電荷が充電され、CLK2が立ち上がることに
より、キャパシタC1に充電された電荷はトランジスタ
M1を通ってキャパシタC2に充電される。次にCLK
2が立ち下がるとともにCLK1が立ち上がることによ
り、キャパシタC1に電荷が充電される。このときキャ
パシタC2に充電された電荷は次段のキャパシタに送ら
れる。このときトランジスタM2はダイオードの役割を
しているため、キャパシタC1に電荷が送られることは
ない。このようにクロック信号CLK1、CLK2によ
り電荷が次々に送られ、結果的にチャージポンプ出力に
昇圧された電圧が出力される。また、図7の高電圧スイ
ッチ40cはコラムラッチ39aがHレベルで信号BT
TRがHレベルの時、ビット線BL1が立ち上がり、信
号CLKPがLレベルのときトランジスタM5がオン状
態になり、高電圧VppがトランジスタM5がオフになる
までキャパシタC4に充電され、信号CLKPが立ち上
がることにより、キャパシタC4の電荷がトランジスタ
M6を通ってビット線BL1に流れる。すると、ビット
線BL1に接続されているトランジスタM5のゲート電
位があがり、さらに高電圧VppよりキャパシタC4にト
ランジスタM5がオフ状態になるまで充電される(この
とき信号CLKPはLレベルである)。このような動作
を繰り返すことにより、コラムラッチ39aの信号によ
りビット線BL1を高電圧Vppに立ち上げることができ
る。なお、他のVppスイッチの動作も同様である。ま
た、各クロック信号CLK1、CLK2、CLKW、C
LKE、CLKPは発振回路45からの信号および消去
サイクル信号ERS、プログラムサイクル選択信号PR
Sを基に生成される。
【0018】以上述べたように選択トランジスタSQを
介して、メモリトランジスタMQのコントロールゲート
あるいはドレインに高電圧を与えている。しかしなが
ら、高電圧(Vpp)スイッチの出力を、そのままメモリト
ランジスタMQのコントロールゲート26あるいはドレ
イン22に印加すると、高電圧Vppの出力波形の立ち上
がりの時定数は小さく急峻に立ち上がるためトンネル酸
化膜48aに与えるダメージが大きく、最悪の場合、ト
ンネル酸化膜48aを破壊してしまう。そこで、立ち上
がりの時定数を適当に大きく設定することでトンネル酸
化膜48aに与えるダメージを軽減する必要があり、V
pp発生回路44中に波形整形回路を設けている。
【0019】図8にはさらに波形整形回路200が示さ
れている。同図においてVpp発生回路44の出力電圧V
ppを、キャパシタC11およびC12により分圧し、こ
れをサンプル信号として接続線L1を介してコンパレー
タ220の負入力部に入力している。一方、コンパレー
タ220の正入力部には電源電圧Vccの出力電圧がスイ
ッチトキャパシタ210および接続線L2を介して入力
されている。スイッチトキャパシタ210は、電源電圧
ccと接続線L2の間に直列に接続されたトランジスタ
T211およびT212、これらのトランジスタT21
1、T212の接続点に一方の電極が接続され、他方の
電極が接地されたキャパシタC14、および接続線L2
と接地間に接続されたキャパシタC13より成ってい
る。トランジスタT211およびT212のゲートには
各々クロック信号φ、反転クロック信号φバーが印加さ
れ、トランジスタT211のドレインには電源電圧Vcc
がトランジスタT212のソースには接続線L2が接続
されている。このように構成することで、スイッチトキ
ャパシタ210のクロック信号φおよびキャパシタC1
3、C14で決定する時定数に従い電源電圧Vccの出力
電圧の立ち上がりが波形整形され、この波形整形された
電圧がコンパレータ220の正入力部に参照電圧として
入力される。従って、コンパレータ220は、この参照
電圧と前述したVpp発生回路44の出力電圧との差をフ
ィードバック信号SFとして発生し、これによりクロッ
ク信号CLK1、CLK2を制御することで、参照電圧
と同様な立ち上がり波形でVpp発生回路44の出力が高
電圧に立ち上がる。
【0020】以上のようなEEPROMおよびこれの周
辺回路の構成、動作をふまえた上で、図10には従来の
EEPROMを内蔵したマイコン用の半導体集積回路の
半導体基板の構造を示す。図10の(a)は半導体基板上
の各機能ブロックのレイアウトのイメージ、図10の
(b)は(a)のXB−XB線に沿った概略的な断面図を示
す。図において、100は半導体集積回路が形成された
半導体基板、101はCPU、102はROM/RA
M、103は入出力部であるUART、104および1
05はEEPROM制御系、107はEEPROMメモ
リセルアレイ、108はEEPROM周辺高圧系、11
0はNウエル領域、111はP型基板領域を示す。ここ
で、EEPROMメモリセルアレイ107は図5ではメ
モリセルアレイ31に相当し、図7ではそれぞれ1つの
メモリセルMCおよびトランジスタTからなる破線で囲
まれた4つの部分に相当する。また、周辺高圧系108
は図5ではVppスイッチ40、46、Yゲート35と、
さらにVpp発生回路44の一部(高圧部)に相当し、図7
および図8では、図7のVppスイッチ40a〜40d、
p pスイッチ46e、46f、トランジスタT5〜T1
8、トランジスタT51、T52、トランジスタT6
1、T62、T71、T72、さらに図8のVpp発生回
路44のトランジスタM1〜M4、M7、コンデンサC
1〜C3、C11、C12に相当する。そしてEEPR
OM制御系104および105は、図5では書き込みバ
ッファ36、センスアンプ41、出力バッファ42、デ
ータラッチ43、コラムデコーダ33、ロウデコーダ3
2、アドレスラッチ34、コラムラッチ39、制御部3
7、タイマ38、発振回路45、およびVpp発生回路4
4の残りの部分に相当する。また、図7および図8で
は、図7の書き込みバッファ36、センスアンプ41、
各バッファBF1〜BF7、コラムデコーダ33、ロウ
デコーダ32、コラムラッチ39a〜39d、および図
8の波形整形回路200のコンデンサC11、C12を
除いた部分等に相当する。図示のように従来のEEPR
OMを内蔵したマイコン用の半導体集積回路では、P型
の半導体基板100上に部分的にNウエル領域110を
形成し、Nウエル領域にPチャンネルトランジスタ、残
るP型基板領域にNチャンネルトランジスタを形成して
図10の(a)のCPU101、ROM/RAM102、
UART103、EEPROM制御系104および10
5のCMOS回路を形成し、P型基板領域111にEE
PROMメモリセルアレイ107および周辺高圧系10
8を形成している。
【0021】
【発明が解決しようとする課題】従来のEEPROMを
内蔵したマイコン用の半導体集積回路は以上のように構
成されていた。EEPROM内蔵マイコンはEEPRO
M内蔵しない通常のマイコンと互換性を持たせ、通常の
マイコンのパターンレイアウトをそのまま使用出来るこ
とが開発工期短縮および品種展開に必要である。また、
高集積化が進むマイコンを組み込めることは、チップサ
イズを小さくする上からも必要である。微細化を進める
ために半導体基板の不純物濃度を高める必要があること
から、最新のEEPROMを内蔵しないマイコン用の半
導体集積回路では、Nウエル領域とPウエル領域を形成
するツインウエル構造になっている。しかしながら、半
導体基板の不純物濃度が高いと基板効果が大きくなり、
従来例で説明したEEPROMを内蔵した回路の場合、
ツインウエル構造の半導体基板上に形成すると、回路が
動作しなくなる。基板効果とはソース電位が上昇すると
トランジスタのスレシホールド電圧(閾値電圧)Vthが大
きくなる効果で、特にEEPROMのようにソース電位
が高電圧になる場合は、できるだけ低く押さえなければ
ならない。従って従来の技術では、高集積化が可能なツ
インウエル構造のマイコン用半導体集積回路にEEPR
OMを内蔵させることは困難であった。この発明は、上
記の問題点を解決するためになされたもので、高集積化
が可能な最新のツインウエル構造のマイコンにEEPR
OMを内蔵させた半導体集積回路を提供することを目的
とする。
【0022】
【課題を解決するための手段】上記の目的に鑑み、この
発明の第1の発明は、データの電気的書き込み、消去が
可能な不揮発性メモリトランジスタから構成されるメモ
リセルが多数、マトリクス状に配置されたEEPROM
メモリセルアレイと、このメモリセルアレイへのデータ
の書き込み、消去に必要な高電圧を発生する手段と、上
記高電圧を選択的にメモリセルに供給する手段と、メモ
リセルアレイへのデータの書き込み、読み出しおよび消
去を制御する手段と、を少なくとも備え、上記メモリセ
ルアレイ、およびこのメモリセルアレイの周辺高圧系で
ある上記高電圧発生手段、高電圧供給手段の部分がP型
半導体基板上のNMOS構造もしくはN型半導体基板上
のPMOS構造で形成され、高電圧の加わらない制御手
段が上記半導体基板上に形成されたPウエルおよびNウ
エルを使用したツインウエル領域上にCMOS構造で形
成された単一の半導体集積回路にある。また、第2の発
明は、上記第1の発明において、上記EEPROMメモ
リセルアレイ、およびこのメモリセルアレイの周辺高圧
系である上記高電圧発生手段、高電圧供給手段が形成さ
れた部分の周囲が上記半導体基板と同じ型のPウエル領
域もしくはNウエル領域で囲まれた半導体集積回路にあ
る。
【0023】また、第3の発明は、データを処理するC
PUと、プログラムを格納するROMと、一時的にデー
タを記憶するRAMと、外部とのデータの受け渡しを行
う入出力部と、データの電気的書き込み、消去が可能な
不揮発性メモリトランジスタから構成されるメモリセル
が多数、マトリクス状に配置されたEEPROMメモリ
セルアレイと、このメモリセルアレイへのデータの書き
込み、消去に必要な高電圧を発生する高電圧発生部、上
記高電圧を選択的に上記メモリセルに供給する高電圧供
給部を含むEEPROM周辺高圧系と、上記CPUの制
御に従ってメモリセルアレイへのデータの書き込み、読
み出しおよび消去を制御するEEPROM制御系と、こ
れらを相互に接続するシステムバス手段と、を備え、上
記EEPROMメモリセルアレイおよびEEPROM周
辺高圧系からなる高電圧が加わる部分がP型半導体基板
上のNMOS構造もしくはN型半導体基板上のPMOS
構造で形成され、高電圧の加わらないCPU、ROM、
RAM、入出力部およびEEPROM制御系が上記半導
体基板上に形成されたPウエルおよびNウエルを使用し
たツインウエル領域上にCMOS構造で形成された単一
のマイコン用半導体集積回路にある。また、第4の発明
は、上記EEPROMメモリセルアレイおよびEEPR
OM周辺高圧系が形成された部分の周囲が上記半導体基
板と同じ型のPウエル領域もしくはNウエル領域で囲ま
れたマイコン用半導体集積回路にある。
【0024】
【作用】第1の発明の半導体集積回路では、制御手段等
の高電圧Vppが印加されない電源電圧Vcc系の部分はツ
インウエル構造にするので1μm以下のルールとするこ
とができ、回路の微細化が可能となり、集積度をより高
くできる。一方、高電圧Vppが印加されるEEPROM
メモリセルアレイおよびこのメモリセルアレイの周辺高
圧系である高電圧発生手段、上記高電圧供給手段の部分
は、例えばP型半導体基板上にNMOS構造で形成する
ので、基板効果を抑えることができ、チャージポンプ、
ppスイッチ、メモリセルの正常な動作を可能にする。
第2の発明では、第1の集積回路において、さらに高電
圧Vppが印加されるEEPROMメモリセルアレイおよ
びこのメモリセルアレイの周辺高圧系である高電圧発生
手段、上記高電圧供給手段が形成されるP型基板領域を
Pウエル領域で囲み、できるだけ小さくするようにした
ので、基板の浮きによって生ずるラッチアップ現象の発
生を抑えることができる。
【0025】また第3の発明のマイコン用半導体集積回
路では、第1の発明と同様に、CPU、ROM、RA
M、入出力部およびEEPROM制御系等の高電圧Vpp
が印加されない電源電圧Vcc系はツインウエル領域に形
成するので1μm以下のルールとすることができ、回路
の微細化が可能となり、集積度をより高くで、一方、高
電圧Vppが印加されるEEPROMメモリセルアレイお
よびEEPROM周辺高圧系の部分は、例えばP型半導
体基板上にNMOS構造で形成するので、基板効果を抑
えることができ、チャージポンプ、Vppスイッチ、メモ
リセルの正常な動作を可能にしたマイコン用半導体集積
回路が実現される。第4の発明では、第3の発明の集積
回路において、さらに高電圧Vppが印加されるEEPR
OMメモリセルアレイおよびEEPROM周辺高圧系が
形成されるP型基板領域をPウエル領域で囲み、できる
だけ小さくするようにしたので、基板の浮きによって生
ずるラッチアップ現象の発生を抑えたることができるマ
イコン用半導体集積回路が実現される。
【0026】
【実施例】以下、この発明の実施例を図に従って説明す
る。図1の(a)および(b)にはこの発明による半導体集
積回路の一実施例として、この発明によるEEPROM
を内蔵したマイコン用の半導体集積回路の半導体基板の
構造を示す。図1の(a)は半導体基板上の各機能ブロッ
クのレイアウトのイメージ、図1の(b)は(a)のIB−I
B線に沿った概略的な断面図を示す。この実施例では上
述した従来のものと同様に、P型半導体基板に形成した
ものを示す。図において、100aは半導体集積回路が
形成されたP型の半導体基板、101はCPU、102
はROM/RAM、103は入出力回路であるUAR
T、104および105はEEPROM制御系、107
はEEPROMメモリセルアレイ、108はEEPRO
M周辺高圧系、110はNウエル領域、111は従来よ
り小さくなったP型基板領域、112はPエウル領域、
114はNウエル領域110およびPウエル領域112
からなるツインウエル領域を示す。
【0027】図1の(a)および(b)に示すように、CP
U101、ROM/RAM102、UART103、E
EPROM制御系104および105は、Nウエル領域
110とPウエル領域112からなるツインウエル領域
114上にCMOS構造で形成される。一方、高電圧V
ppが印加されるEEPROMメモリセルアレイ107お
よびEEPROM周辺高圧系108は、P型基板領域1
11上にNMOS構造で形成される。なお、EEPRO
Mメモリセルアレイ107およびEEPROM周辺高圧
系108が形成されるP型基板領域111は、図1の
(a)に破線112aで示すように周囲がPウエル領域で
囲まれるように形成することが望ましい。
【0028】次に図1の(a)および(b)に示された回路
構成によって、P型基板領域111に形成される部分に
ついて説明する。図2はこの発明の半導体集積回路にお
けるEEPROMメモリセルアレイ周辺の回路構成を示
す図である。回路の電気的な構成は図7に示すものと同
じである。そして図2において、一点鎖線111aで囲
われた部分がP型基板領域111上にNMOS構造で形
成される部分である。この領域111aに含まれるの
は、EEPROMメモリセルアレイおよびこのメモリセ
ルアレイに高電圧を選択的に供給する高電圧供給手段に
相当する部分である。上記EEPROMメモリセルアレ
イは、例えば1つのメモリセルMC1およびトランジス
タT1からなる破線で囲まれた4つのメモリセル部を含
む。また上記高電圧供給手段は、Vppスイッチ40a〜
40d、Vppスイッチ46e、46f、高電圧カット用
のトランジスタT5、T6、コラムラッチ39a、39
bとビット線BL1、BL2をそれぞれ接続するトラン
ジスタT7、T8、コラムラッチ39c、39dとコン
トロールゲート線CGL1、CGL2をそれぞれ接続す
るトランジスタT9、T10、コントロールゲート線C
GL1、CGL2をそれぞれグランドに接続するトラン
ジスタT11、T12、ビット線BL1、BL2をそれ
ぞれグランドに接続するトランジスタT13、T14、
プリチャージ用のトランジスタT15〜T18、ソース
線SL1、SL2をグランドに接続するトランジスタT
51、T52、YゲートトランジスタT61、T62、
T71、T72を含む。一方、センスアンプ41、書き
込みバッファ36、各種バッファBF1〜BF7、コラ
ムデコーダ33、ローデコーダ32、コラムラッチ39
a〜39dは高電圧Vppが印加されず電源電圧Vcc系な
ので、図1の(a)のEEPROM制御系104および1
05に含まれる。従って、ツインウエル領域114上に
CMOS構造で形成される。
【0029】図3はこの発明の半導体集積回路における
pp発生回路(高電圧発生回路)44(図5参照)の回路構
成を示す図である。回路の電気的な構成は図8に示す従
来のものと同じである。そして図3において、一点鎖線
111aで囲われた部分がP型基板領域111上にNM
OS構造で形成される部分である。この領域111aに
含まれるのは、高電圧を発生するための高電圧発生手段
に相当する部分である。この高電圧発生手段は、トラン
ジスタM1〜M4、M7、コンデンサC1〜C3、C1
1、C12を含む。一方、波形整形回路200のコンデ
ンサC11およびC12を除く部分等を含む部分は高電
圧Vppが印加されず電源電圧Vcc系なので、図1の(a)
のEEPROM制御系104および105に含まれる。
従って、ツインウエル領域114上にCMOS構造で形
成される。
【0030】図1のEEPROMメモリセルアレイ10
7は上記EEPROMメモリセルアレイに相当し、高圧
周辺系108は上記図2の高電圧供給手段および図3の
高電圧発生手段に相当する。また、EEPROM制御系
104、105(制御手段或はEEPROM制御系)は、
図5に示された回路のうち、図2および図3で一点鎖線
111aで囲んだ部分を除いた部分に相当する。すなわ
ち、メモリセルアレイ31、Vppスイッチ40、46、
Yゲート35およびVpp発生回路44の一部を除く残り
の部分に相当する。なお、図4のシステムバス2がシス
テムバス手段を構成する。
【0031】このように図1の(a)および(b)に示すよ
うに、CPU101、ROM/RAM102、UART
103、EEPROM制御系104および105をP型
半導体基板に形成されたPウエル領域112とNウエル
領域110からなるツインウエル領域114上に形成す
るようにしたので、最新の高集積化されたマイコンと互
換性を持たせることができる。また同時に、EEPRO
Mメモリセルアレイ107およびEEPROM周辺高圧
系108を上記P型半導体基板と同一基板上のP型基板
領域111上に形成するようにしたので、基板効果を低
く押さえ、高圧系の動作が可能になるようにできる。す
なわち、高電圧の印加されない電源系の部分は、高集積
化が可能なツインウエル構造のためのすでに設計された
各種回路がそのまま使用でき、かつこれにEEPROM
を一体に内蔵することができる。これにより開発期間の
短縮、品種展開が容易に行える。さらにP型基板領域1
11をPウエル領域で囲むようにすることにより、ラッ
チアップ耐量が増加し、ラッチアップ現象の発生を抑え
ることができる。
【0032】なお、上記実施例では、P型半導体基板を
使用したものを示したが、この発明はこれに限定され
ず、N型半導体基板を使用しても実施が可能である。こ
の場合、CPU101、ROM/RAM102、UAR
T103、EEPROM制御系104および105をN
型半導体基板に形成されたツインウエル領域にCMOS
構造で形成し、EEPROMメモリセルアレイ107お
よび周辺高圧系108をN型基板領域にPMOS構造で
形成する。また、N型基板領域はNウエル領域で囲むよ
うにする。また、上記実施例では、EEPROMを内蔵
したマイコン用半導体集積回路について説明したが、こ
の発明はこれに限定されず、EEPROMを内蔵したい
かなる半導体集積回路にも実施することが可能で、同様
な効果を奏する。
【0033】
【発明の効果】以上のようにこの発明による半導体集積
回路では、例えばP型基板領域と、Nウエル領域および
Pウエル領域で構成されるツインウエル領域を設け、P
型基板領域に高電圧が印加されるEEPROMメモリセ
ルアレイおよび周辺高圧系をNMOS構造で形成し、ツ
インウエル領域にその他の制御系等をCMOS構造で形
成したので、P型基板領域では高圧系の動作が可能とな
り、ツインウエル領域では高集積化の進んだ最新マイコ
ンプロセスで設計された、種々の回路レイアウトを配置
することができ、開発期間の短縮、品種展開が容易に行
える半導体集積回路を提供できる効果が得られる。ま
た、さらにP型基板領域をPウエル領域で囲むようにす
ることにより、ラッチアップ耐量が増加し、ラッチアッ
プ現象の発生を抑えた信頼性の高い半導体集積回路を提
供することができる。また、この発明では、上記のよう
な構成のマイコン用半導体集積回路を提供できる効果が
得られる。
【図面の簡単な説明】
【図1】(a)はこの発明によるEEPROMを内蔵した
マイコン用半導体集積回路の半導体基板の各機能ブロッ
クのレイアウトのイメージを示す図、(b)は(a)のIB
−IB線に沿った概略的な断面図である。
【図2】この発明による半導体集積回路のEEPROM
メモリセルアレイの周辺の構成を示す回路図である。
【図3】この発明による半導体集積回路のVpp発生回路
の構成を示す回路図である。
【図4】一般的なEEPROMを内蔵したICカード用
マイコンの構成を概略的に示すブロック図である。
【図5】図5はEEPROMの全体構成を示すブロック
図である。
【図6】(a)は図5のEEPROMのメモリセルアレイ
中の1つのメモリセルの断面図、(b)は(a)の等価回路
図である。
【図7】図5のEEPROMのメモリセルアレイの周辺
の構成を示す回路図である。
【図8】図5のVpp発生回路の構成を示す回路図であ
る。
【図9】EEPROMの書き込み時の各種信号のタイミ
ングチャート図である。
【図10】(a)は従来のEEPROMを内蔵したマイコ
ン用半導体集積回路の半導体基板の各機能ブロックのレ
イアウトのイメージを示す図、(b)は(a)のXB−XB線
に沿った概略的な断面図である。
【符号の説明】
100a 半導体基板(半導体集積回路) 101 CPU 102 ROM/RAM 103 UART(入出力部) 104 EEPROM制御系 105 EEPROM制御系 107 EEPROMメモリセルアレイ 108 EEPROM周辺高圧系 110 Nウエル領域 111 P型基板領域 112 Pウエル領域 114 ツインウエル領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年7月5日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】図5はEEPROMの全体構成を示すブロ
ック図である。同図において、31はメモリセルアレイ
であり、メモリセル(図6および7参照)がマトリクス状
に配置され、行単位にワード線、列単位にビット線(共
に図7参照)に接続されている。2aはアドレスバス、
2bはデータバスであり、これらはシステムバスに含ま
れる。ワード線の選択はロウデコーダ32、ビット線の
選択はコラムデコーダ33により行われる。ロウデコー
ダ32は、アドレスラッチ34を介して取り込んだ行ア
ドレスArに基づき、1本のワード線をHレベルに設定
し、他のワード線をLレベルにする。また、コラムデコ
ーダ33は、アドレスラッチ34を介して取り込んだ列
アドレスAcに基づき、Yゲート35を選択的にオンさ
せて、書き込みバッファ36とビット線を電気的に接続
する。なお、ロウデコーダ32およびコラムデコーダ3
3は、制御部37によりその活性/非活性が制御され
る。また、アドレスラッチ34は制御部37の出力に基
づき、アドレス信号を取り込み、行アドレスArおよび
列アドレスAcをそれぞれロウデコーダ32およびコラ
ムデコーダ33に出力する。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】図6の(a)および(b)は、図5で示したE
EPROMのメモリセルアレイ31中の1つのメモリセ
ルを示した図であり、図6の(a)が断面構造を、図6の
(b)が(a)の等価回路を示している。これらの図に示す
ように、メモリセルは、メモリトランジスタMQと、選
択トランジスタSQとから構成されている。図6の(a)
に示すように、P型半導体基板20上に、N型の不純物
を選択的に拡散することにより、n+拡散領域21〜2
3が形成されている。29は絶縁層である。n+拡散領
域21、22間の上に酸化膜47を介してゲート24が
形成され、n+拡散領域22の一部の上からn+拡散領域
22、23間の上に酸化膜48を介してフローティング
ゲート25が形成されている。このフローティングゲー
ト25はn+拡散領域22上において、一部凹部構造と
なっており、この凹部の下の酸化膜48が、膜厚が10
0Å程度のトンネル酸化膜48aとなる。このフローテ
ィングゲート25上に酸化膜49を介して、フローティ
ングゲート25に対応してコントロールゲート26が形
成されている。また、n+拡散領域21上には、アルミ
配線層から成るビット線28が形成されている。このよ
うな構成のメモリセルは、図6の(b)に示すように、エ
ンハンスメント型の選択トランジスタSQと、閾値電圧
が可変なメモリトランジスタMQとの直列接続になって
いる。すなわち、選択トランジスタSQはゲート24を
ゲートとし、n+拡散領域21をドレイン領域、n+拡散
領域22をソース領域として利用し、メモリトランジス
タMQはフローティングゲート25およびコントロール
ゲート26をゲートとし、n+拡散領域22をドレイン
領域、n+拡散領域23をソース領域として利用してい
る。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】ビット線BL1、BL2およびコントロー
ルゲート線CGL1、CGL2の一端はそれぞれトラン
ジスタT7、T8、T9、T10を介してコラムラッチ
39a、39b、39c、39dに接続される。コント
ロールゲート線CGL1、CGL2の他端はそれぞれY
ゲートトランジスタT61、T62を介して共通コント
ロールゲート線CCGLに接続される。ビット線BL
1、BL2の他端はそれぞれYゲートトランジスタT7
1、T72を介してI/O線I/Oに接続される。トラ
ンジスタT61、T71のゲートにはコラムデコーダ3
3の出力線CDL1がそれぞれ接続される。同様にトラ
ンジスタT62、T72には出力線CDL2がそれぞれ
接続される。共通コントロールゲート線CCGLはバッ
ファBF1に接続され、I/O線I/Oは書き込みバッ
ファ36およびセンスアンプ41に接続される。また、
コントロールゲート線CGL1、CGL2、ビット線B
L1、BL2、ワード線WL1、WL2はそれぞれVpp
スイッチ40a〜40d、46e、46fに接続されて
いる。Vppスイッチ40a〜40d、46e、46f
は、15〜20V程度の高電圧を印加する高電圧線VP
PLに接続されており、消去用クロック信号CLKE、
プログラム用クロック信号CLKP、ワード線用クロッ
ク信号CLKWをそれぞれ取り込み、これらのクロック
信号が供給されると接続したコントロールゲート線CG
L1、CGL2、ビット線BL1、BL2およびワード
線WL1、WL2がHレベルの場合に、高電圧Vppに昇
圧する。なお、ワード線WL1、WL2が高電圧Vpp
昇圧されても、ゲートに電源Vccが印加されたトランジ
スタT5、T6により、高電圧Vppがロウデコーダ32
に伝わらないようにしている。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】また図9は、EEPROMの書き込み時の
各種信号波形を示すタイムチャート図である。以下、図
5ないし図7並びに図9を参照しつつ、メモリセルMC
1が選択された場合の書き込み動作について説明する。
まず、ラッチ開始信号WEによってラッチ信号LATC
HがHレベルとなることにより、ラッチサイクルが開始
する。ラッチサイクルの開始と共に、制御部37により
コラムラッチ39a〜39d、コラムデコーダ33、書
き込みバッファ36が活性化され、共通コントロールゲ
ート線CCGLはHレベルに設定される。一方、制御部
37の制御によりロウデコーダ32およびセンスアンプ
41は非活性になる。ラッチ信号LATCHがHレベル
の期間に、コラムデコーダ33により選択されたトラン
ジスタT61、T71がオンし、データラッチ43のデ
ータ(“H"が情報“0"、“L"が情報“1")が書き込
みバッファ36、I/O線I/Oおよびビット線BL1
およびトランジスタT7を介してコラムラッチ39a
ラッチされるとともに、Hレベルが共通コントロールゲ
ート線CCGLおよびコントロールゲート線CGL1を
介してコラムラッチ39cにラッチされる。そして、次
に、書き込み開始信号CEが一旦、Hレベルになること
によって信号LATCHがLレベルとなり、消去サイク
ル信号ERSが立ち上がり消去サイクルが開始する。消
去サイクル信号ERSがHレベルの期間が消去サイクル
となり、プログラムサイクル選択信号PRS(即ち反転
プログラムサイクル選択信号PRSバーの反転信号)が
Hレベルの期間がプログラムサイクルとなる。これらの
信号ERS、PRSのHレベルのパルス幅は制御部37
がタイマー38を利用して所定の幅になるように設定し
ている。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】消去サイクル時は、制御部37によりロウ
デコーダ32が活性化され、ロウデコーダ32によりワ
ード線WL1のみがHレベルに設定される。また、制御
部37によりコラムデコーダ33が非活性にされる。続
いて高電圧線VPPLにパルス幅4m(ミリ)秒程度の高
電圧Vppを与えることにより、Vppスイッチ40a〜
0dおよび46e、46fに高電圧Vppが印加される。
そして、制御部37は発振回路45およびVpp発生回路
44からなる高周波発振器から数MHzの高周波の消去
用クロック信号CLKEおよびワード線用クロック信号
CLKWをそれぞれVppスイッチ40a、40bおよび
ppスイッチ46e、46fに与える。また、反転プロ
グラムサイクル選択信号PRSバーがHレベルであるた
め、ソース線SL1、SL2は接地される。このように
設定すると、Vppスイッチ40a、46eにより、Hレ
ベルである、ワード線WL1とコントロールゲート線C
GL1とが高電圧Vppに立ち上げられ、メモリトランジ
スタMQ1のフローティングゲート25(図6参照)とド
レイン領域(n+拡散領域22)間にトンネル現象が生
じ、フローティングゲート25への電子の注入が行わ
れ、メモリトランジスタMQ1の閾値電圧は正にシフト
する(情報“1"の記憶)。なお、消去サイクルが終了す
るとコントロールゲート線CGL1の電位はLレベルに
リセットされる。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】図8にはさらに波形整形回路200が示さ
れている。同図においてVpp発生回路44の出力電圧V
ppを、キャパシタC11およびC12により分圧し、こ
れをサンプル信号として接続線L1を介してコンパレー
タ220の負入力部に入力している。一方、コンパレー
タ220の正入力部には電源電圧Vccの出力電圧がスイ
ッチトキャパシタ210および接続線L2を介して入力
されている。スイッチトキャパシタ210は、電源電圧
ccと接続線L2の間に直列に接続されたトランジスタ
T211およびT212、これらのトランジスタT21
1、T212の接続点に一方の電極が接続され、他方の
電極が接地されたキャパシタC14、および接続線L2
と接地間に接続されたキャパシタC13より成ってい
る。トランジスタT211およびT212のゲートには
各々クロック信号φ、反転クロック信号φバーが印加さ
れ、トランジスタT211のドレインには電源電圧Vcc
がトランジスタT212のソースには接続線L2が接続
されている。このように構成することで、スイッチトキ
ャパシタ210のクロック信号φおよびキャパシタC1
3、C14で決定する時定数に従い接続線L2の電圧
立ち上がりが波形整形され、この波形整形された電圧が
コンパレータ220の正入力部に参照電圧として入力さ
れる。従って、コンパレータ220は、この参照電圧と
前述したVpp発生回路44の出力電圧との差をフィード
バック信号SFとして発生し、これによりクロック信号
CLK1、CLK2を制御することで、参照電圧と同様
な立ち上がり波形でVpp発生回路44の出力が高電圧に
立ち上がる。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0026
【補正方法】変更
【補正内容】
【0026】
【実施例】以下、この発明の実施例を図に従って説明す
る。図1の(a)および(b)にはこの発明による半導体集
積回路の一実施例として、この発明によるEEPROM
を内蔵したマイコン用の半導体集積回路の半導体基板の
構造を示す。図1の(a)は半導体基板上の各機能ブロッ
クのレイアウトのイメージ、図1の(b)は(a)のIB−I
B線に沿った概略的な断面図を示す。この実施例では上
述した従来のものと同様に、P型半導体基板に形成した
ものを示す。図において、100aは半導体集積回路が
形成されたP型の半導体基板、101はCPU、102
はROM/RAM、103は入出力回路であるUAR
T、104および105はEEPROM制御系、107
はEEPROMメモリセルアレイ、108はEEPRO
M周辺高圧系、110はNウエル領域、111は従来よ
り小さくなったP型基板領域、112はPウエル領域
114はNウエル領域110およびPウエル領域112
からなるツインウエル領域を示す。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/092 9170−4M H01L 27/08 321 K

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 データの電気的書き込み、消去が可能な
    不揮発性メモリトランジスタから構成されるメモリセル
    が多数、マトリクス状に配置されたEEPROMメモリ
    セルアレイと、 このメモリセルアレイへのデータの書き込み、消去に必
    要な高電圧を発生する手段と、 上記高電圧を選択的にメモリセルに供給する手段と、 メモリセルアレイへのデータの書き込み、読み出しおよ
    び消去を制御する手段と、 を少なくとも備え、上記メモリセルアレイ、およびこの
    メモリセルアレイの周辺高圧系である上記高電圧発生手
    段、高電圧供給手段の部分がP型半導体基板上のNMO
    S構造もしくはN型半導体基板上のPMOS構造で形成
    され、高電圧の加わらない制御手段が上記半導体基板上
    に形成されたPウエルおよびNウエルを使用したツイン
    ウエル領域上にCMOS構造で形成された単一の半導体
    集積回路。
  2. 【請求項2】 上記EEPROMメモリセルアレイ、お
    よびこのメモリセルアレイの周辺高圧系である上記高電
    圧発生手段、高電圧供給手段が形成された部分の周囲が
    上記半導体基板と同じ型のPウエル領域もしくはNウエ
    ル領域で囲まれた請求項1の半導体集積回路。
  3. 【請求項3】 データを処理するCPUと、 プログラムを格納するROMと、 一時的にデータを記憶するRAMと、 外部とのデータの受け渡しを行う入出力部と、 データの電気的書き込み、消去が可能な不揮発性メモリ
    トランジスタから構成されるメモリセルが多数、マトリ
    クス状に配置されたEEPROMメモリセルアレイと、 このメモリセルアレイへのデータの書き込み、消去に必
    要な高電圧を発生する高電圧発生部、上記高電圧を選択
    的に上記メモリセルに供給する高電圧供給部を含むEE
    PROM周辺高圧系と、 上記CPUの制御に従ってメモリセルアレイへのデータ
    の書き込み、読み出しおよび消去を制御するEEPRO
    M制御系と、 これらを相互に接続するシステムバス手段と、 を備え、上記EEPROMメモリセルアレイおよびEE
    PROM周辺高圧系からなる高電圧が加わる部分がP型
    半導体基板上のNMOS構造もしくはN型半導体基板上
    のPMOS構造で形成され、高電圧の加わらないCP
    U、ROM、RAM、入出力部およびEEPROM制御
    系が上記半導体基板上に形成されたPウエルおよびNウ
    エルを使用したツインウエル領域上にCMOS構造で形
    成された単一のマイコン用半導体集積回路。
  4. 【請求項4】 上記EEPROMメモリセルアレイおよ
    びEEPROM周辺高圧系が形成された部分の周囲が上
    記半導体基板と同じ型のPウエル領域もしくはNウエル
    領域で囲まれた請求項3のマイコン用半導体集積回路。
JP31358592A 1992-11-24 1992-11-24 半導体集積回路 Expired - Lifetime JP2749747B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31358592A JP2749747B2 (ja) 1992-11-24 1992-11-24 半導体集積回路
DE69317853T DE69317853T2 (de) 1992-11-24 1993-01-21 Integrierte Halbleiterschaltung
EP93100871A EP0598974B1 (en) 1992-11-24 1993-01-21 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31358592A JP2749747B2 (ja) 1992-11-24 1992-11-24 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH06163858A true JPH06163858A (ja) 1994-06-10
JP2749747B2 JP2749747B2 (ja) 1998-05-13

Family

ID=18043086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31358592A Expired - Lifetime JP2749747B2 (ja) 1992-11-24 1992-11-24 半導体集積回路

Country Status (3)

Country Link
EP (1) EP0598974B1 (ja)
JP (1) JP2749747B2 (ja)
DE (1) DE69317853T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506874A (ja) * 1999-07-29 2003-02-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置
JP2004103197A (ja) * 2002-09-11 2004-04-02 Elan Microelectronics Corp オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ及びその形成方法とプログラム方法
JP2016213300A (ja) * 2015-05-07 2016-12-15 エスアイアイ・セミコンダクタ株式会社 半導体メモリ装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0714133B1 (en) * 1994-11-24 2002-02-06 STMicroelectronics S.r.l. EEPROM integrated device with reduced body effect and twin-well manufacturing process thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157464A (ja) * 1986-12-22 1988-06-30 Matsushita Electronics Corp 半導体装置
DE68913695T2 (de) * 1988-12-27 1994-10-20 Nippon Electric Co Mikrorechner mit einem elektrisch löschbaren und programmierbaren nichtflüchtigen Speicher.
JPH04211155A (ja) * 1990-01-29 1992-08-03 Matsushita Electron Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506874A (ja) * 1999-07-29 2003-02-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置
JP5014543B2 (ja) * 1999-07-29 2012-08-29 エヌエックスピー ビー ヴィ 半導体装置
JP2004103197A (ja) * 2002-09-11 2004-04-02 Elan Microelectronics Corp オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ及びその形成方法とプログラム方法
JP2016213300A (ja) * 2015-05-07 2016-12-15 エスアイアイ・セミコンダクタ株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
DE69317853T2 (de) 1998-09-03
DE69317853D1 (de) 1998-05-14
JP2749747B2 (ja) 1998-05-13
EP0598974B1 (en) 1998-04-08
EP0598974A2 (en) 1994-06-01
EP0598974A3 (en) 1994-11-09

Similar Documents

Publication Publication Date Title
KR970004069B1 (ko) 반도체 집적회로
US7317640B2 (en) Nonvolatile memory with erasable parts
US5414669A (en) Method and apparatus for programming and erasing flash EEPROM memory arrays utilizing a charge pump circuit
US7512007B2 (en) Data processing device
US4813018A (en) Nonvolatile semiconductor memory device
US5375083A (en) Semiconductor integrated circuit including a substrate having a memory cell array surrounded by a well structure
US20020012273A1 (en) Nonvolatile semiconductor memory device including a circuit for providing a boosted potential
US5373479A (en) Low-power consumption simple row addressing system incorporated in semiconductor memory device for boosting selected word line over power voltage level
JPH05325578A (ja) 不揮発性半導体記憶装置
US20130242672A1 (en) Non-volatile Memory Device And A Method Of Operating Same
TW201801075A (zh) 非揮發性半導體儲存裝置及其字元線的驅動方法
EP1242889B1 (en) A single chip embedded microcontroller having multiple non-volatile erasable proms sharing a single high voltage generator
JPH07169282A (ja) 半導体不揮発性記憶装置
US20080079479A1 (en) Reduced time constant charge pump and method for charging a capacitive load
EP0710959A2 (en) Semiconductor device equipped with simple stable switching circuit for selectively supplying different power voltages
JP2749747B2 (ja) 半導体集積回路
JP2001085633A (ja) 容量構造を有する半導体装置、およびこの容量構造を用いたチャージポンプ回路、ならびにチャージポンプ回路を用いた半導体装置
JP2573116B2 (ja) 不揮発性半導体記憶装置
JPH0644778A (ja) 半導体メモリ装置
JP3204799B2 (ja) 半導体メモリ装置
KR101104642B1 (ko) 비휘발성 메모리 장치
Yu et al. Design of 256 bit single-poly MTP memory based on BCD process
US5994948A (en) CMOS twin-tub negative voltage switching architecture
KR102281629B1 (ko) 임베디드 플래쉬 메모리의 셀 제어회로
JP2004079036A (ja) 電圧制御回路及び半導体記憶装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 15

EXPY Cancellation because of completion of term