DE69429815T2 - Integrierte EEPROM-Schaltung mit reduziertem Substrat-Effekt und Zwei-Wannen-Herstellungsverfahren hiervon - Google Patents

Integrierte EEPROM-Schaltung mit reduziertem Substrat-Effekt und Zwei-Wannen-Herstellungsverfahren hiervon

Info

Publication number
DE69429815T2
DE69429815T2 DE69429815T DE69429815T DE69429815T2 DE 69429815 T2 DE69429815 T2 DE 69429815T2 DE 69429815 T DE69429815 T DE 69429815T DE 69429815 T DE69429815 T DE 69429815T DE 69429815 T2 DE69429815 T2 DE 69429815T2
Authority
DE
Germany
Prior art keywords
manufacturing process
substrate effect
reduced substrate
eeprom circuit
integrated eeprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69429815T
Other languages
English (en)
Other versions
DE69429815D1 (de
Inventor
Bruno Vajana
Livio Baldi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69429815D1 publication Critical patent/DE69429815D1/de
Publication of DE69429815T2 publication Critical patent/DE69429815T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
DE69429815T 1994-11-24 1994-11-24 Integrierte EEPROM-Schaltung mit reduziertem Substrat-Effekt und Zwei-Wannen-Herstellungsverfahren hiervon Expired - Fee Related DE69429815T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP94830544A EP0714133B1 (de) 1994-11-24 1994-11-24 Integrierte EEPROM-Schaltung mit reduziertem Substrat-Effekt und Zwei-Wannen-Herstellungsverfahren hiervon

Publications (2)

Publication Number Publication Date
DE69429815D1 DE69429815D1 (de) 2002-03-21
DE69429815T2 true DE69429815T2 (de) 2002-09-26

Family

ID=8218579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69429815T Expired - Fee Related DE69429815T2 (de) 1994-11-24 1994-11-24 Integrierte EEPROM-Schaltung mit reduziertem Substrat-Effekt und Zwei-Wannen-Herstellungsverfahren hiervon

Country Status (2)

Country Link
EP (1) EP0714133B1 (de)
DE (1) DE69429815T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214666B1 (en) 1998-12-18 2001-04-10 Vantis Corporation Method of forming a non-volatile memory device
US6232631B1 (en) 1998-12-21 2001-05-15 Vantis Corporation Floating gate memory cell structure with programming mechanism outside the read path
US6282123B1 (en) 1998-12-21 2001-08-28 Lattice Semiconductor Corporation Method of fabricating, programming, and erasing a dual pocket two sided program/erase non-volatile memory cell
US6294809B1 (en) 1998-12-28 2001-09-25 Vantis Corporation Avalanche programmed floating gate memory cell structure with program element in polysilicon
US6215700B1 (en) 1999-01-07 2001-04-10 Vantis Corporation PMOS avalanche programmed floating gate memory cell structure
US6326663B1 (en) 1999-03-26 2001-12-04 Vantis Corporation Avalanche injection EEPROM memory cell with P-type control gate
US6424000B1 (en) 1999-05-11 2002-07-23 Vantis Corporation Floating gate memory apparatus and method for selected programming thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1232354B (it) * 1989-09-04 1992-01-28 Sgs Thomson Microelectronics Procedimento per la realizzazione di celle di memoria eeprom a singolo livello di polisilicio e ossido sottile utilizzando ossidazione differenziale.
JPH0770628B2 (ja) * 1989-10-06 1995-07-31 株式会社東芝 半導体装置およびその製造方法
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
JP2749747B2 (ja) * 1992-11-24 1998-05-13 三菱電機株式会社 半導体集積回路

Also Published As

Publication number Publication date
EP0714133B1 (de) 2002-02-06
EP0714133A1 (de) 1996-05-29
DE69429815D1 (de) 2002-03-21

Similar Documents

Publication Publication Date Title
DE69840246D1 (de) Elektronisches Bauteil und Herstellungsverfahren
DE69615437D1 (de) Integrierte Schaltungsanordnung und Herstellungsverfahren
DE69718693D1 (de) Elektronisches Bauteil und Herstellungsverfahren
DE69627252D1 (de) Halbleitersubstrat und Herstellungsverfahren
KR960015789A (ko) 전자부품과 그 제조방법
DE59506659D1 (de) Mikrosystem mit integrierter Schaltung und mikromechanischem Bauteil und Herstellverfahren
DE69522514D1 (de) Halbleiteranordnung und Herstellungsverfahren
DE69929456D1 (de) Nahfeldabtastkopf und herstellungsverfahren
DE69526539D1 (de) Halbleiteranordnung und Herstellungsverfahren
DE69527330D1 (de) Halbleiteranordnung und Herstellungsverfahren
DE69525795T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69435045D1 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE69430513D1 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE69430511D1 (de) Halbleiteranordnung und Herstellungverfahren
KR950034612A (ko) 반도체 구조물 및 그 제조 방법
DE69522151D1 (de) Eingeschlossenes integriertes plastikvergossenes Mehr-Chip-Modul-Substrat und dessen Herstellungsverfahren
DE69510122D1 (de) Aufnahmelasche, Herstellungsverfahren dafür und saugfähiger Artikel mit solcher Lasche
DE69936483D1 (de) Laminierte Leiterplatte und Herstellungsverfahren
DE69429906T2 (de) Halbleiterstruktur und Herstellungsverfahren
DE69526543D1 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE69730775D1 (de) Logische Schaltung und zugehöriges Herstellungsverfahren
DE69433337D1 (de) Halbleiterbauelement und dessen Herstellungsverfahren
DE69940237D1 (de) Harzverkapselte elektronische Bauteile und deren Herstellungsverfahren
DE69536130D1 (de) Halbleiterbauelement und dessen Herstellungsverfahren
DE69429815T2 (de) Integrierte EEPROM-Schaltung mit reduziertem Substrat-Effekt und Zwei-Wannen-Herstellungsverfahren hiervon

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee