JPH06163750A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06163750A
JPH06163750A JP31849992A JP31849992A JPH06163750A JP H06163750 A JPH06163750 A JP H06163750A JP 31849992 A JP31849992 A JP 31849992A JP 31849992 A JP31849992 A JP 31849992A JP H06163750 A JPH06163750 A JP H06163750A
Authority
JP
Japan
Prior art keywords
heat spreader
island
semiconductor device
heat
dimples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31849992A
Other languages
English (en)
Other versions
JP3157933B2 (ja
Inventor
Tatsuya Hirai
達也 平井
Tokumasa Higuchi
徳昌 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31849992A priority Critical patent/JP3157933B2/ja
Publication of JPH06163750A publication Critical patent/JPH06163750A/ja
Application granted granted Critical
Publication of JP3157933B2 publication Critical patent/JP3157933B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、アイランド2とヒートスプレッダ
11との間の間隔が狭くなるのを防止して、両者間に封
止材6を良好に充填し、これにより装置全体としての放
熱性を高め、信頼性を向上させることを目的とするもの
である。 【構成】 ヒートスプレッダ11の両面にディンプル1
1c,11dを形成し、かつ一方の面のディンプル11
cを他方の面のディンプル11dに対して1/2ピッチ
ずつ変位配置した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、放熱用のヒートスプ
レッダが封止材内でアイランドに対向配置されている半
導体装置に関するものである。
【0002】
【従来の技術】図7は従来のこの種の半導体装置の一例
を示す断面図である。図において、1は半導体チップ、
2は半導体チップ1を載置保持するアイランド、3はリ
ードフレーム、3aはリードフレーム3におけるインナ
ーリード、3bはリードフレーム3におけるアウターリ
ード、4は半導体チップ1上の電極(図示せず)とイン
ナーリード3aとを電気的に接続する金属細線、5はア
イランド2に間隔を隔てて対向配置されている放熱用の
ヒートスプレッダ、6はリードフレーム3のアウターリ
ード3bを除いて半導体チップ1,アイランド2,イン
ナーリード3a,金属細線4およびヒートスプレッダ5
を保護するためにこれらを被覆した状態で固化している
封止材である。
【0003】また、ヒートスプレッダ5は、図7におけ
る下面を図8に示すように、本体部5aと、4つの角隅
部の本体支持部5bとからなっており、本体部5aに
は、多数のディンプル5cと、複数のスルーホール5d
とが設けられている。また、封止材6で被覆した後も、
本体支持部5bとインナーリード3aとは分離されてい
る。
【0004】次に、動作について説明する。半導体チッ
プ1は、電流が供給されることにより発熱する。その熱
は、アイランド2から、アイランド2とヒートスプレッ
ダ5との間に充填されている封止材部分6aを介してヒ
ートスプレッダ5に伝搬し、ヒートスプレッダ5から封
止材部分6bを介して外部に放出される。すなわち、ヒ
ートスプレッダ5を介しての熱伝導による放熱によっ
て、半導体チップ1の異常昇温を防止し、半導体チップ
1の誤動作を避けて信頼性を高めるようにしている。
【0005】また、ヒートスプレッダ5には、封止材部
分6bとの密着力を高めるため、ディンプル5cが設け
られている。これにより、大気中の水分を吸湿した封止
材6が半導体装置実装時に急激に温度上昇することによ
り、封止材6にクラックが発生するのを防止している。
【0006】
【発明が解決しようとする課題】上記のように構成され
た従来の半導体装置においては、ヒートスプレッダ5の
下面のみにディンプル5cが設けられているため、ディ
ンプル5cのエッチング加工により本体部5aが湾曲状
にたわみ、アイランド2とヒートスプレッダ5との間の
間隔がアイランド2の中央部に向かうに従って狭くなっ
てしまう。このため、封止材6によるモールド成形の
際、アイランド2とヒートスプレッダ5との間に封止材
6が完全に注入されず、封止材未充填部分や気泡(ボイ
ド)が生じ、封止材6の熱伝導率が低下して、装置全体
としての放熱性が低下するという問題点があった。
【0007】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、アイランドと
ヒートスプレッダとの間の間隔が狭くなるのを防止し
て、両者間に封止材を良好に充填することができ、これ
により封止材の熱伝導率の低下を防止し、装置全体とし
ての放熱性を高め、信頼性を向上させることができる半
導体装置を得ることを目的とする。
【0008】
【課題を解決するための手段】請求項1に係る発明の半
導体装置は、ヒートスプレッダの両面にディンプル加工
を施し、かつ一方の面のディンプルを他方の面のディン
プルに対して1/2ピッチずつ変位配置したものであ
る。
【0009】請求項2に係る発明の半導体装置は、ヒー
トスプレッダのアイランドに対向する面の反対面に、互
いに交差する少なくとも2本の直線に沿う未形成部分を
除いて、ディンプル加工を施したものである。
【0010】請求項3の発明に係る半導体装置は、ヒー
トスプレッダのアイランドに対向する面の反対面にディ
ンプル加工を施すとともに、ヒートスプレッダのアイラ
ンドに対向する面にコイニング加工を施したものであ
る。
【0011】請求項4の発明に係る半導体装置は、ヒー
トスプレッダのアイランドに対向する面の反対面にディ
ンプル加工を施すとともに、ヒートスプレッダに互いに
交差する少なくとも2本の直線に沿ってスリットを設け
たものである。
【0012】
【作用】この発明においては、上記手段によりヒートス
プレッダのたわみを防止し、平坦性を向上させて、モー
ルド時の封止材注入が良好に行われるようにする。
【0013】
【実施例】以下、この発明の実施例を示す図について説
明する。なお、各図中、図7および図8と同一又は相当
部分には同一符号を付し、その説明を省略する。
【0014】実施例1.図1は請求項1の発明の一実施
例による半導体装置の断面図である。図において、11
はアイランド2に間隔を隔てて対向配置されている放熱
用のヒートスプレッダであり、このヒートスプレッダ1
1は、例えば銅材からなり、本体部11aと本体支持部
11bとから構成されている。また、本体部11aに
は、その両面にディンプル11c,11dが形成されて
いる。さらに、上面ディンプル11cは、下面ディンプ
ル11dに対して1/2ピッチずつ変位配置されてい
る。さらにまた、上面ディンプル11cおよび下面ディ
ンプル11dの深さは、それぞれヒートスプレッダ11
の板厚の約半分となっており、上下面が貫通穴にならな
いように構成されている。
【0015】このようなヒートスプレッダ11では、両
面にディンプル11c,11dを形成したことにより、
ディンプル加工、すなわちエッチング加工も両面からほ
ぼ均等に行われることになり、ヒートスプレッダ11の
たわみが防止され、平坦性が保たれる。このため、モー
ルド時にアイランド2とヒートスプレッダ11との間に
も封止材6が良好に充填され、封止材未充填部分や気泡
が生じることがない。この結果、封止材6の熱伝導率の
低下は防止され、装置全体としての放熱性が高められ
る。
【0016】実施例2.次に、図2は請求項2の発明の
一実施例によるヒートスプレッダのアイランドに対向す
る面の反対面を示す図である。図において、ヒートスプ
レッダ12は、本体部12aと本体支持部12bとから
構成されており、本体部12aのアイランド2(図1)
に対向する面の反対面のみに多数のディンプル12cが
エッチング加工されている。また、ディンプル12c
は、直交する2本の直線に沿う未形成部分12dを除い
て形成されている。すなわち、未形成部分12dは、そ
れぞれヒートスプレッダ12の一辺の中央部から対向す
る辺の中央部に向けて延びている。さらに、ヒートスプ
レッダ12には、アイランド2との間に封止材6が注入
され易くなるように複数のスルーホール12eが設けら
れている。
【0017】このようなヒートスプレッダ12では、デ
ィンプル12cは一方の面のみに形成されているが、未
形成部分12dが残されているため、全体的な強度が高
くなり、平坦性が保たれる。従って、アイランド2とヒ
ートスプレッダ12との間に良好に封止材6(図1)を
充填でき、半導体装置の放熱性が高められる。
【0018】実施例3.なお、未形成部分12dの配置
は上記実施例2に限定されるものではなく、例えば図3
に示すように、ヒートスプレッダ12の2本の対角線に
沿って配置してもよい。
【0019】また、未形成部分12dの配置方法は上記
実施例2,3に限定されるものではない。但し、たわみ
をより効果的に防止するためには、ヒートスプレッダ1
2を90度ずつ回転させたときに、常に同じ配置となる
ようにヒートスプレッダ12の中心点に対称に配置する
のが望ましい。
【0020】実施例4.次に、図4は請求項3の発明の
一実施例によるヒートスプレッダの製造途中の状態を示
す断面図である。図において、ヒートスプレッダ13
は、本体部13aと本体支持部13bとから構成されて
おり、本体部13aのアイランド2(図1)に対向する
面の反対面のみに多数のディンプル13cがエッチング
加工されている。また、ヒートスプレッダ13のアイラ
ンド2に対向する面には、パンチ14によるコイニング
加工が施されている。
【0021】このようなヒートスプレッダ13では、デ
ィンプル13cは一方の面のみに形成されているが、他
方の面にコイニング加工を施すことにより、エッチング
加工によるたわみが矯正され、平坦性が保たれる。従っ
て、アイランド2とヒートスプレッダ13との間に良好
に封止材6(図1)を充填でき、半導体装置の放熱性が
高められる。
【0022】実施例5.次に、図5は請求項4の発明の
一実施例によるヒートスプレッダのアイランドに対向す
る面の反対面を示す図である。図において、ヒートスプ
レッダ15は、本体部15aと本体支持部15bとから
構成されており、本体部15aのアイランド2(図1)
に対向する面の反対面のみに多数のディンプル15cが
エッチング加工されている。また、ヒートスプレッダ1
5には、互いに直交する2本の直線に沿う十字状のスリ
ット15dと、複数のスルーホール12eとが設けられ
ている。
【0023】このようなヒートスプレッダ15では、ス
リット15dを設けたことにより、ディンプル15cの
エッチング加工によるたわみが緩和され、平坦性が保た
れる。従って、アイランド2とヒートスプレッダ13と
の間に良好に封止材6(図1)を充填でき、半導体装置
の放熱性が高められる。
【0024】ここで、スリット15dは、例えばディン
プル15cのエッチング時に同時に設けることができ
る。すなわち、ディンプル15c,スリット15dおよ
びスルーホール15eの部分がそれぞれ開口したマスク
をヒートスプレッダ13の一方の面にかぶせ、スリット
15dおよびスルーホール15eの部分のみが開口した
マスクをヒートスプレッダ13の他方の面にかぶせた状
態で、ディンプル15cが板厚の半分より若干深くなる
ようにエッチングを行えばよい。これにより、両面から
エッチングされるスリット15dおよびスルーホール1
5eが貫通することになる。但し、スリット15dの形
成方法は、この方法に限定されるものではない。
【0025】実施例6.なお、上記実施例5ではスリッ
ト15dを十字状に設けたが、スリット15dの配置は
これに限定されるものではなく、例えば図6に示すよう
に、ヒートスプレッダ13の2本の対角線に沿うX字状
に設けてもよい。
【0026】また、ヒートスプレッダの材料は、ディン
プル等の加工が可能で伝熱性に優れていればよく、銅に
限定されるものではない。
【0027】
【発明の効果】以上説明したように、請求項1の発明の
半導体装置は、ヒートスプレッダの両面にディンプル加
工を施し、かつ一方の面のディンプルを他方の面のディ
ンプルに対して1/2ピッチずつ変位配置したので、ヒ
ートスプレッダのたわみが防止されて平坦性が保たれ、
従ってアイランドとヒートスプレッダとの間の間隔が狭
くなるのを防止して、両者間に封止材を良好に充填する
ことができ、これにより封止材の熱伝導率の低下を防止
し、装置全体としての放熱性を高め、信頼性を向上させ
ることができるなどの効果を奏する。
【0028】また、請求項2の発明の半導体装置は、ヒ
ートスプレッダのアイランドに対向する面の反対面に、
互いに直交する少なくとも2本の直線に沿う未形成部分
を除いて、ディンプル加工を施したので、未形成部分に
よりヒートスプレッダが補強され、これによりヒートス
プレッダのたわみが防止されて平坦性が保たれ、上記請
求項1の発明と同様の効果が得られる。
【0029】さらに、請求項3の発明の半導体装置は、
ヒートスプレッダのアイランドに対向する面の反対面に
ディンプル加工を施すとともに、ヒートスプレッダのア
イランドに対向する面にコイニング加工を施したので、
ディンプル加工によるヒートスプレッダのたわみを矯正
することができ、これによりヒートスプレッダの平坦性
が保たれ、上記請求項1の発明と同様の効果が得られ
る。
【0030】さらにまた、請求項4の発明の半導体装置
は、ヒートスプレッダのアイランドに対向する面の反対
面にディンプル加工を施すとともに、ヒートスプレッダ
に互いに直交する少なくとも2本の直線に沿ってスリッ
トを設けたので、このスリットによりヒートスプレッダ
のたわみが緩和され、これによりヒートスプレッダの平
坦性が保たれ、上記請求項1の発明と同様の効果が得ら
れる。
【図面の簡単な説明】
【図1】請求項1の発明の一実施例による半導体装置の
断面図である。
【図2】請求項2の発明の一実施例によるヒートスプレ
ッダのアイランドに対向する面の反対面を示す図であ
る。
【図3】請求項2の発明の他の実施例によるヒートスプ
レッダのアイランドに対向する面の反対面を示す図であ
る。
【図4】請求項3の発明の一実施例によるヒートスプレ
ッダの製造途中の状態を示す断面図である。
【図5】請求項4の発明の一実施例によるヒートスプレ
ッダのアイランドに対向する面の反対面を示す図であ
る。
【図6】請求項4の発明の他の実施例によるヒートスプ
レッダのアイランドに対向する面の反対面を示す図であ
る。
【図7】従来の半導体装置の一例の断面図である。
【図8】図7のヒートスプレッダのアイランドに対向す
る面の反対面を示す図である。
【符号の説明】
1 半導体チップ 2 アイランド 6 封止材 11 ヒートスプレッダ 11c 上面ディンプル 11d 下面ディンプル 12 ヒートスプレッダ 12c ディンプル 12d 未形成部分 13 ヒートスプレッダ 13c ディンプル 15 ヒートスプレッダ 15c ディンプル 15d スリット

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 放熱用のヒートスプレッダが、半導体チ
    ップを載置保持するアイランドに対向するように封止材
    内に配置されている半導体装置において、上記ヒートス
    プレッダの両面にディンプル加工が施されており、かつ
    一方の面のディンプルが他方の面のディンプルに対して
    1/2ピッチずつ変位配置されていることを特徴とする
    半導体装置。
  2. 【請求項2】 放熱用のヒートスプレッダが、半導体チ
    ップを載置保持するアイランドに対向するように封止材
    内に配置されている半導体装置において、上記ヒートス
    プレッダの上記アイランドに対向する面の反対面に、互
    いに交差する少なくとも2本の直線に沿う未形成部分を
    除いて、ディンプル加工が施されていることを特徴とす
    る半導体装置。
  3. 【請求項3】 放熱用のヒートスプレッダが、半導体チ
    ップを載置保持するアイランドに対向するように封止材
    内に配置されている半導体装置において、上記ヒートス
    プレッダは、上記アイランドに対向する面の反対面にデ
    ィンプル加工が施されているとともに、上記アイランド
    に対向する面にコイニング加工が施されていることを特
    徴とする半導体装置。
  4. 【請求項4】 放熱用のヒートスプレッダが、半導体チ
    ップを載置保持するアイランドに対向するように封止材
    内に配置されている半導体装置において、上記ヒートス
    プレッダは、上記アイランドに対向する面の反対面にデ
    ィンプル加工が施されているとともに、互いに交差する
    少なくとも2本の直線に沿ってスリットが設けられてい
    ることを特徴とする半導体装置。
JP31849992A 1992-11-27 1992-11-27 半導体装置 Expired - Fee Related JP3157933B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31849992A JP3157933B2 (ja) 1992-11-27 1992-11-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31849992A JP3157933B2 (ja) 1992-11-27 1992-11-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH06163750A true JPH06163750A (ja) 1994-06-10
JP3157933B2 JP3157933B2 (ja) 2001-04-23

Family

ID=18099808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31849992A Expired - Fee Related JP3157933B2 (ja) 1992-11-27 1992-11-27 半導体装置

Country Status (1)

Country Link
JP (1) JP3157933B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034705A (ja) * 2019-08-29 2021-03-01 Jx金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034705A (ja) * 2019-08-29 2021-03-01 Jx金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法
WO2021039086A1 (ja) * 2019-08-29 2021-03-04 Jx金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法

Also Published As

Publication number Publication date
JP3157933B2 (ja) 2001-04-23

Similar Documents

Publication Publication Date Title
US4862246A (en) Semiconductor device lead frame with etched through holes
US5554885A (en) Semiconductor device including means for dispersing and absorbing tensile forces acting on film tape
JPH1131776A (ja) 半導体チップパッケージ
US6396142B1 (en) Semiconductor device
KR100355794B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US5970320A (en) Process of resin sealing a semiconductor device and lead frame
US5659199A (en) Resin sealed semiconductor device
JPH06163750A (ja) 半導体装置
JP3051376B2 (ja) リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
JPH04242966A (ja) 樹脂封止形半導体装置
JP7354550B2 (ja) 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
US20230031682A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JP3040235B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置
JPS61144834A (ja) 樹脂封止型半導体装置
JP4738250B2 (ja) 半導体装置
JPH0870087A (ja) リードフレーム
JP2882101B2 (ja) 半導体装置
JP2000269401A (ja) 半導体装置
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
JP2023108665A (ja) リードフレーム及びそれを用いた半導体装置
TW202326993A (zh) 引線框結構
JP2598251B2 (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080209

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees