JPH06151238A - セラミックチップ部品の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】電気的特性のばらつきが生じにくいセラミック
チップインダクタの製造方法の提供。 【構成】セラミック体１３の内部に内部電極を配設して
なるセラミックチップ部品の製造方法であって、複数の
未焼成セラミックのブロック１０Ａ，１０Ｂを焼成する
工程と、焼成済みブロック１０Ａ，１０Ｂのうち、少な
くとも一つのブロック１０Ａの表面に前記内部電極とな
る電極パターン１１を形成する工程と、電極パターン１
１を覆うように焼成済みブロック１０Ａ，１０Ｂを互い
に積層一体化してセラミック体１３を形成する工程とを
含むセラミックチップ部品の製造方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、セラミックチ
ップインダクタのように、セラミック体の内部に内部電
極を配設したセラミックチップ部品に関する。

【０００２】

【従来の技術】セラミックチップインダクタとしては図
３に示すものがある。このセラミックチップインダクタ
はセラミック体１と、このセラミック体１の内部に配設
された内部電極２と、セラミック体１の対向端面に設け
られて内部電極２に導通する外部電極３とを備えて構成
されている。

【０００３】従来から、このようなセラミックチップイ
ンダクタは、図４に示すように、内層セラミックグリー
ンシート５に内部電極２を形成しておき、この内層セラ
ミックグリーンシート５と、外層セラミックグリーンシ
ート６，６…とを積層一体化したうえで焼成してセラミ
ック体１を形成する。そして、セラミック体１の対向端
面に内部電極２に導通された外部電極３を焼付形成して
製造されていた。

【０００４】

【発明が解決しようとする課題】ところで、このように
構成されたセラミックチップインダクタにおいては、焼
成温度を最適焼成温度まで上げることができず、そのた
めに十分なる電気特性が得られないという問題があっ
た。というのも、このようなセラミックチップインダク
タを構成するセラミックの最適焼成温度は約１２００℃
と高温であるため、内部電極材料としては、一般に電気
伝導度が高く、しかも融点も比較的高いＡｇ：Ｐｄ＝
９：１の合金が用いられている。しかしながら、比較的
融点が高いこのような合金であってもその融点は約１０
００℃であって、セラミックの最適焼成温度（約１２０
０℃）には及ばないものであった。そのため、従来の方
法では、セラミックグリーンシート５，６を完全に焼成
することができずに各セラミックチップインダクタ間に
特性のばらつきを生じさせいていた。

【０００５】このような合金の融点を上げるには合金中
のＰｄの含有量を高めれはよいのであるが、そのように
すると、高価なＰｄの含有量が増加して製造コストを引
き上げるだけでなく、合金の比抵抗が大幅に増加してセ
ラミックチップインダクタの電気的特性を劣化させるの
で、問題の解決にはならなかった。

【０００６】したがって、本発明においては、電気的特
性のばらつきが生じにくいセラミックチップインダクタ
の製造方法を提供することを目的としている。

【０００７】

【課題を解決するための手段】このような目的を達成す
るために、本発明のにおいては、複数の未焼成セラミッ
クのブロックを焼成する工程と、焼成済みブロックのう
ち、少なくとも一つのブロックの表面に前記内部電極と
なる電極パターンを形成する工程と、前記電極パターン
を覆うように焼成済みブロックを互いに積層一体化して
前記セラミック体を形成する工程とを含んでセラミック
チップ部品の製造方法を構成した。

【０００８】

【作用】上記構成によれば、電極パターン未形成の状態
のブロックを焼成するので、焼成時の焼成温度設定に内
部電極パターンの融点を配慮する必要はなくなる。

【０００９】

【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図１（ａ）は〜（ｄ｝は、本発明の一実
施例のセラミックチップインダクタの製造工程を順次説
明するために供する図である。

【００１０】まず、図１（ａ）に示すように、未焼成セ
ラミックからなる一対のブロック１０Ａ，１０Ｂを形成
する。これらブロック１０Ａ，１０Ｂの形成は、例えば
セラミックグリーンシートを積層することによって行わ
れる。そして、形成したブロック１０Ａ，１０Ｂを焼成
する。この焼成は未焼成セラミックの焼成に適した約１
２００℃の焼成温度で行われる。

【００１１】焼成されたブロック１０Ａ，１０Ｂのう
ち、一方のブロック１０Ａの表面に、図１（ｂ）に示す
ように内部電極となる電極パターン１１を形成する。電
極パターン１１はその両端がブロック１０Ａの対向端面
に露出するように形成する。電極パターン材料として
は、電気抵抗率が小さいＡｇを用いる。また、その他の
電極パターン材料としては、Ａｇ−Ａｕ合金，Ａｇ−Ｐ
ｄ合金などがあり、これら合金を所望の電気的特性に合
わせて任意の組成比で合金化したものを用いることがで
きる。さらに、電極パターン１１の形成は数オングスト
ロームの膜厚が必要な場合はスパッタリングで、２０μ
ｍ程度の膜厚が必要な場合はメッキで行う。

【００１２】このように形成した電極パターン付きブロ
ック１０Ａの電極パターン形成面上に、図１（ｃ）に示
すように、電極パターン１１が形成されていないもう一
方のブロック１０Ｂを重ね合わせ配置する。そして、重
ね合わせたブロック１０Ａ，１０Ｂの外周面全体を図中
仮想線で示したように、ガラスコーティング材、もしく
は樹脂材からなる外層材１２で覆い両ブロック１０Ａ，
１０Ｂを一体化してセラミック体１３を形成する。この
ときの外層材１２の厚みは１〜２μｍにしておく。外層
材１２は、ブロック１０Ａ，１０Ｂを一体させるだけで
はなく、ブロック１０Ａ，１０Ｂ内を密封して電極パタ
ーン１１の酸化防止の役目も果たす。さらに、図１
（ｄ）に示すように、積層一体化したセラミック体１３
の対向端面を研磨して電極パターン１１を露出させたう
えで、この対向端面に外部電極１４を焼付形成してセラ
ミックチップインダクタが完成する。

【００１３】このようにして製造したセラミックチップ
インダクタと従来製法で製造したものとを透磁率のばら
つきという点で本発明者らが比較実験したところ、従来
製法で製造したセラミックチップインダクタの間には透
磁率に１０％以上のばらつきがあったのに対して、実施
例の方法で製造したセラミックチップインダクタの間に
は透磁率に５％のばらつきしかないことが判明した。つ
まり、本発明の製法においては、透磁率のばらつきを５
０％以上も減少させることが可能になったことが明らか
である。

【００１４】上記実施例においては、ブロック１０Ａ，
１０Ｂを、セラミックチップインダクタに対応した大き
さに形成しており、このような大きさに形成したブロッ
ク１０Ａ，１０Ｂを基にして、セラミックチップインダ
クタを単品ずつ製造する方法を説明したが、本発明はこ
のような製造方法に限定されるものではなく、例えば、
図２に示すように、複数のセラミックチップインダクタ
を切り出せる大きさにブロックを形成し、これを基にし
てセラミックチップインダクタを製造する方法も含んで
いる。

【００１５】すなわち、別実施例の製造方法は、図２
（ａ）に示すように、複数のセラミックチップインダク
タが切り出せる大きさにブロック２０Ａ，２０Ｂを形成
して焼成し、さらに、スパッタリングやメッキなどの方
法により、一方のブロック２０Ａの表面に複数の内部電
極となる電極パターン１１，１１，…を整列状態に形成
する。そして、図２（ｂ）に示すように、このブロック
２０Ａの電極パターン形成面上に他方のブロック２０Ｂ
を重ね合わせ配置したうえで、図中一点鎖線で示す切断
線に沿って各セラミック体１３の大きさに切断分離す
る。分離されたセラミックチップインダクタに図１
（ｃ），（ｄ）で示したのと同様、外層材１２、外部電
極１４を形成してセラミックチップインダクタが完成す
る。このようにすれば、製造工程が簡略化されるので、
その分、製造コストの低減が図れることになる。

【００１６】ところで、上記各実施例においては、内部
電極となる電極パターン１１の材料としてＡｇ，Ｐｄ，
Ａｕといった高価な金属を用いていたが、所望する電気
特性によっては、Ｃｕ，Ｎｉ，Ｆｅといった低融点でし
かも安価な金属材料をメッキすることによって電極パタ
ーン１１を形成することもできる。このような金属材料
は酸化されやいというと特性があり、そのために電極パ
ターン材料としては不向きであるとはいえるが、このよ
うな金属材料に極微量のＡｕを加えれば、耐腐食性が飛
躍的に向上することが知られており、これら金属材料に
極微量のＡｕを添加したものを電極パターン１１として
用いれば耐久性に問題は起きない。

【００１７】

【発明の効果】以上のように本発明によれば、電極パタ
ーン未形成の状態でセラミックの焼成を行うので、焼成
温度設定に電極パターンの融点を考慮する必要がなくな
った。そのため、セラミックを最適焼成温度で十分に焼
成することができ、不十分な焼成に起因する電気特性の
ばらつきをなくすことができた。

【００１８】また、電極パターンを同時に焼成しないの
で、電気伝導度は高いが、融点の低い電極材料（例えば
Ａｇ）を用いることができ、その分、セラミックチップ
部品の特性向上がより一層図れるようになった。

【図面の簡単な説明】

【図１】本発明の一実施例に係るセラミックチップイン
ダクタの製造方法の各工程を示す斜視図である。

【図２】別実施例のセラミックチップインダクタの製造
方法の各工程を示す斜視図である。

【図３】本発明に係るセラミックチップインダクタの構
造を示す一部切欠斜視図である。

【図４】従来の製造方法の説明に供する分解斜視図であ
る。

【符号の説明】

１０Ａ，１０Ｂ ブロック １１ 電極パターン １３ セラミック体

───────────────────────────────────────────────────── フロントページの続き (72)発明者 桂田 寿 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (1)

【特許請求の範囲】
1. 【請求項１】セラミック体の内部に内部電極を配設して
   なるセラミックチップ部品の製造方法であって、 複数の未焼成セラミックのブロックを焼成する工程と、 焼成済みブロックのうち、少なくとも一つのブロックの
   表面に前記内部電極となる電極パターンを形成する工程
   と、 前記電極パターンを覆うように焼成済みブロックを互い
   に積層一体化して前記セラミック体を形成する工程と、
   を含むことを特徴とするセラミックチップ部品の製造方
   法。