JPH06148280A - タイミングスキュー調整機構 - Google Patents

Abstract

(57)【要約】 【目的】 タイミングスキューの調整を高速かつ効率的
に行う機構を移動試験装置内に内蔵させることによりス
キュー調整に要する時間を大幅に短縮し、装置の効率的
運用を可能とする。 【構成】 複数の入出力ピン間のタイミングスキューの
調整を行うタイミングスキュー調整機構は、スキュー調
整すべき出力ピンに所定の信号伝搬遅延時間を与える可
変遅延回路１３と、出力ピンより取出された第１の信号
と基準信号との間の時間差を測定する時間測定回路１４
と、時間測定回路１４によって測定された時間差に応じ
て可変遅延回路１３に設定される遅延量を調整する調整
回路１０とを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、自動試験装置におけ
るタイミングスキュー調整機構についてのものである。

【０００２】

【従来の技術】自動試験装置、特にＩＣの自動試験装置
においては、複数の入出力ピンを被試験ＩＣに接続し、
試験装置側から被試験ＩＣにディジタルのパターン列を
加え、そのＩＣからの応答をあらかじめ設定した期待パ
ターンと比較することにより被試験ＩＣの良否の判定を
行なう。この場合、自動試験装置の入出力ピン相互間で
タイミングスキューの調整を行う必要がある。しかし、
自動試験装置の入出力ピンのピン数が多くなると、ピン
間のタイミングスキューの調整に要する時間が長くな
り、運用上再調整を必要とする場合に支障をきたすこと
になる。

【０００３】図３は従来の自動試験装置における出力ピ
ンのタイミングスキュー調整機構の一例を示した図で、
（ａ）はその回路ブロック図を、（ｂ）は各部の波形図
をそれぞれ示したものである。試験装置本体３１内には
出力ピンに所定の信号伝搬遅延時間を与えるための可変
遅延回路３４が出力ピンごとに設けられており、これに
接続されたドライバ回路３２から信号Ａが取り出され
る。ドライバ回路３２からの出力信号Ａはコンパレータ
３３のプラス側入力端子に接続され、マイナス側入力端
子には試験装置本体３１内のレベル電源回路３０が接続
される。

【０００４】これによりコンパレータ３３にはマイナス
側入力端子に一定電圧が印加され、ドライバ回路３２を
介してプラス側入力端子に与えられる信号Ａがこのレベ
ル電源回路３０により設定された電圧レベルを越えた時
にコンパレータ３３の出力信号Ｂがハイレベルとなるよ
う動作する。この場合、コンパレータ３３はあらかじめ
スキュー調整されて校正された入力ピンのコンパレータ
回路を構成する。試験装置本体３１内にはＤ型フリップ
フロップ３５が設けられており、データ入力端子Ｄには
信号Ｂが印加され、タイミング入力端子Ｃでは信号Ｃが
印加され、このタイミングでデータ入力端子Ｄに入力さ
れた信号はラッチされ出力Ｑから信号Ｄとして取り出さ
れる。

【０００５】ドライバ回路３２から図３（ｂ）に示すよ
うな波形を持つ信号Ａを出力する。次いでＤ型フリップ
フロップ３５により信号Ｃのタイミングで、信号Ｂが入
力されているかいないかを信号Ｄの出力状態を調べるこ
とによって判定する。フリップフロップ３５の出力信号
Ｄの状態は信号Ａの状態によりハイまたはローレベルの
いずれかとなる。信号Ａが図に示すような実線の波形の
場合にはローレベルとなり、点線で示すような波形の場
合には信号Ｃのタイミングでハイレベルとなる。信号Ｃ
はコンパレータ３３の入力下において校正されたタイミ
ングで到来する信号であるから、フリップフロップ３５
の出力信号Ｄの状態がローからハイに変化する点を求め
ればドライバ回路３２の出力信号Ａがコンパレータ３３
の入力側でスキュー調整されたことになる。

【０００６】なお、フリップフロップ３５の出力信号Ｄ
の状態がローからハイに変化する点を求めるには、可変
遅延回路３４の遅延量を制御する信号線を順次重みの大
きい方から小さい方に出力の状態を見ながら切り換えて
いく逐次比較法と呼ばれる方法が使用されている。この
方法ではまず可変遅延回路３４の制御信号線のうち一番
重みの大きい信号線を除いて全てセットし、フリップフ
ロップ３５の出力信号Ｄの状態をチェックする。出力信
号Ｄの状態がハイであれば遅延が小さいのであるから一
番重みの大きい信号線をセットし、ローであればそのま
まとする。この時二番目の信号線のみをリセットし、そ
れより重みの小さい信号線はセットされた状態のままに
しておく。次いで出力信号Ｄの状態をチェックし、前述
したと同じプロセスを繰り返す。このような手順を一番
重みの小さい信号線に至るまで続けスキュー値を得る。

【０００７】このようなプロセスを行うためには出力信
号Ｄの状態に基づき判定を行い、遅延回路３４の信号線
をセット、リセットするという閉ループ的な制御が必要
となるため、一般的には自動試験装置を制御するコンピ
ュータが利用される。コンピュータはこれらのハードウ
ェアを順次設定、動作させ判定を繰り返していかなけれ
ばならないため一つの出力ピンにつき、かなりの回数の
調整が必要となり多大の時間を要することになる。

【０００８】

【発明が解決しようとする課題】従来のタイミングスキ
ュー調整方法では、コンピュータは通常一台であるため
全部の出力ピンについて順次実行していかなければなら
ず２５６，５１２といった多数の出力ピンを持った装置
ではタイミングスキューの調整だけでも極めて長い時間
を必要とする。このような処理はコンパレータ側のスキ
ュー調整の際でも同様であり、入出力全てのピンのスキ
ュー調整を行うには極めて長い時間自動試験装置をスキ
ュー調整の為だけに振り向けなければならず、装置本来
の目的に使用できない時間が大幅に増えてしまうという
問題がある。

【０００９】この発明は、タイミングスキューの調整を
高速かつ効率的に行う機構を自動試験装置内に内蔵させ
ることによりスキュー調整に要する時間を大幅に短縮
し、装置の効率的運用を可能とするタイミングスキュー
調整機構を提供することを目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するた
め、この発明では、スキュー調整すべき出力ピンに所定
の信号伝搬遅延時間を与える可変遅延回路１３・２３
と、出力ピンより取り出された信号と基準信号との時間
差を測定する時間測定回路１４・１５・２７と、時間測
定回路１４・１５・２７によって測定された時間差に応
じて可変遅延回路１３・２３に設定される遅延量を調整
する調整回路とを設ける。

【００１１】さらにこの発明はスキュー調整すべき入力
ピンに所定の信号伝搬遅延時間を与える可変遅延回路２
６と、入力ピンに与えられるあらかじめ基準信号に対し
スキュー調整を行った信号と可変遅延回路２６から取り
出された信号との間の時間差を測定する時間測定回路２
７と、時間測定回路２７によって測定された時間差に応
じて可変遅延回路２６により設定される遅延量を調整す
る調整回路２９とを設ける。

【００１２】

【作用】この発明ではスキューの調整を行う際に必要と
なる補正値を直接得る時間測定回路を各ピンごとに備
え、各ピンの補正値を時間測定回路により得て、得られ
た時間差に応じて可変遅延回路の遅延量を調整するよう
にしている。従って調整手順の短縮化と並列処理が可能
となる。

【００１３】

【実施例】図１はこの発明に係るタイミングスキュー調
整機構の一実施例を示す図である。図１（ａ）は回路構
成ブロック図、（ｂ）はこの発明で使用される時間測定
回路の一例を示す回路図、また（ｃ）は各部の信号波形
を示す波形図である。試験装置本体１１内には出力ピン
に所定の信号伝搬遅延時間を与える可変遅延回路１３と
フリップフロップ１４と時間−電圧変換回路１５とＤＣ
電圧測定回路１６と調整回路１０とが組み込まれてい
る。

【００１４】スキュー調整をしたい出力ピンからはドラ
イバ回路１２を介して信号Ｅが出力される。この信号Ｅ
はフリップフロップ１４のセット入力端子Ｓに接続され
る。一方、リセット入力端子Ｒには基準信号Ｆが入力さ
れる。出力端子Ｑからは信号Ｇが出力され、これが時間
−電圧変換回路１５の入力端子に与えられる。フリップ
フロップ１４と時間電圧変換回路１５とは時間測定回路
を構成し、基準信号Ｆとスキュー調整を施す出力ピンの
信号との間の時間差を測定する。この時間差は電圧に変
換され、ＤＣ電圧測定回路１６によりＤＣ電圧として測
定される。このＤＣ電圧測定回路１６は通常試験装置に
内蔵されているためこれを用いることができる。ＤＣ電
圧測定回路１６によって測定された時間差に応じて所定
の遅延時間の調整値が算出され、調整回路１０を介して
可変遅延回路１３の伝搬遅延時間が調整される。

【００１５】図１（ｂ）は時間測定回路の一構成例を示
した回路図である。図１（ｃ）に示すような信号Ｅ・Ｆ
をそれぞれフリップフロップ１４のセット入力端子Ｓと
リセット入力端子Ｒとに与えてフリップフロップ１４を
動作させ、信号Ｅ・Ｆの時間差を示す信号Ｇを得る。こ
の信号をペア接続されたスイッチ素子１８の制御入力端
子に入力し、出力端子をコンデンサ１９を介して定電流
源に接続する。これにより信号Ｇによって時間差に相当
する期間、スイッチ１８がオンする。従って定電流源か
らコンデンサ１９に一定時間チャージが行われ、オンし
た期間、即ち信号Ｅ・Ｆの時間差に相当する期間に比例
する電圧が信号Ｈとして得られる。この電圧を試験装置
本体１１に内蔵されているＤＣ電圧測定回路１６により
測定すれば時間差を知ることができる。

【００１６】図２はこの発明の他の実施例を示す構成ブ
ロック図及び各部の波形図を示したものである。本実施
例では出力ピンのみならず入力ピンのスキュー調整を行
うために切り換えスイッチ２１が設けられている。出力
ピンのスキュー調整のためには可変遅延回路２３が、入
力ピンのスキュー調整のためには可変遅延回路２６がそ
れぞれ用いられ、これらはＤＣ電圧測定回路２８からの
時間差信号に応じて調整回路２９により遅延量が決定さ
れ、それが可変遅延回路２３・２６に与えられるように
構成されている。

【００１７】ドライバ回路２２、コンパレータ２４、Ｄ
型フリップフロップ２５、レベル電源回路２０及び時間
測定回路２７の構成はそれぞれ図１に示したものと同様
であるためその詳細説明は省略する。図２（ａ）に示す
構成を用いて出力ピンのスキュー調整を行う場合を説明
する。

【００１８】この場合、スイッチ２１の接点、のみ
をオンし、図１（ａ）と同様な接続構成とする。ドライ
バ回路２２から出力される信号Ｍが基準信号Ｊよりあら
かじめ先に到来するように、即ち図１（ｃ）に示すよう
なタイミング関係となるように設定しておく。そして信
号Ｍと基準信号Ｊとの間の時間差を測定する。この測定
された値に基づいて可変遅延回路２３に設定すべき遅延
量を調整回路２９により可変遅延回路２３に与えてスキ
ュー調整を行う。この時一回の測定で正確なスキュー調
整を行えるようにするためには、可変遅延回路２３の設
定値と遅延量の関係を別の方法で計って得ておく。そし
て調整回路２９によりこれを可変遅延回路２３に与える
ようにすればよい。

【００１９】同様な手順を全ての出力ピンについて行っ
てスキュー調整を実行する。このようにすれば従来の方
法とは異なり制御線を切り換えていく操作を必要としな
いため調整に要する回数をかなり少なくすることができ
る。次に入力ピンのスキュー調整の方法を説明する。こ
の場合、スイッチ２１の接点、のみをオンし、ドラ
イバ回路２２からあらかじめ基準信号Ｊに対してスキュ
ー調整を行った信号Ｍをコンパレータ２４に入力する。
更に図２（ｂ）に示すようなタイミング関係となるよう
な信号Ｋをフリップフロップ２５のタイミング入力端子
Ｃに入力し、信号Ｍと信号Ｋとの間の時間差を測定す
る。

【００２０】スキューの調整はフリップフロップ２５の
入力端子に信号Ｍが到来した瞬間に信号Ｋによる記憶保
持動作が行われるようにしなければならないため、測定
した時間差にフリップフロップ２５のセットアップ時間
を加えた遅延量を設定しなければならない。このセット
アップ時間を別の方法で測定しておき、スキュー調整の
際には測定値から得られた遅延量とこの値とを加えて可
変遅延回路２６の遅延量を定めればよい。

【００２１】このような計算はいずれも試験装置を制御
するコンピュータにより行えば良い。このようにすれば
出力ピンの場合と同様調整に要する回数をかなり少なく
し効率良くスキュー調整を行うことができる。また時間
測定回路２７を各ピンに内蔵させることにより入力ピン
のスキュー調整を並列して実行することが可能になるた
め調整時間を大幅に短縮することができる。

【００２２】

【発明の効果】この発明によれば、スキューの調整を行
う際に必要となる補正値を直接得る時間測定回路を各ピ
ンごとに備えるようにしたため、スキュー調整に要する
時間を大幅に短縮することができる。したがって、装置
の効率的運用や検査コストの低減を図ることができる。
更にこの発明のスキュー調整機構は簡単で安価な回路構
成で実現されるためＩＣ化も容易で装置の価格にそれ程
影響を与えることなく実現することができる。

【図面の簡単な説明】

【図１】この発明のタイミングスキュー調整機構の一実
施例を示す図。

【図２】この発明の他の実施例を示す図。

【図３】従来のタイミングスキュー調整機構を示す図。

【符号の説明】

１１ 試験装置本体 １３，２３ 可変遅延回路 １４ セットリセット型フリップフロップ １５ 時間−電圧変換回路 １６，２８ ＤＣ電圧測定回路 １０，２９ 調整回路 ２６ 可変遅延回路 ２７ 時間測定回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の入出力ピン間のタイミングスキュ
   ーの調整を行うタイミングスキュー調整機構において、 スキュー調整すべき出力ピンに所定の信号伝搬遅延時間
   を与える第１の可変遅延回路(13,23) と、 前記出力ピンより取出された第１の信号と基準信号との
   間の時間差を測定する時間測定回路(14,15,27)と、 前記時間測定回路(14,15,27)によって測定された前記時
   間差に応じて前記第１の可変遅延回路(13,23) に設定さ
   れる遅延量を調整する調整回路(10)とを設けた事を特徴
   とするタイミングスキュー調整機構。
2. 【請求項２】 複数の入出力ピン間のタイミングスキュ
   ーの調整を行うタイミングスキュー調整機構において、 スキュー調整すべき入力ピンに所定の信号伝搬遅延時間
   を与える第２の可変遅延回路(26)と、 前記入力ピンに与えられるあらかじめ基準信号に対しス
   キュー調整を行った第２の信号と前記第２の可変遅延回
   路(26)から出力された第３の信号との間の時間差を測定
   する時間測定回路(27)と、 前記時間測定回路(27)によって測定された前記時間差に
   応じて前記第２の可変遅延回路(26)に設定される遅延量
   を調整する調整回路(29)とを設けた事を特徴とするタイ
   ミングスキュー調整機構。