JPH061461B2

JPH061461B2 - Ｃｐｕ制御方法

Info

Publication number: JPH061461B2
Application number: JP1237965A
Authority: JP
Inventors: 貞夫伊藤; 敦大久保; 弘一石原; 茂男林
Original assignee: Rika Kogyo Inc
Current assignee: RKC Instrument Inc
Priority date: 1989-09-13
Filing date: 1989-09-13
Publication date: 1994-01-05
Anticipated expiration: 2009-01-05
Also published as: JPH03100754A

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、押出機等の温度制御を行う調節計等に組み込
まれるＣＰＵの制御方法に関するものである。

〈従来の技術〉上記調節計等の場合、取り扱い情報量が多いため、装置
内に複数のＣＰＵを内蔵させ、相互に独立して動作させ
て使用する必要がある。

このため、従来は、例えば第５図に示したように、メイ
ンのデーターバス５１に、メインＣＰＵ５２、ＲＡＭ５
３、その他の部品（ＲＯＭ、Ｉ／Ｏポート等）５４を接
続し、サブのデータバス６１に、サブＣＰＵ６２、サブ
ＲＡＭ６３、その他の部品（ＲＯＭ、Ｉ／Ｏポート等）
６４を接続して、メインのデータバス５１とサブのデー
タバス６１間のデータの交換は、デュアルポートＲＡＭ
５５を通じて行う方法が取られている。

〈発明が解決しようとする課題〉ところが、上記第５図のＣＰＵ間の制御方法の場合だ
と、メインＣＰＵ５２とサブＣＰＵ６２とは各々独立に
動作しているため、デュアルポートＲＡＭ５５上でのデ
ータのやりとり等には、特別な処理（例えばデータチェ
ック）が必要とされた。

例えば、サブＣＰＵ６２が２バイトずつデータをデュア
ルポートＲＡＭ５５に格納する場合、１９９℃の温度デ
ータを例にとると、ステップで０１を格納し、ステッ
プで９９を格納し、その結果として、ステップにお
いて０１９９という値がデュアルポートＲＡＭ５５に格
納される。

一方、サブＣＰＵ６２とメインＣＰＵ５２とは、夫々独
立してデータ処理を行っているため、メインＣＰＵ５２
の温度データの読み込みにあっては、前記ステップの
０１９９を読むのであれば、何ら問題がないが、前記ス
テップとステップとの間にメインＣＰＵ５２が温度
データの読み込みを行った場合、データは０１００とし
て格納されているため、１００℃として認識される恐れ
がある。このため、データを複数回読み込んで、例えば
２回読み、両者が異なる場合には、さらにもう１度読み
込んで、３回目の値を採用する等の処理（データチェッ
ク）が必要であった。

この複数回データを読み込むという処理は、サブＣＰＵ
とメインＣＰＵとのデータ交換量が多くなればなるほど
メインＣＰＵの処理速度を低下させる原因となってい
た。

さらに、メインＣＰＵとサブＣＰＵは相互に独立して動
いているため、一方のＣＰＵで他方のＣＰＵの誤動作が
ないことを監視する必要がある。

本発明は、このような従来の問題点に鑑みてなされたも
のである。

〈課題を解決するための手段〉かゝる本発明の特徴とする点は、メインＣＰＵと１また
は複数のサブＣＰＵ間で共有するデュアルポートＲＡＭ
中にデータチャンネル領域を設けると共に、前記メイン
ＣＰＵのメインＲＡＭおよびサブＣＰＵのサブＲＡＭ中
にも夫々データチャンネル領域を設け、前記メインＣＰ
ＵおよびサブＣＰＵ間のデータの入出力を行うＣＰＵ制
御方法において、前記デュアルポートＲＡＭにデータを書き込むＣＰＵ
が、当該書き込んだデータに対応するデータチャンネル
数をデュアルポートＲＡＭ中のデータチャンネル領域に
書き込み、前記デュアルポートＲＡＭからデータを読み込むＣＰＵ
が、当該ＣＰＵのデータチャンネル領域とデュアルポー
トＲＡＭ中のデータチャンネル領域のデータチャンネル
数を比較して、データチャンネル数が異なるなら、デュ
アルポートＲＡＭ中のデータチャンネル領域のデータチ
ャンネル数に該当するデータを読み込み、当該ＣＰＵの
データチャンネル領域のデータチャンネル数を読み込ん
だデータのチャンネル数に更新し、再度当該ＣＰＵのデ
ータチャンネル領域とデュアルポートＲＡＭ中のデータ
チャンネル領域のデータチャンネル数を比較して、デー
タチャンネル数が同じになるまで前記データの読み込み
を繰り返すＣＰＵ制御方法にある。

〈作用〉本発明では、このようにメインＣＰＵと１または複数の
サブＣＰＵ間に、データチャンネル領域を有するデュア
ルポートＲＡＭと、同じくデータチャンネル領域を有す
るメインＲＡＭおよびサブＲＡＭを介在させてあるた
め、簡単なハードウエア構成で、大量の情報を各ＣＰＵ
間で分担してスムーズにかつ効率的に処理することがで
きる。

〈実施例〉第１図は本発明に係るＣＰＵ制御方法の概略になる一実
施例を示したものである。

図において、１２はメインＣＰＵ、１４はメインＲＡ
Ｍ、２２ａ〜ｎは各々独立に制御を行いメインＣＰＵ１
２とも独立しているサブＣＰＵ、２４ａ〜ｎはサブＲＡ
Ｍ、３４ａ〜ｎは上記これらのメインＣＰＵ１２と各サ
ブＣＰＵ２２ａ〜ｎとの間で共有されているデュアルポ
ートＲＡＭである。

同図では、説明の都合上、デュアルポートＲＡＭ３４ａ
とこれに対応したメインＲＡＭ１４の記憶領域１４ａ部
分は拡大して示してあるが、他のデュアルポートＲＡＭ
３４ｂ〜ｎ、メインＲＡＭ１４の記憶領域１４ｂ〜ｎも
同様である。

上記メインＲＡＭ１４内には、このようにサブＣＰＵ２
２ａ〜ｎに対応した記憶領域１４ａ〜ｎと、その他、メ
インＣＰＵ１２により入出力制御される多数のデータの
記憶領域１４ｘが確保されている。

そして、サブＣＰＵ２２ａに対応する記憶領域１４ａ
は、デュアルポートＲＡＭ３４ａからデータを取り込む
領域（図中上段）と、デュアルポートＲＡＭ３４ａにデ
ータを送るデータをストックしておく領域（図中下段）
により構成されている。

また、上記デュアルポートＲＡＭ３４ａ〜ｎはサブＲＡ
Ｍ２４ａ〜ｎの数と対応しており、このサブＲＡＭ２４
ａ〜ｎとメインＲＡＭ１４間のデータの交換時の記憶領
域を有している。

さらに、図示のデュアルポートＲＡＭ３４ａから明らか
なように、このデュアルポートＲＡＭ３４ａ中には、サ
ブＲＡＭ２４ａからメインＲＡＭ１４へデータを送る場
合に使用され、サブＣＰＵ２２ａの制御下でサブＲＡＭ
２４ａから１つ１つのデータが決められた順番通り書き
込まれるデータ領域５_１〜ｎと、メインＲＡＭ１４から
サブＲＡＭ２４ａへデータを送る場合に使用され、メイ
ンＣＰＵ１２の制御下でメインＲＡＭ１４から１つ１つ
データが決められた順番通り書き込まれるデータ領域６
_１〜ｎとがある。

また、デュアルポートＲＡＭ３４ａ中には、サブＲＡＭ
２４ａからこのデュアルポートＲＡＭ３４ａへのデータ
書き込み後、書き込んだデータNo.が記憶されるデータ
チャンネル領域１と、メインＲＡＭ１４からデュアルポ
ートＲＡＭ３４ａへのデータ書き込み後、書き込んだデ
ータNo.が記憶されるデータチャンネル領域３とがあ
る。

このデータチャンネル領域１はメインＲＡＭ１４中のデ
ータチャンネル領域２と対応しており、データチャンネ
ル領域３はサブＲＡＭ２４ａ中のデータチャンネル領域
４と対応している。

デュアルポートＲＡＭ３４ｂ〜ｎ、サブＲＡＭ２４ｂ〜
ｎ、メインＲＡＭメインＲＡＭ１４ｂ〜ｎも同様な構成
となっている。

以上のように構成される本発明では、例えば外部の測定
手段等からのデータがサブＣＰＵ２２ａの制御下でサブ
ＲＡＭ２４ａに記憶される。

その後、サブＣＰＵ２２ａはそのデータをもとに演算、
制御等を行うと同時にそのデータをデュアルポートＲＡ
Ｍ３４ａの指定のデータ領域_５１〜ｎに書き込む。そし
て、さらにデータチャンネル領域１へは現在書き終えた
チャンネル数を入れる。

一方、メインＣＰＵ１２の制御下で、デュアルポートＲ
ＡＭ３４ａの指定のデータ領域５_１〜ｎによりデータを
読み込むわけであるが、メインＲＡＭ１４上の自己のデ
ータチャンネル領域２のチャンネル数、例えばｍと、デ
ュアルポートＲＡＭ３４ａ上のデータチャンネル領域１
のチャンネル数、例えばｌとを比較して、その読み込み
を行う。

この間のより詳細な動作を示すと、第２図のフローチャ
ートの如くである。

このフローチャートは、基本的には、ある一定期間（例
えば２００ｍｓ）毎に繰り返して動作するプログラムで
ある（ただし、メインＣＰＵの負荷によっては、この一
定期間で実行されない場合が生じることもある）。

先ず、ステップ１で、データチャンネル領域１のチャン
ネル数ｌが、前回のサンプリングと同じ値かを判断す
る。前回のサンプリングの値は、データチャンネル領域
２に記憶されているチャンネル数ｍであるのでｌとｍの
比較となる。

サブＣＰＵ２２ａはデュアルポートＲＡＭ３４ａにデー
タの書き込みを２００ｍｓ等の一定期間毎に必ず行うの
で、正常に動作している場合には、データチャンネル領
域１のチャンネル数ｌは必ず更新されるはずなので、通
常はＮＯでステップ２へ移る。

このステップ２では、エラーカウント値Ｋのカウント値
をゼロ（０）にする。

そして、ステップ３〜７では、メインＣＰＵ１２の制御
下でデュアルポートＲＡＭ３４ａ内の最新データを繰り
返し読み込んで、メインＲＡＭ１４に書き込む動作を行
う。

ステップ３〜５では、今回読み込むデュアルポートＲＡ
Ｍ３４ａのデータ領域を求める計算を行う。

つまり、ステップ３では、前回読み終えたデータ領域ｍ
に１を加え、ステップ４では、１を加えたことで、デュ
アルポートＲＡＭ３４ａのデータ領域の最大値ｎを越え
ていないかを判断し、越えていれば、ステップ５で、ｍ
を１とする。越えていなければ、ステップ６に移る。

このステップ６では、上記ステップ３〜５で決めた今回
読み込むデュアルポートＲＡＭ３４ａのデータ領域ｍを
読み込んで、データチャンネル領域２の値（デュアルポ
ートＲＡＭ３４ａからメインＲＡＭ１４ａに読み終えた
データ領域番号）を更新してｍとする。

ステップ７では、ステップ６で更新したデータチャンネ
ル領域２の値（デュアルポートＲＡＭ３４ａからメイン
ＲＡＭ１４ａに読み終えたデータ領域番号）とデータチ
ャンネル領域１の値（サブＲＡＭ２４ａからデュアルポ
ートＲＡＭ２４ａに読み終えたデータ領域番号）を比較
し、同じなら、デュアルポートＲＡＭ３４ａ上の新しい
データはすべて読み込み終えたことになるため、ステッ
プ１１で終了する。異なるなら、まだ読み込んでいない
新しいデータがあるため、ステップ３へ戻り、すべての
データを読み込むまで、ステップ３〜７を繰り返し行
う。

ステップ８〜１０では、データチャンネル領域１のチャ
ンネル数が書き変わらなかった場合のエラー処理を行う
フローで、異常時の処理が行われる。つまり、ステップ
１でＹＥＳと判断された回数をステップ８でカウント
し、ステップ９である指定の回数（Ｅ）を越えた場合に
サブＣＰＵの故障等のエラーと判断し、ステップ１０で
エラー処理を行う。指定の回数（Ｅ）を越えない場合に
は、ステップ１１で終了する。

メインＲＡＭ１４ａからサブＲＡＭ２４ａへのデータの
転送もサブＲＡＭ２４ａ上の自己のデータチャンネル領
域４のチャンネル数、例えばｍ′とデュアルポートＲＡ
Ｍ３４ａ上のデータチャンネル領域３のチャンネル数、
例えば′とを使用して同様に行われる。

次に、第３図は本発明に係るＣＰＵ制御方法を温度制御
等の調節計に適用した場合の具体例の一例を示したもの
である。

この調節計において、１１はメイン系統のメインデータ
バスで、これにはメインＣＰＵ１２、このメインＣＰＵ
１２のプログラム等が格納されるメインＲＯＭ１３、メ
インＣＰＵ１２のためのデータ等が格納されるメインＲ
ＡＭ１４、各種のメイン入力ポート１６_１〜ｎ、各種の
メイン出力ポート１７_１〜ｎ等が夫々接続されている。

一方、２１ａ〜ｎは、複数のサブ系統ａ〜ｎのサブデー
タバスで、これらにも、サブＣＰＵ２２ａ〜ｎ、これら
のサブＣＰＵ２２ａ〜ｎのプログラム等が格納されたサ
ブＲＯＭ２３ａ〜ｎ、サブＣＰＵ２２ａ〜ｎのためのデ
ータ等が格納されるサブＲＡＭ２４ａ〜ｎ、各種のサブ
入力ポート２６ａ_１〜ｎ〜ｎ_１〜ｎ、各種のサブ出力ポ
ート２７ａ_１〜ｎ〜ｎ_１〜ｎ等が夫々接続されている。

そして、上記メイン系統のメインデータバス１１と、サ
ブ系統ａ〜ｎのサブデータバス２１ａ〜ｎとの間には、
上述したデータ領域５_１〜ｎ，６_１〜ｎ、データチャン
ネル領域１，３等が内蔵された、夫々デュアルポートＲ
ＡＭ３４ａ〜ｎが接続されている。

ここで、複数のサブ系統ａ〜ｎを設けてあるのは、最近
の調節計の場合、多数の測定点等に対応する必要がある
等、データの取り扱い量が飛躍的に増大して来ているか
らである。

例えば、第４図に示した如き押出機４０の温度制御を例
に取れば、上記のような結線からなる調節計４１を用い
る場合、複数の領域（部位）１〜ｎで、多数の温度セン
サ４２_{（１）〜（ｎ）}により温度測定を行い、その結果
に対応して、複数の加熱ヒータ４３_{（１）〜（ｎ）}によ
り押出機４０の所望部位を分担加熱させる必要があるか
らである。

従って、上記１個の領域を１チャンネルとして１個のサ
ブＣＰＵ２２ａ〜ｎに例えば８チャンネル分ずつ分担さ
せるようにしてある。

次に、このような本発明方法を導入した調節計４１の動
作を説明すると、以下の如くである。

この本調節計４１では、温度制御にあたって、メインＣ
ＰＵ１２の各種のメイン入力ポート１６_１〜ｎのキー入
力や、スイッチ操作等を通じて、各部位での設定温度
（ＳＶ）や、ＰＩＤ定数、時間、警報の有無等が設定さ
れ、それらの設定内容は、メインＲＡＭ１４に記憶され
る。また、その際の設定値等は、メイン出力ポート１７
_１〜ｎの表示器を通じて計器前面等に表示される。

メインＲＡＭ１４に記憶されたデータは、メインＣＰＵ
１２の制御下で、デュアルポートＲＡＭ３４ａ〜ｎに移
され、その後、サブＣＰＵ２２ａ〜ｎのサブＲＡＭ２４
ａ〜ｎに記憶される。

先ず、この調節計４１においては、上述したように押出
機４０の所望部位に対して、第３図中の点線で囲まれる
１個のサブ系統を例えば８チャンネルとして担当させ、
各サブ系統を独立して動作させている。

例えば、点線で囲まれる１個のサブ系統のうちサブＣＰ
Ｕ２２ａで制御するサブ入力ポート２６ａ_１〜ｎから
は、温度センサ４２_{（１）〜（８）}からのデータが入っ
ている。この測定値（ＰＶ）については、例えば２００
ｍｓに１回１チャンネル毎に取り込み、サブＲＡＭ２４
ａに格納させる。他のサブ系統も同様に動作する。

メインＲＡＭ１４内にも、温度に関するデータが存在す
る。例えば設定値（ＳＶ）、ＰＩＤ定数等は、メイン入
力ポート１６_１〜ｎのキー設定により入力され、メイン
ＲＡＭ１４に記憶された後、メインＣＰＵ１２の働きに
よりデュアルポートＲＡＭ３４ａ〜ｎに書き込まれる。
このデュアルポートＲＡＭ３４ａ〜ｎのデータは、サブ
ＣＰＵ２２ａ〜ｎによりサブＲＡＭ２４ａ〜ｎに取り込
まれる。

上記のようにして格納されている測定値（ＰＶ）および
設定値（ＳＶ）、ＰＩＤ定数等により、サブＣＰＵ２２
ａ〜ｎは、ＰＩＤ演算を行い、出力値を算出し、操作量
（ＭＶ）として、サブ出力ポート２７ａ_１〜ｎ〜ｎ
_１〜ｎより出力し、夫々に対応する加熱ヒータ４３
_{（１）〜（ｎ）}を加熱制御したり、あるいは測定値（Ｐ
Ｖ）と設定値（ＳＶ）と警報設定値との関係から警報出
力を出力したりする。そして、これらのデータも、サブ
ＲＡＭ２４ａ〜ｎに格納する。

次に、サブＣＰＵ２２ａ〜ｎは、上記デュアルポートＲ
ＡＭ３４ａ〜ｎのデータの書き換え作業を行う。つま
り、入力したデータと、メインＣＰＵ１２からのデータ
をもとに演算を行いサブＲＡＭ２４ａ〜ｎに記憶する。
そして、そのデータを表示等で使用するためにデュアル
ポートＲＡＭ３４ａ〜ｎに送る。これをメインＣＰＵ１
２が取り込む。

そして、上記各作業において、原則的には、サブＣＰＵ
２２ａ〜ｎとメインＣＰＵ１２は夫々独立している。従
って、表示やキー入力等により、メインＣＰＵ１２の仕
事量が増えても、温度制御に関しては、サブＣＰＵ２２
ａ〜ｎにより余裕を持って行うことができる。制御点数
が増えれば、その分サブ系統を増設すればよいだけであ
る。

メインＣＰＵ１２での重要な仕事は、上記表示や設定の
処理、温度制御以外の制御動作であり、メイン入力ポー
ト１６ａ_１〜ｎ〜ｎ_１〜ｎから入力した押出機４０のモ
ータ回転数や電流値等のアナログ入力や、モータ始動、
停止信号等のようなデジタル入力をキー操作やスイッチ
操作により設定した際、いろいろな画面に切り換えて表
示したり、これらの操作により決められた出力を出した
りもすることもできる。

なお、上記実施例では、調節計の場合であったが、本発
明は、これに限定されず、同様の問題を有するその他の
機器にも応用することが可能である。

〈発明の効果〉以上の説明から明らかなように本発明に係るＣＰＵ制御
方法は、メインＣＰＵと１または複数のサブＣＰＵ間で
共有するデュアルポートＲＡＭ中にデータチャンネル領
域を設けると共に、前記メインＣＰＵのメインＲＡＭお
よびサブＣＰＵのサブＲＡＭ中にも夫々データチャンネ
ル領域を設け、前記メインＣＰＵおよびサブＣＰＵ間の
データの入出力を行うＣＰＵ制御方法において、前記デュアルポートＲＡＭにデータを書き込むＣＰＵ
が、当該書き込んだデータに対応するデータチャンネル
数をデュアルポートＲＡＭ中のデータチャンネル領域に
書き込み、前記デュアルポートＲＡＭからデータを読み込むＣＰＵ
が、当該ＣＰＵのデータチャンネル領域とデュアルポー
トＲＡＭ中のデータチャンネル領域のデータチャンネル
数を比較して、データチャンネル数が異なるから、デュ
アルポートＲＡＭ中のデータチャンネル領域のデータチ
ャンネル数に該当するデータを読み込み、当該ＣＰＵの
データチャンネル領域のデータチャンネル数を読み込ん
だデータのチャンネル数に更新し、再度当該ＣＰＵのデ
ータチャンネル領域とデュアルポートＲＡＭ中のデータ
チャンネル領域のデータチャンネル数を比較して、デー
タチャンネル数が同じになるまで前記データの読み込み
を繰り返すＣＰＵ制御方法にあり、上記データチャンネ
ル領域のチャンネル数を媒介として、例えばデュアルポ
ートＲＡＭに片方のＣＰＵ側からの完結させたデータを
記憶させ、このデータをもう片方のＣＰＵ側で読み込む
ことにより、従来のような特別な処理（データチェッ
ク）が不要となり、ハードウエアおよびソフトウエアの
簡略化を図ることができる。

また、同時に一方のＣＰＵで他方のＣＰＵの動作を監視
することが可能となるため、一方のＣＰＵが故障した時
等に即座に調節計の出力を停止して、システムに被害を
及ぼすことのないようにする等の処理を行うことができ
る。

【図面の簡単な説明】

第１図は本発明に係るＣＰＵ制御方法の一実施例の概略
を示した概略図、第２図は第１図のＣＰＵ制御方法を実
行するための流れを示したフローチャート図、第３図は
第１図のＣＰＵ制御方法を適用した調節計の一例を示し
た概略図、第４図は上記調節計で押出機を制御する場合
を示した概略説明部、第５図は従来のＣＰＵ制御方法の
一例を示した概略図である。図中、１〜４……データチャンネル領域、５_１〜ｎ……データ
領域、６_１〜ｎ……データ領域、１１……メインデータ
バス、１２……メインＣＰＵ、１４……メインＲＡＭ、
１６_１〜ｎ……メイン入力ポート、１７_１〜ｎ……メイ
ン出力ポート、２１ａ〜ｎ……サブデータバス、２２ａ
〜ｎ……サブＣＰＵ、２４ａ〜ｎ……サブＲＡＭ、３４
ａ〜ｎ……デュアルポートＲＡＭ、４０……押出機、４
１……調節計、４２_{（１）〜（ｎ）}……温度センサ、４
３_{（１）〜（ｎ）}……加熱ヒータ、

───────────────────────────────────────────────────── フロントページの続き (72)発明者林茂男東京都大田区久が原５丁目16番６号理化工業株式会社内 (56)参考文献特開昭57−164345（ＪＰ，Ａ) 特開昭59−2102（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】メインＣＰＵと１または複数のサブＣＰＵ
間で共有するデュアルポートＲＡＭ中にデータチャンネ
ル領域を設けると共に、前記メインＣＰＵのメインＲＡ
ＭおよびサブＣＰＵのサブＲＡＭ中にも夫々データチャ
ンネル領域を設け、前記メインＣＰＵおよびサブＣＰＵ
間のデータの入出力を行うＣＰＵ制御方法において、前記デュアルポートＲＡＭにデータを書き込むＣＰＵ
が、当該書き込んだデータに対応するデータチャンネル
数をデュアルポートＲＡＭ中のデータチャンネル領域に
書き込み、前記デュアルポートＲＡＭからデータを読み込むＣＰＵ
が、当該ＣＰＵのデータチャンネル領域とデュアルポー
トＲＡＭ中のデータチャンネル領域のデータチャンネル
数を比較して、データチャンネル数が異なるなら、デュ
アルポートＲＡＭ中のデータチャンネル領域のデータチ
ャンネル数に該当するデータを読み込み、当該ＣＰＵの
データチャンネル領域のデータチャンネル数を読み込ん
だデータのチャンネル数に更新し、再度当該ＣＰＵのデ
ータチャンネル領域とデュアルポートＲＡＭ中のデータ
チャンネル領域のデータチャンネル数を比較して、デー
タチャンネル数が同じになるまで前記データの読み込み
を繰り返すことを特徴とするＣＰＵ制御方法。