JPH06140511A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06140511A JPH06140511A JP26627292A JP26627292A JPH06140511A JP H06140511 A JPH06140511 A JP H06140511A JP 26627292 A JP26627292 A JP 26627292A JP 26627292 A JP26627292 A JP 26627292A JP H06140511 A JPH06140511 A JP H06140511A
- Authority
- JP
- Japan
- Prior art keywords
- group
- region
- doped
- atom
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】シリコン薄膜からなる配線の一部に、3族また
は5族の原子をドーピングしない領域を作り、その上に
絶縁膜を形成し、その上に浮遊導体層を形成する、また
はその下に絶縁膜を形成し、その下に浮遊導体層を形成
する。 【効果】配線に5ボルト印加すると3族または5族の原
子をドーピングしない領域の抵抗値が高いため微小な電
流しか流れないが、配線に10ボルト以上印加すると、
電圧の高い側の配線から電子が浮遊導体層に、供給され
帯電する。すると、3族または5族の原子をドーピング
しない領域に反転層が形成され、見かけ上抵抗値がさが
り、配線に5ボルト印加すると3族または5族の原子を
ドーピングしない領域の抵抗値が低いため高い電流が流
れる。この電流の大きさをヒューズ素子のスイッチング
にすることにより、実装後もスイッチング可能で、ヒュ
ーズ素子の下に他の素子を作ることができ微細化が可能
なヒューズ素子を実現できる。
は5族の原子をドーピングしない領域を作り、その上に
絶縁膜を形成し、その上に浮遊導体層を形成する、また
はその下に絶縁膜を形成し、その下に浮遊導体層を形成
する。 【効果】配線に5ボルト印加すると3族または5族の原
子をドーピングしない領域の抵抗値が高いため微小な電
流しか流れないが、配線に10ボルト以上印加すると、
電圧の高い側の配線から電子が浮遊導体層に、供給され
帯電する。すると、3族または5族の原子をドーピング
しない領域に反転層が形成され、見かけ上抵抗値がさが
り、配線に5ボルト印加すると3族または5族の原子を
ドーピングしない領域の抵抗値が低いため高い電流が流
れる。この電流の大きさをヒューズ素子のスイッチング
にすることにより、実装後もスイッチング可能で、ヒュ
ーズ素子の下に他の素子を作ることができ微細化が可能
なヒューズ素子を実現できる。
Description
【0001】
【産業上の利用分野】本発明は、浮遊ゲートを用いたヒ
ューズ素子を適用した、半導体装置に関する。
ューズ素子を適用した、半導体装置に関する。
【0002】
【従来の技術】従来のヒューズ素子の構造は、図2及び
図3の様であった。図2は断面図、図3は平面図であ
る。すなわち、図2において半導体基板201上に第1
絶縁膜202が形成されており、その上に燐または硼素
または砒素など3族または5族の原子を高濃度にドーピ
ングしたシリコン薄膜203が形成されており、その上
に第2絶縁膜204が形成されており、コンタクトホー
ル205を介してアルミニウムなどの配線206が形成
されていた。このヒューズ素子(前記燐または硼素また
は砒素など3族または5族の原子を高濃度にドーピング
したシリコン薄膜203)を熔断するには、レーザー光
線を照射していた。このとき前記シリコン薄膜によるヒ
ューズ素子はこのレーザー光線を吸収し、発熱すること
により熔断する。
図3の様であった。図2は断面図、図3は平面図であ
る。すなわち、図2において半導体基板201上に第1
絶縁膜202が形成されており、その上に燐または硼素
または砒素など3族または5族の原子を高濃度にドーピ
ングしたシリコン薄膜203が形成されており、その上
に第2絶縁膜204が形成されており、コンタクトホー
ル205を介してアルミニウムなどの配線206が形成
されていた。このヒューズ素子(前記燐または硼素また
は砒素など3族または5族の原子を高濃度にドーピング
したシリコン薄膜203)を熔断するには、レーザー光
線を照射していた。このとき前記シリコン薄膜によるヒ
ューズ素子はこのレーザー光線を吸収し、発熱すること
により熔断する。
【0003】また図5(a)から図5(c)は、従来の
製造工程ごとの主要断面図である。なお、全図におい
て、同一の機能を有するものには、同一の符号を付け、
その繰り返しの説明は省略する。以下、図5(a)から
図5(c)に従い、順に説明していく。
製造工程ごとの主要断面図である。なお、全図におい
て、同一の機能を有するものには、同一の符号を付け、
その繰り返しの説明は省略する。以下、図5(a)から
図5(c)に従い、順に説明していく。
【0004】まず図5(a)の如く、半導体基板201
上に、CVD法(化学気相成長法)により第1絶縁膜2
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして前記第1絶縁膜202上にCVD法に
より多結晶シリコン膜207を100nm程度形成す
る。通常モノシランガスの熱分解により前記多結晶シリ
コン膜207を堆積させる。
上に、CVD法(化学気相成長法)により第1絶縁膜2
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして前記第1絶縁膜202上にCVD法に
より多結晶シリコン膜207を100nm程度形成す
る。通常モノシランガスの熱分解により前記多結晶シリ
コン膜207を堆積させる。
【0005】次に図5(b)の如く、前記多結晶シリコ
ン膜207に燐または硼素または砒素など3族または5
族の原子をイオン打ち込み法を用いて、2×1015at
oms・cm-2以上注入する。そして前記多結晶シリコ
ン膜207をフォト及びエッチング法により、不要な部
分を排除する。
ン膜207に燐または硼素または砒素など3族または5
族の原子をイオン打ち込み法を用いて、2×1015at
oms・cm-2以上注入する。そして前記多結晶シリコ
ン膜207をフォト及びエッチング法により、不要な部
分を排除する。
【0006】次に図5(c)の如く、活性化するため
に、熱する。ハロゲンランプを用いて、窒素雰囲気中で
1000度60秒ほど熱する。前記多結晶シリコン膜2
07上にCVD法(化学気相成長法)に第2絶縁膜20
4を形成する。500nmぐらいが適当であろう。そし
て他の素子と接続するために前記第2絶縁膜204にコ
ンタクトホール205をフォト及びエッチング法により
形成する。
に、熱する。ハロゲンランプを用いて、窒素雰囲気中で
1000度60秒ほど熱する。前記多結晶シリコン膜2
07上にCVD法(化学気相成長法)に第2絶縁膜20
4を形成する。500nmぐらいが適当であろう。そし
て他の素子と接続するために前記第2絶縁膜204にコ
ンタクトホール205をフォト及びエッチング法により
形成する。
【0007】最後に図2の如く、他の素子と接続するた
めにアルミニウムをスパッタ法などにより前記第2絶縁
膜204上に形成し、フォト及びエッチング法により不
要な部分を排除する。
めにアルミニウムをスパッタ法などにより前記第2絶縁
膜204上に形成し、フォト及びエッチング法により不
要な部分を排除する。
【0008】以上の工程を経て、従来の技術の半導体装
置を得る。
置を得る。
【0009】
【発明が解決しようとする課題】しかし、従来の技術で
は、レーザー光線による熔断のためレーザー光線発生装
置が必要という問題点を有する。またレーザー光線によ
る熔断のためヒューズ素子の下も発熱する。したがって
ヒューズ素子の下にはたとえばトランジスターなどの素
子を作ることができず微細化が困難である。またレーザ
ー光線による熔断のためICの場合、実装後の熔断は不
可能という問題点を有する。
は、レーザー光線による熔断のためレーザー光線発生装
置が必要という問題点を有する。またレーザー光線によ
る熔断のためヒューズ素子の下も発熱する。したがって
ヒューズ素子の下にはたとえばトランジスターなどの素
子を作ることができず微細化が困難である。またレーザ
ー光線による熔断のためICの場合、実装後の熔断は不
可能という問題点を有する。
【0010】そこで本発明は、この様な問題点を解決す
るもので、その目的とするところは、レーザー光線発生
装置が不要で電気的にスイッチング可能で、実装後もス
イッチング可能で、素子の下にたとえばトランジスター
などの素子を作ることができ微細化が可能であるという
ヒューズ素子を提供するところにある。またレーザー光
線発生装置が不要で電気的にスイッチング可能で、実装
後もスイッチング可能で、素子の下にはたとえばトラン
ジスターなどの素子を作ることができ微細化が可能であ
るというヒューズ素子の製造方法を提供するところにあ
る。
るもので、その目的とするところは、レーザー光線発生
装置が不要で電気的にスイッチング可能で、実装後もス
イッチング可能で、素子の下にたとえばトランジスター
などの素子を作ることができ微細化が可能であるという
ヒューズ素子を提供するところにある。またレーザー光
線発生装置が不要で電気的にスイッチング可能で、実装
後もスイッチング可能で、素子の下にはたとえばトラン
ジスターなどの素子を作ることができ微細化が可能であ
るというヒューズ素子の製造方法を提供するところにあ
る。
【0011】
【課題を解決するための手段】本発明の半導体装置は、
第1絶縁膜上に形成されている燐または硼素または砒素
など3族または5族の原子をドーピングしたシリコン薄
膜からなる配線において、前記燐または硼素または砒素
など3族または5族の原子をドーピングした領域を分断
するように、3族または5族の原子をドーピングしない
領域または3族または5族の原子の濃度の低い領域を形
成し、前記配線上に第2絶縁膜を形成し、前記ドーピン
グしない領域上または前記濃度の低い領域上及び前記ド
ーピングした領域の一部の上の前記第2絶縁膜上に浮遊
導体層を形成する手段を取る。
第1絶縁膜上に形成されている燐または硼素または砒素
など3族または5族の原子をドーピングしたシリコン薄
膜からなる配線において、前記燐または硼素または砒素
など3族または5族の原子をドーピングした領域を分断
するように、3族または5族の原子をドーピングしない
領域または3族または5族の原子の濃度の低い領域を形
成し、前記配線上に第2絶縁膜を形成し、前記ドーピン
グしない領域上または前記濃度の低い領域上及び前記ド
ーピングした領域の一部の上の前記第2絶縁膜上に浮遊
導体層を形成する手段を取る。
【0012】また第1絶縁膜上に形成されている燐また
は硼素または砒素など3族または5族の原子をドーピン
グしたシリコン薄膜からなる配線において、前記燐また
は硼素または砒素など3族または5族の原子をドーピン
グした領域を分断するように、3族または5族の原子を
ドーピングしない領域または3族または5族の原子の濃
度の低い領域を形成し、前記配線上に第2絶縁膜を形成
し、前記ドーピングしない領域上または前記濃度の低い
領域上及び前記ドーピングした領域の一部の上の前記第
2絶縁膜上に浮遊導体層を形成し、分断された前記ドー
ピングした領域の電位の低い側の領域上の前記浮遊導体
層の重なり面積が、前記ドーピングした領域の電位の高
い側の領域上の前記浮遊導体層の重なり面積よりも広く
する手段を取る。
は硼素または砒素など3族または5族の原子をドーピン
グしたシリコン薄膜からなる配線において、前記燐また
は硼素または砒素など3族または5族の原子をドーピン
グした領域を分断するように、3族または5族の原子を
ドーピングしない領域または3族または5族の原子の濃
度の低い領域を形成し、前記配線上に第2絶縁膜を形成
し、前記ドーピングしない領域上または前記濃度の低い
領域上及び前記ドーピングした領域の一部の上の前記第
2絶縁膜上に浮遊導体層を形成し、分断された前記ドー
ピングした領域の電位の低い側の領域上の前記浮遊導体
層の重なり面積が、前記ドーピングした領域の電位の高
い側の領域上の前記浮遊導体層の重なり面積よりも広く
する手段を取る。
【0013】また絶縁膜上に形成されている燐または硼
素または砒素など3族または5族の原子をドーピングし
たシリコン薄膜からなる配線において、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域を分断するように、3族または5族の原子をドー
ピングしない領域または3族または5族の原子の濃度の
低い領域を形成し、前記ドーピングしない領域下または
前記濃度の低い領域下及び前記ドーピングした領域の一
部の下の前記絶縁膜中に浮遊導体層を形成する手段を取
る。
素または砒素など3族または5族の原子をドーピングし
たシリコン薄膜からなる配線において、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域を分断するように、3族または5族の原子をドー
ピングしない領域または3族または5族の原子の濃度の
低い領域を形成し、前記ドーピングしない領域下または
前記濃度の低い領域下及び前記ドーピングした領域の一
部の下の前記絶縁膜中に浮遊導体層を形成する手段を取
る。
【0014】また絶縁膜上に形成されている燐または硼
素または砒素など3族または5族の原子をドーピングし
たシリコン薄膜からなる配線において、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域を分断するように、3族または5族の原子をドー
ピングしない領域または3族または5族の原子の濃度の
低い領域を形成し、前記ドーピングしない領域下または
前記濃度の低い領域下及び前記ドーピングした領域の一
部の下の前記絶縁膜中に浮遊導体層を形成し、分断され
た前記ドーピングした領域の電位の低い側の領域下の前
記浮遊導体層の重なり面積が、前記ドーピングした領域
の電位の高い側の領域下の前記浮遊導体層の重なり面積
よりも広くする手段を取る。
素または砒素など3族または5族の原子をドーピングし
たシリコン薄膜からなる配線において、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域を分断するように、3族または5族の原子をドー
ピングしない領域または3族または5族の原子の濃度の
低い領域を形成し、前記ドーピングしない領域下または
前記濃度の低い領域下及び前記ドーピングした領域の一
部の下の前記絶縁膜中に浮遊導体層を形成し、分断され
た前記ドーピングした領域の電位の低い側の領域下の前
記浮遊導体層の重なり面積が、前記ドーピングした領域
の電位の高い側の領域下の前記浮遊導体層の重なり面積
よりも広くする手段を取る。
【0015】また第1絶縁膜上に形成されている燐また
は硼素または砒素など3族または5族の原子をドーピン
グしたシリコン薄膜からなる配線において、前記燐また
は硼素または砒素など3族または5族の原子をドーピン
グした領域を分断するように、3族または5族の原子を
ドーピングしない領域または3族または5族の原子の濃
度の低い領域を形成し、前記配線上に第2絶縁膜を形成
し、前記ドーピングしない領域上または前記濃度の低い
領域上及び前記ドーピングした領域の一部の上の前記第
2絶縁膜上に第1浮遊導体層を形成し、前記ドーピング
しない領域下または前記濃度の低い領域下及び前記ドー
ピングした領域の一部の下の前記第1絶縁膜中に第2浮
遊導体層を形成する手段を取る。
は硼素または砒素など3族または5族の原子をドーピン
グしたシリコン薄膜からなる配線において、前記燐また
は硼素または砒素など3族または5族の原子をドーピン
グした領域を分断するように、3族または5族の原子を
ドーピングしない領域または3族または5族の原子の濃
度の低い領域を形成し、前記配線上に第2絶縁膜を形成
し、前記ドーピングしない領域上または前記濃度の低い
領域上及び前記ドーピングした領域の一部の上の前記第
2絶縁膜上に第1浮遊導体層を形成し、前記ドーピング
しない領域下または前記濃度の低い領域下及び前記ドー
ピングした領域の一部の下の前記第1絶縁膜中に第2浮
遊導体層を形成する手段を取る。
【0016】
【実施例】図1は、本発明の一実施例における半導体装
置の断面図である。101は半導体基板、102は第1
絶縁膜、105は燐または硼素または砒素など3族また
は5族の原子をドーピングした領域、106は3族また
は5族の原子をドーピングしない領域、107は第2絶
縁膜、109は浮遊導体層、110は第3絶縁膜、11
1はアルミニウムである。
置の断面図である。101は半導体基板、102は第1
絶縁膜、105は燐または硼素または砒素など3族また
は5族の原子をドーピングした領域、106は3族また
は5族の原子をドーピングしない領域、107は第2絶
縁膜、109は浮遊導体層、110は第3絶縁膜、11
1はアルミニウムである。
【0017】また図4(a)から図4(d)は、その製
造工程ごとの主要断面図である。なお、実施例の全図に
おいて、同一の機能を有するものには、同一の符号を付
け、その繰り返しの説明は省略する。以下、図4(a)
から図4(d)に従い、順に説明していく。
造工程ごとの主要断面図である。なお、実施例の全図に
おいて、同一の機能を有するものには、同一の符号を付
け、その繰り返しの説明は省略する。以下、図4(a)
から図4(d)に従い、順に説明していく。
【0018】まず図4(a)の如く、半導体基板101
上に、CVD法(化学気相成長法)により第1絶縁膜1
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして前記第1絶縁膜102上にCVD法に
より第1多結晶シリコン膜103を100nm程度形成
する。通常モノシランガスの熱分解により前記多結晶シ
リコン103を堆積させる。
上に、CVD法(化学気相成長法)により第1絶縁膜1
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして前記第1絶縁膜102上にCVD法に
より第1多結晶シリコン膜103を100nm程度形成
する。通常モノシランガスの熱分解により前記多結晶シ
リコン103を堆積させる。
【0019】次に図4(b)の如く、前記第1多結晶シ
リコン膜103に燐または硼素または砒素など3族また
は5族の原子をドーピングした領域105を形成するた
めに、レジストマスク104を前記第1多結晶シリコン
膜103上に形成する。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐や砒素や硼素)
をイオン打ち込み法を用いて、2×1015atoms・
cm-2以上注入する。そして前記レジストマスク104
を除去する。前記レジストマスク104の下の前記第1
多結晶シリコン膜103が3族または5族の原子をドー
ピングしない領域106になる。
リコン膜103に燐または硼素または砒素など3族また
は5族の原子をドーピングした領域105を形成するた
めに、レジストマスク104を前記第1多結晶シリコン
膜103上に形成する。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐や砒素や硼素)
をイオン打ち込み法を用いて、2×1015atoms・
cm-2以上注入する。そして前記レジストマスク104
を除去する。前記レジストマスク104の下の前記第1
多結晶シリコン膜103が3族または5族の原子をドー
ピングしない領域106になる。
【0020】次に図4(c)の如く、前記第1多結晶シ
リコン膜103をフォト及びエッチング法により、不要
な部分を排除する。また最終工程後のヒューズ素子の特
性を最適化するために、前記第1多結晶シリコン膜10
3にイオン打ち込み法を用いてたとえば5族叉は3族の
元素(たとえば燐や砒素や硼素)を注入してもいい。こ
うすることにより3族または5族の原子の濃度の低い領
域になる。そしてCVD法により第2絶縁膜107を形
成する。この膜はトンネル電流が流れる膜厚である30
nm以下にする。
リコン膜103をフォト及びエッチング法により、不要
な部分を排除する。また最終工程後のヒューズ素子の特
性を最適化するために、前記第1多結晶シリコン膜10
3にイオン打ち込み法を用いてたとえば5族叉は3族の
元素(たとえば燐や砒素や硼素)を注入してもいい。こ
うすることにより3族または5族の原子の濃度の低い領
域になる。そしてCVD法により第2絶縁膜107を形
成する。この膜はトンネル電流が流れる膜厚である30
nm以下にする。
【0021】次に図4(d)の如く、前記第2絶縁膜1
07上に浮遊導体層を形成するためにCVD法により第
2多結晶シリコン膜108を200nm程度形成する。
通常モノシランガスの熱分解により第2多結晶シリコン
膜108を堆積させる。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐元素や砒素や硼
素)をイオン打ち込み法を用いて、2×1015atom
s・cm-2以上注入する。そして、活性化するために、
熱する。ハロゲンランプを用いて、窒素雰囲気中で10
00度60秒ほど熱する。
07上に浮遊導体層を形成するためにCVD法により第
2多結晶シリコン膜108を200nm程度形成する。
通常モノシランガスの熱分解により第2多結晶シリコン
膜108を堆積させる。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐元素や砒素や硼
素)をイオン打ち込み法を用いて、2×1015atom
s・cm-2以上注入する。そして、活性化するために、
熱する。ハロゲンランプを用いて、窒素雰囲気中で10
00度60秒ほど熱する。
【0022】最後に図1の如く、前記第2多結晶シリコ
ン膜108をフォト及びエッチング法により、不要な部
分を排除し浮遊導体層109を形成する。そして、前記
浮遊導体層109上にCVD法(化学気相成長法)によ
り第3絶縁膜110を形成する。500nmぐらいが適
当であろう。最後に他の素子と接続するために前記第3
絶縁膜110にコンタクトホールをフォト及びエッチン
グ法により形成し、他の素子と接続するためにアルミニ
ウム111をスパッタ法などにより前記第3絶縁膜上1
10に形成し、フォト及びエッチング法により不要な部
分を排除する。
ン膜108をフォト及びエッチング法により、不要な部
分を排除し浮遊導体層109を形成する。そして、前記
浮遊導体層109上にCVD法(化学気相成長法)によ
り第3絶縁膜110を形成する。500nmぐらいが適
当であろう。最後に他の素子と接続するために前記第3
絶縁膜110にコンタクトホールをフォト及びエッチン
グ法により形成し、他の素子と接続するためにアルミニ
ウム111をスパッタ法などにより前記第3絶縁膜上1
10に形成し、フォト及びエッチング法により不要な部
分を排除する。
【0023】以上の工程を経て、本発明の一実施例を得
る。
る。
【0024】この様に、燐または硼素または砒素など3
族または5族の原子をドーピングしたシリコン薄膜から
なる配線の一部に、前記3族または5族の原子をドーピ
ングしない領域106を作り、その上に前記第2絶縁膜
107を形成し、その上に前記浮遊導体層109を形成
することにより、この状態で配線に5ボルト印加すると
前記3族または5族の原子をドーピングしない領域10
6の抵抗値が高いため微小な電流しか流れない。またた
とえば燐または硼素または砒素など3族または5族の原
子をドーピングしたシリコン薄膜からなる配線の片側に
10ボルト以上印加すると、電圧の高い側の配線から電
子が前記浮遊導体層に、供給され帯電する。すると、例
えば薄膜トランジスタがON状態になるのと同様に前記
3族または5族の原子をドーピングしない領域106に
反転層が形成され、見かけ上抵抗値がさがる。この後、
同様に配線に5ボルト印加すると前記3族または5族の
原子をドーピングしない領域106の抵抗値が低いため
高い電流が流れる。この電流の大きさをヒューズ素子の
スイッチングにする。レーザー光線による熔断ではなく
電気的にスイッチング可能なので、レーザー光線発生装
置も必要としない。またレーザー光線による熔断ではな
いのでヒューズ素子の下も発熱しない。したがってヒュ
ーズ素子の下にたとえばトランジスターなどの素子を作
ることが可能となり微細化できる。またレーザー光線に
よる熔断ではないためICの場合、回路によっては実装
後のスイッチングも可能である。
族または5族の原子をドーピングしたシリコン薄膜から
なる配線の一部に、前記3族または5族の原子をドーピ
ングしない領域106を作り、その上に前記第2絶縁膜
107を形成し、その上に前記浮遊導体層109を形成
することにより、この状態で配線に5ボルト印加すると
前記3族または5族の原子をドーピングしない領域10
6の抵抗値が高いため微小な電流しか流れない。またた
とえば燐または硼素または砒素など3族または5族の原
子をドーピングしたシリコン薄膜からなる配線の片側に
10ボルト以上印加すると、電圧の高い側の配線から電
子が前記浮遊導体層に、供給され帯電する。すると、例
えば薄膜トランジスタがON状態になるのと同様に前記
3族または5族の原子をドーピングしない領域106に
反転層が形成され、見かけ上抵抗値がさがる。この後、
同様に配線に5ボルト印加すると前記3族または5族の
原子をドーピングしない領域106の抵抗値が低いため
高い電流が流れる。この電流の大きさをヒューズ素子の
スイッチングにする。レーザー光線による熔断ではなく
電気的にスイッチング可能なので、レーザー光線発生装
置も必要としない。またレーザー光線による熔断ではな
いのでヒューズ素子の下も発熱しない。したがってヒュ
ーズ素子の下にたとえばトランジスターなどの素子を作
ることが可能となり微細化できる。またレーザー光線に
よる熔断ではないためICの場合、回路によっては実装
後のスイッチングも可能である。
【0025】また電子を前記第2絶縁膜107を通り抜
けさせるために前記第2絶縁膜107の膜厚は30nm
以下であることが望ましい。
けさせるために前記第2絶縁膜107の膜厚は30nm
以下であることが望ましい。
【0026】図10は、本発明の第2の実施例における
半導体装置の断面図である。101は半導体基板、10
2は第1絶縁膜、105は燐または硼素または砒素など
3族または5族の原子をドーピングした領域、106は
3族または5族の原子をドーピングしない領域、107
は第2絶縁膜、109は浮遊導体層、110は第3絶縁
膜、111はアルミニウムである。
半導体装置の断面図である。101は半導体基板、10
2は第1絶縁膜、105は燐または硼素または砒素など
3族または5族の原子をドーピングした領域、106は
3族または5族の原子をドーピングしない領域、107
は第2絶縁膜、109は浮遊導体層、110は第3絶縁
膜、111はアルミニウムである。
【0027】本発明の第2の実施例における半導体装置
の製造方法を工程順に説明していく。
の製造方法を工程順に説明していく。
【0028】まず前述の第1の実施例の図4(d)の工
程までは同様の工程で製造していく。つぎに、図10の
如く、前記第2多結晶シリコン膜108をフォト及びエ
ッチング法により、不要な部分を排除し浮遊導体層10
9を形成する。この時、前記燐または硼素または砒素な
ど3族または5族の原子をドーピングした領域105に
電位を印加した場合、電位の低い側の領域上の前記浮遊
導体層109の重なり面積が、電位の高い側の領域上の
重なり面積よりも広く形成する。そして、前記浮遊導体
層109上にCVD法(化学気相成長法)により第3絶
縁膜110を形成する。500nmぐらいが適当であろ
う。最後に他の素子と接続するために前記第3絶縁膜1
10にコンタクトホールをフォト及びエッチング法によ
り形成し、他の素子と接続するためにアルミニウム11
1をスパッタ法などにより前記第3絶縁膜上110に形
成し、フォト及びエッチング法により不要な部分を排除
する。
程までは同様の工程で製造していく。つぎに、図10の
如く、前記第2多結晶シリコン膜108をフォト及びエ
ッチング法により、不要な部分を排除し浮遊導体層10
9を形成する。この時、前記燐または硼素または砒素な
ど3族または5族の原子をドーピングした領域105に
電位を印加した場合、電位の低い側の領域上の前記浮遊
導体層109の重なり面積が、電位の高い側の領域上の
重なり面積よりも広く形成する。そして、前記浮遊導体
層109上にCVD法(化学気相成長法)により第3絶
縁膜110を形成する。500nmぐらいが適当であろ
う。最後に他の素子と接続するために前記第3絶縁膜1
10にコンタクトホールをフォト及びエッチング法によ
り形成し、他の素子と接続するためにアルミニウム11
1をスパッタ法などにより前記第3絶縁膜上110に形
成し、フォト及びエッチング法により不要な部分を排除
する。
【0029】以上の工程を経て、本発明の第2の実施例
を得る。
を得る。
【0030】この様に、前記燐または硼素または砒素な
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域106を作り、その上に前記第2絶
縁膜107を形成し、その上に前記浮遊導体層109を
形成しかつ、前記燐または硼素または砒素など3族また
は5族の原子をドーピングした領域105に電位を印加
した場合、電位の低い側の領域上の前記浮遊導体層10
9の重なり面積が、電位の高い側の領域上の重なり面積
よりも広く形成することにより、たとえば前記燐または
硼素または砒素など前記3族または5族の原子をドーピ
ングしたシリコン薄膜からなる配線の片側に10ボルト
以上印加すると、電圧の高い側の配線から電子が前記浮
遊導体層109に、供給され帯電する。この際電圧の高
い側の配線と前記浮遊導体層109との容量よりも電圧
の低い側の配線と前記浮遊導体層109との容量の方が
大きいので、前記浮遊導体層109と電圧の高い側の配
線との電界が大きくなり電子が前記浮遊導体層109
に、供給されやすくなりより帯電する。すると、前記3
族または5族の原子をドーピングしない領域106によ
り反転層が形成され、より抵抗値がさがる。したがって
スイッチングが明確になる。
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域106を作り、その上に前記第2絶
縁膜107を形成し、その上に前記浮遊導体層109を
形成しかつ、前記燐または硼素または砒素など3族また
は5族の原子をドーピングした領域105に電位を印加
した場合、電位の低い側の領域上の前記浮遊導体層10
9の重なり面積が、電位の高い側の領域上の重なり面積
よりも広く形成することにより、たとえば前記燐または
硼素または砒素など前記3族または5族の原子をドーピ
ングしたシリコン薄膜からなる配線の片側に10ボルト
以上印加すると、電圧の高い側の配線から電子が前記浮
遊導体層109に、供給され帯電する。この際電圧の高
い側の配線と前記浮遊導体層109との容量よりも電圧
の低い側の配線と前記浮遊導体層109との容量の方が
大きいので、前記浮遊導体層109と電圧の高い側の配
線との電界が大きくなり電子が前記浮遊導体層109
に、供給されやすくなりより帯電する。すると、前記3
族または5族の原子をドーピングしない領域106によ
り反転層が形成され、より抵抗値がさがる。したがって
スイッチングが明確になる。
【0031】また電子を前記第2絶縁膜107を通り抜
けさせるために前記第2絶縁膜107の膜厚は30nm
以下であることが望ましい。
けさせるために前記第2絶縁膜107の膜厚は30nm
以下であることが望ましい。
【0032】図6は、本発明の第3の実施例における半
導体装置の主要断面図である。801は半導体基板、8
02は第1絶縁膜、804は浮遊導体層、805は第2
絶縁膜、807は燐または硼素または砒素など3族また
は5族の原子をドーピングした領域、809は3族また
は5族の原子をドーピングしない領域、810は第3絶
縁膜、811はアルミニウムである。
導体装置の主要断面図である。801は半導体基板、8
02は第1絶縁膜、804は浮遊導体層、805は第2
絶縁膜、807は燐または硼素または砒素など3族また
は5族の原子をドーピングした領域、809は3族また
は5族の原子をドーピングしない領域、810は第3絶
縁膜、811はアルミニウムである。
【0033】また図8(a)から図8(d)は、その製
造工程ごとの主要断面図である。なお、実施例の全図に
おいて、同一の機能を有するものには、同一の符号を付
け、その繰り返しの説明は省略する。以下、図8(a)
から図8(d)に従い、順に説明していく。
造工程ごとの主要断面図である。なお、実施例の全図に
おいて、同一の機能を有するものには、同一の符号を付
け、その繰り返しの説明は省略する。以下、図8(a)
から図8(d)に従い、順に説明していく。
【0034】まず図8(a)の如く、半導体基板801
上に、CVD法(化学気相成長法)により第1絶縁膜8
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして浮遊導体層を形成するために前記第1
絶縁膜802上にCVD法により第1多結晶シリコン膜
803を200nm程度形成する。通常モノシランガス
の熱分解により前記第1多結晶シリコン膜803を堆積
させる。そして低抵抗化するために、たとえば5族叉は
3族の元素(たとえば燐元素や砒素や硼素)をイオン打
ち込み法を用いて、2×1015atoms・cm-2以上
注入する。
上に、CVD法(化学気相成長法)により第1絶縁膜8
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして浮遊導体層を形成するために前記第1
絶縁膜802上にCVD法により第1多結晶シリコン膜
803を200nm程度形成する。通常モノシランガス
の熱分解により前記第1多結晶シリコン膜803を堆積
させる。そして低抵抗化するために、たとえば5族叉は
3族の元素(たとえば燐元素や砒素や硼素)をイオン打
ち込み法を用いて、2×1015atoms・cm-2以上
注入する。
【0035】次に図8(b)の如く、前記第1多結晶シ
リコン膜803をフォト及びエッチング法により、不要
な部分を排除し浮遊導体層804を形成する。
リコン膜803をフォト及びエッチング法により、不要
な部分を排除し浮遊導体層804を形成する。
【0036】次に図8(c)の如く、そしてCVD法に
より第2絶縁膜805を形成する。この膜はトンネル電
流が流れる膜厚である30nm以下にする。そして前記
第2絶縁膜805上にCVD法により第2多結晶シリコ
ン膜806を100nm程度形成する。通常モノシラン
ガスの熱分解により前記第2多結晶シリコン膜806を
堆積させる。
より第2絶縁膜805を形成する。この膜はトンネル電
流が流れる膜厚である30nm以下にする。そして前記
第2絶縁膜805上にCVD法により第2多結晶シリコ
ン膜806を100nm程度形成する。通常モノシラン
ガスの熱分解により前記第2多結晶シリコン膜806を
堆積させる。
【0037】次に図8(d)の如く、前記第2多結晶シ
リコン膜806に燐または硼素または砒素など3族また
は5族の原子をドーピングした領域807を形成するた
めに、レジストマスク808を前記第2多結晶シリコン
膜806上に形成する。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐や砒素や硼素)
をイオン打ち込み法を用いて、2×1015atoms・
cm-2以上注入する。前記レジストマスク808の下の
前記第1多結晶シリコン膜806が3族または5族の原
子をドーピングしない領域809になる。
リコン膜806に燐または硼素または砒素など3族また
は5族の原子をドーピングした領域807を形成するた
めに、レジストマスク808を前記第2多結晶シリコン
膜806上に形成する。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐や砒素や硼素)
をイオン打ち込み法を用いて、2×1015atoms・
cm-2以上注入する。前記レジストマスク808の下の
前記第1多結晶シリコン膜806が3族または5族の原
子をドーピングしない領域809になる。
【0038】最後に図6の如く、前記レジストマスク8
08を除去する。そして前記第2多結晶シリコン膜80
6をフォト及びエッチング法により、不要な部分を排除
する。また最終工程後のヒューズ素子の特性を最適化す
るために、前記第2多結晶シリコン膜806にイオン打
ち込み法を用いてたとえば5族叉は3族の元素(たとえ
ば燐や砒素や硼素)を注入してもいい。こうすることに
より3族または5族の原子の濃度の低い領域になる。そ
してCVD法により前記第3絶縁膜810を形成する。
この膜は200nmぐらいが適当であろう。
08を除去する。そして前記第2多結晶シリコン膜80
6をフォト及びエッチング法により、不要な部分を排除
する。また最終工程後のヒューズ素子の特性を最適化す
るために、前記第2多結晶シリコン膜806にイオン打
ち込み法を用いてたとえば5族叉は3族の元素(たとえ
ば燐や砒素や硼素)を注入してもいい。こうすることに
より3族または5族の原子の濃度の低い領域になる。そ
してCVD法により前記第3絶縁膜810を形成する。
この膜は200nmぐらいが適当であろう。
【0039】そして、活性化するために、熱する。ハロ
ゲンランプを用いて、窒素雰囲気中で1000度60秒
ほど熱する。前記第2多結晶シリコン膜806をフォト
及びエッチング法により、不要な部分を排除する。そし
て、CVD法(化学気相成長法)により第3絶縁膜81
0を形成する。500nmぐらいが適当であろう。最後
に他の素子と接続するために前記第3絶縁膜810にコ
ンタクトホールをフォト及びエッチング法により形成
し、他の素子と接続するためにアルミニウム811をス
パッタ法などにより前記第3絶縁膜上810に形成し、
フォト及びエッチング法により不要な部分を排除する。
ゲンランプを用いて、窒素雰囲気中で1000度60秒
ほど熱する。前記第2多結晶シリコン膜806をフォト
及びエッチング法により、不要な部分を排除する。そし
て、CVD法(化学気相成長法)により第3絶縁膜81
0を形成する。500nmぐらいが適当であろう。最後
に他の素子と接続するために前記第3絶縁膜810にコ
ンタクトホールをフォト及びエッチング法により形成
し、他の素子と接続するためにアルミニウム811をス
パッタ法などにより前記第3絶縁膜上810に形成し、
フォト及びエッチング法により不要な部分を排除する。
【0040】以上の工程を経て、本発明の第3の実施例
を得る。
を得る。
【0041】この様に、前記燐または硼素または砒素な
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域809を作り、その下に前記第2絶
縁膜805を形成し、その下に前記浮遊導体層804を
形成することにより、この状態で配線に5ボルト印加す
ると前記3族または5族の原子をドーピングしない領域
809の抵抗値が高いため微小な電流しか流れない。ま
たたとえば前記燐または硼素または砒素など3族または
5族の原子をドーピングしたシリコン薄膜からなる配線
の片側に10ボルト以上印加すると、電圧の高い側の配
線から電子が前記浮遊導体層に、供給され帯電する。す
ると、例えば薄膜トランジスタがON状態になるのと同
様に前記3族または5族の原子をドーピングしない領域
809に反転層が形成され、見かけ抵抗値がさがる。こ
の後、同様に配線に5ボルト印加すると前記3族または
5族の原子をドーピングしない領域809の抵抗値が低
いため高い電流が流れる。この電流の大きさをヒューズ
素子のスイッチングにする。レーザー光線による熔断で
はなく電気的にスイッチング可能なので、レーザー光線
発生装置も必要としない。またレーザー光線による熔断
ではないのでヒューズ素子の下も発熱しない。したがっ
てヒューズ素子の下にたとえばトランジスターなどの素
子を作ることが可能となり微細化できる。またレーザー
光線による熔断ではないためICの場合、回路によって
は実装後のスイッチングも可能である。
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域809を作り、その下に前記第2絶
縁膜805を形成し、その下に前記浮遊導体層804を
形成することにより、この状態で配線に5ボルト印加す
ると前記3族または5族の原子をドーピングしない領域
809の抵抗値が高いため微小な電流しか流れない。ま
たたとえば前記燐または硼素または砒素など3族または
5族の原子をドーピングしたシリコン薄膜からなる配線
の片側に10ボルト以上印加すると、電圧の高い側の配
線から電子が前記浮遊導体層に、供給され帯電する。す
ると、例えば薄膜トランジスタがON状態になるのと同
様に前記3族または5族の原子をドーピングしない領域
809に反転層が形成され、見かけ抵抗値がさがる。こ
の後、同様に配線に5ボルト印加すると前記3族または
5族の原子をドーピングしない領域809の抵抗値が低
いため高い電流が流れる。この電流の大きさをヒューズ
素子のスイッチングにする。レーザー光線による熔断で
はなく電気的にスイッチング可能なので、レーザー光線
発生装置も必要としない。またレーザー光線による熔断
ではないのでヒューズ素子の下も発熱しない。したがっ
てヒューズ素子の下にたとえばトランジスターなどの素
子を作ることが可能となり微細化できる。またレーザー
光線による熔断ではないためICの場合、回路によって
は実装後のスイッチングも可能である。
【0042】また電子を前記第2絶縁膜805を通り抜
けさせるために前記第2絶縁膜805の膜厚は30nm
以下であることが望ましい。
けさせるために前記第2絶縁膜805の膜厚は30nm
以下であることが望ましい。
【0043】図7は、本発明の第4の実施例における半
導体装置の主要断面図である。801は半導体基板、8
02は第1絶縁膜、804は浮遊導体層、805は第2
絶縁膜、807は燐または硼素または砒素など3族また
は5族の原子をドーピングした領域、809は3族また
は5族の原子をドーピングしない領域、810は第3絶
縁膜、811はアルミニウムである。
導体装置の主要断面図である。801は半導体基板、8
02は第1絶縁膜、804は浮遊導体層、805は第2
絶縁膜、807は燐または硼素または砒素など3族また
は5族の原子をドーピングした領域、809は3族また
は5族の原子をドーピングしない領域、810は第3絶
縁膜、811はアルミニウムである。
【0044】また図9(a)から図9(d)は、その製
造工程ごとの主要断面図である。なお、実施例の全図に
おいて、同一の機能を有するものには、同一の符号を付
け、その繰り返しの説明は省略する。以下、図9(a)
から図9(d)に従い、順に説明していく。
造工程ごとの主要断面図である。なお、実施例の全図に
おいて、同一の機能を有するものには、同一の符号を付
け、その繰り返しの説明は省略する。以下、図9(a)
から図9(d)に従い、順に説明していく。
【0045】まず図9(a)の如く、半導体基板801
上に、CVD法(化学気相成長法)により第1絶縁膜8
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして浮遊導体層を形成するために前記第1
絶縁膜802上にCVD法により第1多結晶シリコン膜
803を200nm程度形成する。通常モノシランガス
の熱分解により前記第1多結晶シリコン膜803を堆積
させる。そして低抵抗化するために、たとえば5族叉は
3族の元素(たとえば燐元素や砒素や硼素)をイオン打
ち込み法を用いて、2×1015atoms・cm-2以上
注入する。
上に、CVD法(化学気相成長法)により第1絶縁膜8
02を形成する.SiO2膜で500nmぐらいが適当
であろう。そして浮遊導体層を形成するために前記第1
絶縁膜802上にCVD法により第1多結晶シリコン膜
803を200nm程度形成する。通常モノシランガス
の熱分解により前記第1多結晶シリコン膜803を堆積
させる。そして低抵抗化するために、たとえば5族叉は
3族の元素(たとえば燐元素や砒素や硼素)をイオン打
ち込み法を用いて、2×1015atoms・cm-2以上
注入する。
【0046】次に図9(b)の如く、前記第1多結晶シ
リコン膜803をフォト及びエッチング法により、不要
な部分を排除し浮遊導体層804を形成する。
リコン膜803をフォト及びエッチング法により、不要
な部分を排除し浮遊導体層804を形成する。
【0047】次に図9(c)の如く、そしてCVD法に
より第2絶縁膜805を形成する。この膜はトンネル電
流が流れる膜厚である30nm以下にする。そして前記
第2絶縁膜805上にCVD法により第2多結晶シリコ
ン膜806を100nm程度形成する。通常モノシラン
ガスの熱分解により前記第2多結晶シリコン膜806を
堆積させる。
より第2絶縁膜805を形成する。この膜はトンネル電
流が流れる膜厚である30nm以下にする。そして前記
第2絶縁膜805上にCVD法により第2多結晶シリコ
ン膜806を100nm程度形成する。通常モノシラン
ガスの熱分解により前記第2多結晶シリコン膜806を
堆積させる。
【0048】次に図9(d)の如く、前記第2多結晶シ
リコン膜806に燐または硼素または砒素など3族また
は5族の原子をドーピングした領域807を形成するた
めに、レジストマスク808を前記第2多結晶シリコン
膜806上に形成する。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐や砒素や硼素)
をイオン打ち込み法を用いて、2×1015atoms・
cm-2以上注入する。この時、前記燐または硼素または
砒素など3族または5族の原子をドーピングした領域8
07に電位を印加した場合、電位の低い側の領域上の前
記浮遊導体層804の重なり面積が、電位の高い側の領
域上の重なり面積よりも広く形成する。前記レジストマ
スク808の下の前記第1多結晶シリコン膜806が3
族または5族の原子をドーピングしない領域809にな
る。
リコン膜806に燐または硼素または砒素など3族また
は5族の原子をドーピングした領域807を形成するた
めに、レジストマスク808を前記第2多結晶シリコン
膜806上に形成する。そして低抵抗化するために、た
とえば5族叉は3族の元素(たとえば燐や砒素や硼素)
をイオン打ち込み法を用いて、2×1015atoms・
cm-2以上注入する。この時、前記燐または硼素または
砒素など3族または5族の原子をドーピングした領域8
07に電位を印加した場合、電位の低い側の領域上の前
記浮遊導体層804の重なり面積が、電位の高い側の領
域上の重なり面積よりも広く形成する。前記レジストマ
スク808の下の前記第1多結晶シリコン膜806が3
族または5族の原子をドーピングしない領域809にな
る。
【0049】最後に図7の如く、前記レジストマスク8
08を除去する。そして前記第2多結晶シリコン膜80
6をフォト及びエッチング法により、不要な部分を排除
する。また最終工程後のヒューズ素子の特性を最適化す
るために、前記第2多結晶シリコン膜806にイオン打
ち込み法を用いてたとえば5族叉は3族の元素(たとえ
ば燐や砒素や硼素)を注入してもいい。こうすることに
より3族または5族の原子の濃度の低い領域になる。そ
してCVD法により前記第3絶縁膜810を形成する。
この膜は200nmぐらいが適当であろう。
08を除去する。そして前記第2多結晶シリコン膜80
6をフォト及びエッチング法により、不要な部分を排除
する。また最終工程後のヒューズ素子の特性を最適化す
るために、前記第2多結晶シリコン膜806にイオン打
ち込み法を用いてたとえば5族叉は3族の元素(たとえ
ば燐や砒素や硼素)を注入してもいい。こうすることに
より3族または5族の原子の濃度の低い領域になる。そ
してCVD法により前記第3絶縁膜810を形成する。
この膜は200nmぐらいが適当であろう。
【0050】そして、活性化するために、熱する。ハロ
ゲンランプを用いて、窒素雰囲気中で1000度60秒
ほど熱する。前記第2多結晶シリコン膜806をフォト
及びエッチング法により、不要な部分を排除する。そし
て、CVD法(化学気相成長法)により第3絶縁膜81
0を形成する。500nmぐらいが適当であろう。最後
に他の素子と接続するために前記第3絶縁膜810にコ
ンタクトホールをフォト及びエッチング法により形成
し、他の素子と接続するためにアルミニウム811をス
パッタ法などにより前記第3絶縁膜上810に形成し、
フォト及びエッチング法により不要な部分を排除する。
ゲンランプを用いて、窒素雰囲気中で1000度60秒
ほど熱する。前記第2多結晶シリコン膜806をフォト
及びエッチング法により、不要な部分を排除する。そし
て、CVD法(化学気相成長法)により第3絶縁膜81
0を形成する。500nmぐらいが適当であろう。最後
に他の素子と接続するために前記第3絶縁膜810にコ
ンタクトホールをフォト及びエッチング法により形成
し、他の素子と接続するためにアルミニウム811をス
パッタ法などにより前記第3絶縁膜上810に形成し、
フォト及びエッチング法により不要な部分を排除する。
【0051】以上の工程を経て、本発明の第3の実施例
を得る。
を得る。
【0052】この様に、前記燐または硼素または砒素な
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域809を作り、その下に前記第2絶
縁膜805を形成し、その下に前記浮遊導体層804を
形成しかつ、前記燐または硼素または砒素など3族また
は5族の原子をドーピングした領域807に電位を印加
した場合、電位の低い側の領域上の前記浮遊導体層80
4の重なり面積が、電位の高い側の領域上の重なり面積
よりも広く形成することにより、たとえば前記燐または
硼素または砒素など3族または5族の原子をドーピング
したシリコン薄膜からなる配線の片側に10ボルト以上
印加すると、電圧の高い側の配線から電子が前記浮遊導
体層に、供給され帯電する。この際電圧の高い側の配線
と前記浮遊導体層804との容量よりも電圧の低い側の
配線と前記浮遊導体層804との容量の方が大きいの
で、前記浮遊導体層804と電圧の高い側の配線との電
界が大きくなり電子が前記浮遊導体層804に、供給さ
れやすくなりより帯電する。すると、前記3族または5
族の原子をドーピングしない領域106により反転層が
形成され、より抵抗値がさがる。したがってスイッチン
グが明確になる。
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域809を作り、その下に前記第2絶
縁膜805を形成し、その下に前記浮遊導体層804を
形成しかつ、前記燐または硼素または砒素など3族また
は5族の原子をドーピングした領域807に電位を印加
した場合、電位の低い側の領域上の前記浮遊導体層80
4の重なり面積が、電位の高い側の領域上の重なり面積
よりも広く形成することにより、たとえば前記燐または
硼素または砒素など3族または5族の原子をドーピング
したシリコン薄膜からなる配線の片側に10ボルト以上
印加すると、電圧の高い側の配線から電子が前記浮遊導
体層に、供給され帯電する。この際電圧の高い側の配線
と前記浮遊導体層804との容量よりも電圧の低い側の
配線と前記浮遊導体層804との容量の方が大きいの
で、前記浮遊導体層804と電圧の高い側の配線との電
界が大きくなり電子が前記浮遊導体層804に、供給さ
れやすくなりより帯電する。すると、前記3族または5
族の原子をドーピングしない領域106により反転層が
形成され、より抵抗値がさがる。したがってスイッチン
グが明確になる。
【0053】図11は、本発明の第5の実施例における
半導体装置の主要断面図である。401は半導体基板、
402は第1絶縁膜、403は第2絶縁膜、404は第
1浮遊導体層、405は第3絶縁膜、406は燐または
硼素または砒素など3族または5族の原子をドーピング
した領域、407は3族または5族の原子をドーピング
しない領域、408は第4絶縁膜、409は第2浮遊導
体層、410はアルミニウムである。
半導体装置の主要断面図である。401は半導体基板、
402は第1絶縁膜、403は第2絶縁膜、404は第
1浮遊導体層、405は第3絶縁膜、406は燐または
硼素または砒素など3族または5族の原子をドーピング
した領域、407は3族または5族の原子をドーピング
しない領域、408は第4絶縁膜、409は第2浮遊導
体層、410はアルミニウムである。
【0054】また製造方法は、前述の本発明の第1また
は第2の実施例における半導体装置の製造方法と、前述
の本発明の第3または第4の実施例における半導体装置
の製造方法との組合せにより製造する事ができる。
は第2の実施例における半導体装置の製造方法と、前述
の本発明の第3または第4の実施例における半導体装置
の製造方法との組合せにより製造する事ができる。
【0055】この様に、前記燐または硼素または砒素な
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域407を作り、その下に前記第2絶
縁膜403を形成し、その下に前記第1浮遊導体層40
4を形成し、かつその上に前記第3絶縁膜405を形成
し、その上に前記第2浮遊導体層409を形成すること
により、上下の浮遊導体層を帯電することができ、より
強い反転層が形成され、見かけ抵抗値もよりがさがるこ
とができる。
ど3族または5族の原子をドーピングしたシリコン薄膜
からなる配線の一部に、前記3族または5族の原子をド
ーピングしない領域407を作り、その下に前記第2絶
縁膜403を形成し、その下に前記第1浮遊導体層40
4を形成し、かつその上に前記第3絶縁膜405を形成
し、その上に前記第2浮遊導体層409を形成すること
により、上下の浮遊導体層を帯電することができ、より
強い反転層が形成され、見かけ抵抗値もよりがさがるこ
とができる。
【0056】以上本発明者によってなされた発明を、前
記実施例に基づき、具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において、変形し得ることは勿論である。
記実施例に基づき、具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において、変形し得ることは勿論である。
【0057】たとえば、前記の全ての実施例では浮遊導
体層は、5族叉は3族の元素(たとえば燐元素や砒素や
硼素)をイオン打ち込み法を用いて、2×1015ato
ms・cm-2以上注入した多結晶シリコン膜により形成
されているが金属やシリコンと金属の化合物でも同様の
効果を有する。
体層は、5族叉は3族の元素(たとえば燐元素や砒素や
硼素)をイオン打ち込み法を用いて、2×1015ato
ms・cm-2以上注入した多結晶シリコン膜により形成
されているが金属やシリコンと金属の化合物でも同様の
効果を有する。
【0058】
【発明の効果】以上述べた様に、本発明によれば、燐ま
たは硼素または砒素など3族または5族の原子をドーピ
ングしたシリコン薄膜からなる配線の一部に、3族また
は5族の原子をドーピングしない領域を作り、その上に
絶縁膜を形成し、その上に浮遊導体層を形成する、また
はその下に絶縁膜を形成し、その下に浮遊導体層を形成
することにより、以下に示す効果がえられる。
たは硼素または砒素など3族または5族の原子をドーピ
ングしたシリコン薄膜からなる配線の一部に、3族また
は5族の原子をドーピングしない領域を作り、その上に
絶縁膜を形成し、その上に浮遊導体層を形成する、また
はその下に絶縁膜を形成し、その下に浮遊導体層を形成
することにより、以下に示す効果がえられる。
【0059】1、配線に5ボルト印加すると3族または
5族の原子をドーピングしない領域の抵抗値が高いため
微小な電流しか流れない。またたとえば燐または硼素ま
たは砒素など3族または5族の原子をドーピングしたシ
リコン薄膜からなる配線の片側に10ボルト以上印加す
ると、電圧の高い側の配線から電子が浮遊導体層に、供
給され帯電する。すると、3族または5族の原子をドー
ピングしない領域に反転層が形成され、見かけ上抵抗値
がさがる。この後、同様に配線に5ボルト印加すると3
族または5族の原子をドーピングしない領域の抵抗値が
低いため高い電流が流れる。この電流の大きさをヒュー
ズ素子のスイッチングにすることが可能となる。
5族の原子をドーピングしない領域の抵抗値が高いため
微小な電流しか流れない。またたとえば燐または硼素ま
たは砒素など3族または5族の原子をドーピングしたシ
リコン薄膜からなる配線の片側に10ボルト以上印加す
ると、電圧の高い側の配線から電子が浮遊導体層に、供
給され帯電する。すると、3族または5族の原子をドー
ピングしない領域に反転層が形成され、見かけ上抵抗値
がさがる。この後、同様に配線に5ボルト印加すると3
族または5族の原子をドーピングしない領域の抵抗値が
低いため高い電流が流れる。この電流の大きさをヒュー
ズ素子のスイッチングにすることが可能となる。
【0060】2、このヒューズ素子は、レーザー光線に
よる熔断ではなく電気的にスイッチングするので、レー
ザー光線発生装置も必要としない。
よる熔断ではなく電気的にスイッチングするので、レー
ザー光線発生装置も必要としない。
【0061】3、このヒューズ素子は、レーザー光線に
よる熔断ではないのでヒューズ素子の下も発熱しない。
したがってヒューズ素子の下にたとえばトランジスター
などの素子を作ることが可能となり微細化できる。
よる熔断ではないのでヒューズ素子の下も発熱しない。
したがってヒューズ素子の下にたとえばトランジスター
などの素子を作ることが可能となり微細化できる。
【0062】4、このヒューズ素子は、レーザー光線に
よる熔断ではないためICの場合、回路によっては実装
後のスイッチングも可能である。
よる熔断ではないためICの場合、回路によっては実装
後のスイッチングも可能である。
【0063】また、燐または硼素または砒素など3族ま
たは5族の原子をドーピングした領域に電位を印加した
場合、電位の低い側の領域上の浮遊導体層の重なり面積
が、電位の高い側の領域上の重なり面積よりも広く形成
することにより以下に示すより一層の効果がえられる。
たは5族の原子をドーピングした領域に電位を印加した
場合、電位の低い側の領域上の浮遊導体層の重なり面積
が、電位の高い側の領域上の重なり面積よりも広く形成
することにより以下に示すより一層の効果がえられる。
【0064】1、配線に10ボルト以上印加すると、電
圧の高い側の配線から電子が浮遊導体層に、供給され帯
電する。この際電圧の高い側の配線と浮遊導体層との容
量よりも電圧の低い側の配線と浮遊導体層との容量の方
が大きいので、浮遊導体層と電圧の高い側の配線との電
界が大きくなり電子が浮遊導体層に、供給されやすくな
りより帯電する。すると2、3族または5族の原子をド
ーピングしない領域により反転層が形成され、より抵抗
値がさがる。したがってスイッチングが明確になる。
圧の高い側の配線から電子が浮遊導体層に、供給され帯
電する。この際電圧の高い側の配線と浮遊導体層との容
量よりも電圧の低い側の配線と浮遊導体層との容量の方
が大きいので、浮遊導体層と電圧の高い側の配線との電
界が大きくなり電子が浮遊導体層に、供給されやすくな
りより帯電する。すると2、3族または5族の原子をド
ーピングしない領域により反転層が形成され、より抵抗
値がさがる。したがってスイッチングが明確になる。
【図1】本発明の半導体装置の第1の実施例を示す主要
断面図である。
断面図である。
【図2】従来の半導体装置を示す主要断面図である。
【図3】従来の半導体装置を示す主要平面図である。
【図4】(a)から(d)は、本発明の半導体装置の製
造方法の第1の実施例を工程順に説明するための主要断
面図である。
造方法の第1の実施例を工程順に説明するための主要断
面図である。
【図5】(a)から(c)は、従来の半導体装置の製造
方法の一例を工程順に説明するための主要断面図であ
る。
方法の一例を工程順に説明するための主要断面図であ
る。
【図6】本発明の半導体装置の第3の実施例を示す主要
断面図である。
断面図である。
【図7】本発明の半導体装置の第4の実施例を示す主要
断面図である。
断面図である。
【図8】(a)から(d)は、本発明の半導体装置の製
造方法の第3の実施例を工程順に説明するための主要断
面図である。
造方法の第3の実施例を工程順に説明するための主要断
面図である。
【図9】(a)から(d)は、本発明の半導体装置の製
造方法の第4の実施例を工程順に説明するための主要断
面図である。
造方法の第4の実施例を工程順に説明するための主要断
面図である。
【図10】本発明の半導体装置の第2の実施例を示す主
要断面図である。
要断面図である。
【図11】本発明の半導体装置の第5の実施例を示す主
要断面図である。
要断面図である。
101 半導体基板 102 第1絶縁膜 103 第1多結晶シリコン膜 104 レジストマスク 105 燐または硼素または砒素など3族または5族の
原子をドーピングした領域 106 3族または5族の原子をドーピングしない領域 107 第2絶縁膜 108 第2多結晶シリコン膜 109 浮遊導体層 110 第3絶縁膜 111 アルミニウム 201 半導体基板 202 第1絶縁膜 203 燐または硼素または砒素など3族または5族の
原子を高濃度にドーピングしたシリコン薄膜 204 第2絶縁膜 205 コンタクトホール 206 配線 207 多結晶シリコン膜 401 半導体基板 402 第1絶縁膜 403 第2絶縁膜 404 第1浮遊導体層 405 第2絶縁膜 406 燐または硼素または砒素など3族または5族の
原子をドーピングした領域 407 3族または5族の原子をドーピングしない領域 408 第4絶縁膜 409 第2浮遊導体層 410 アルミニウム 801 半導体基板 802 第1絶縁膜 803 第1多結晶シリコン膜 804 浮遊導体層 805 第2絶縁膜 806 第2多結晶シリコン膜 807 燐または硼素または砒素など3族または5族の
原子をドーピングした領域 808 レジストマスク 809 3族または5族の原子をドーピングしない領域 810 第3絶縁膜 811 アルミニウム
原子をドーピングした領域 106 3族または5族の原子をドーピングしない領域 107 第2絶縁膜 108 第2多結晶シリコン膜 109 浮遊導体層 110 第3絶縁膜 111 アルミニウム 201 半導体基板 202 第1絶縁膜 203 燐または硼素または砒素など3族または5族の
原子を高濃度にドーピングしたシリコン薄膜 204 第2絶縁膜 205 コンタクトホール 206 配線 207 多結晶シリコン膜 401 半導体基板 402 第1絶縁膜 403 第2絶縁膜 404 第1浮遊導体層 405 第2絶縁膜 406 燐または硼素または砒素など3族または5族の
原子をドーピングした領域 407 3族または5族の原子をドーピングしない領域 408 第4絶縁膜 409 第2浮遊導体層 410 アルミニウム 801 半導体基板 802 第1絶縁膜 803 第1多結晶シリコン膜 804 浮遊導体層 805 第2絶縁膜 806 第2多結晶シリコン膜 807 燐または硼素または砒素など3族または5族の
原子をドーピングした領域 808 レジストマスク 809 3族または5族の原子をドーピングしない領域 810 第3絶縁膜 811 アルミニウム
Claims (13)
- 【請求項1】第1絶縁膜上に形成されている燐または硼
素または砒素など3族または5族の原子をドーピングし
たシリコン薄膜からなる配線において、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域を分断するように、3族または5族の原子をドー
ピングしない領域または3族または5族の原子の濃度の
低い領域が形成されており、前記配線上に第2絶縁膜が
形成されており、前記ドーピングしない領域上または前
記濃度の低い領域上及び前記ドーピングした領域の一部
の上の前記第2絶縁膜上に浮遊導体層が形成されている
ことを特徴とする半導体装置。 - 【請求項2】前記浮遊導体層は、燐または硼素または砒
素など3族または5族の原子をドーピングしたシリコン
薄膜であることを特徴とする請求項1記載の半導体装
置。 - 【請求項3】前記第2絶縁膜の膜厚は、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域から前記浮遊導体層に電子またはホールが注入で
きる30nm以下であることを特徴とする請求項1記載
の半導体装置。 - 【請求項4】第1絶縁膜上に形成されている燐または硼
素または砒素など3族または5族の原子をドーピングし
たシリコン薄膜からなる配線において、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域を分断するように、3族または5族の原子をドー
ピングしない領域または3族または5族の原子の濃度の
低い領域が形成されており、前記配線上に第2絶縁膜が
形成されており、前記ドーピングしない領域上または前
記濃度の低い領域上及び前記ドーピングした領域の一部
の上の前記第2絶縁膜上に浮遊導体層が形成されてお
り、分断された前記ドーピングした領域の電位の低い側
の領域上の前記浮遊導体層の重なり面積が、前記ドーピ
ングした領域の電位の高い側の領域上の前記浮遊導体層
の重なり面積よりも広いことを特徴とする半導体装置。 - 【請求項5】前記浮遊導体層は、燐または硼素または砒
素など3族または5族の原子をドーピングしたシリコン
薄膜であることを特徴とする請求項4記載の半導体装
置。 - 【請求項6】前記第2絶縁膜の膜厚は、前記燐または硼
素または砒素など3族または5族の原子をドーピングし
た領域から前記浮遊導体層に電子またはホールが注入で
きる30nm以下であることを特徴とする請求項4記載
の半導体装置。 - 【請求項7】絶縁膜上に形成されている燐または硼素ま
たは砒素など3族または5族の原子をドーピングしたシ
リコン薄膜からなる配線において、前記燐または硼素ま
たは砒素など3族または5族の原子をドーピングした領
域を分断するように、3族または5族の原子をドーピン
グしない領域または3族または5族の原子の濃度の低い
領域が形成されており、前記ドーピングしない領域下ま
たは前記濃度の低い領域下及び前記ドーピングした領域
の一部の下の前記絶縁膜中に浮遊導体層が形成されてい
ることを特徴とする半導体装置。 - 【請求項8】前記浮遊導体層は、燐または硼素または砒
素など3族または5族の原子をドーピングしたシリコン
薄膜であることを特徴とする請求項7記載の半導体装
置。 - 【請求項9】絶縁膜上に形成されている燐または硼素ま
たは砒素など3族または5族の原子をドーピングしたシ
リコン薄膜からなる配線において、前記燐または硼素ま
たは砒素など3族または5族の原子をドーピングした領
域を分断するように、3族または5族の原子をドーピン
グしない領域または3族または5族の原子の濃度の低い
領域が形成されており、前記ドーピングしない領域下ま
たは前記濃度の低い領域下及び前記ドーピングした領域
の一部の下の前記絶縁膜中に浮遊導体層が形成されてお
り、分断された前記ドーピングした領域の電位の低い側
の領域下の前記浮遊導体層の重なり面積が、前記ドーピ
ングした領域の電位の高い側の領域下の前記浮遊導体層
の重なり面積よりも広いことを特徴とする半導体装置。 - 【請求項10】前記浮遊導体層は、燐または硼素または
砒素など3族または5族の原子をドーピングしたシリコ
ン薄膜であることを特徴とする請求項9記載の半導体装
置。 - 【請求項11】第1絶縁膜上に形成されている燐または
硼素または砒素など3族または5族の原子をドーピング
したシリコン薄膜からなる配線において、前記燐または
硼素または砒素など3族または5族の原子をドーピング
した領域を分断するように、3族または5族の原子をド
ーピングしない領域または3族または5族の原子の濃度
の低い領域が形成されており、前記配線上に第2絶縁膜
が形成されており、前記ドーピングしない領域上または
前記濃度の低い領域上及び前記ドーピングした領域の一
部の上の前記第2絶縁膜上に第1浮遊導体層が形成され
ており、前記ドーピングしない領域下または前記濃度の
低い領域下及び前記ドーピングした領域の一部の下の前
記第1絶縁膜中に第2浮遊導体層が形成されていること
を特徴とする半導体装置。 - 【請求項12】前記第1浮遊導体層及び前記第2浮遊導
体層は、燐または硼素または砒素など3族または5族の
原子をドーピングしたシリコン薄膜であることを特徴と
する請求項11記載の半導体装置。 - 【請求項13】前記第2絶縁膜の膜厚は、前記燐または
硼素または砒素など3族または5族の原子をドーピング
した領域から前記浮遊導体層に電子またはホールが注入
できる30nm以下であることを特徴とする請求項11
記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26627292A JP3304422B2 (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26627292A JP3304422B2 (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001036134A Division JP3633492B2 (ja) | 2001-02-13 | 2001-02-13 | 半導体装置及びその製造方法 |
JP2002048195A Division JP2002305243A (ja) | 2002-02-25 | 2002-02-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06140511A true JPH06140511A (ja) | 1994-05-20 |
JP3304422B2 JP3304422B2 (ja) | 2002-07-22 |
Family
ID=17428666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26627292A Expired - Fee Related JP3304422B2 (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3304422B2 (ja) |
-
1992
- 1992-10-05 JP JP26627292A patent/JP3304422B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3304422B2 (ja) | 2002-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
US5244828A (en) | Method of fabricating a quantum device | |
JPS60500836A (ja) | Mos集積回路デバイスの製作 | |
JPS626351B2 (ja) | ||
US5409857A (en) | Process for production of an integrated circuit | |
JPS63120442A (ja) | 半導体にドープして接続部に導電性スルーホールを形成する方法 | |
US6238955B1 (en) | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry | |
US6417030B1 (en) | Leaky lower interface for reduction of floating body effect in SOI devices | |
US4897366A (en) | Method of making silicon-on-insulator islands | |
JPH06140511A (ja) | 半導体装置 | |
JP3633492B2 (ja) | 半導体装置及びその製造方法 | |
JPH0438140B2 (ja) | ||
US6924176B2 (en) | Method of manufacturing semiconductor device | |
JP2002305243A (ja) | 半導体装置 | |
JPH058578B2 (ja) | ||
US7105464B2 (en) | Semiconductor device and method of fabricating the same | |
US6902992B2 (en) | Method of fabricating semiconductor device having semiconductor resistance element | |
JPH04252072A (ja) | 半導体装置 | |
US6521505B2 (en) | Manufacturing method of semiconductor device | |
JP3257070B2 (ja) | 半導体記憶装置 | |
JPH05206456A (ja) | 電界効果型半導体装置とその製造方法 | |
JPH0588543B2 (ja) | ||
JPH04162660A (ja) | 半導体装置 | |
JPS6129540B2 (ja) | ||
JPH05267205A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080510 |
|
LAPS | Cancellation because of no payment of annual fees |