JPH06124999A - 絶縁層分離基板の製造方法 - Google Patents
絶縁層分離基板の製造方法Info
- Publication number
- JPH06124999A JPH06124999A JP27324292A JP27324292A JPH06124999A JP H06124999 A JPH06124999 A JP H06124999A JP 27324292 A JP27324292 A JP 27324292A JP 27324292 A JP27324292 A JP 27324292A JP H06124999 A JPH06124999 A JP H06124999A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- single crystal
- insulating film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 絶縁層分離基板製造用の上記積層体での反り
の低減が図れる実用的な方法を提供する。 【構成】 この発明の絶縁層分離基板の製造方法では、
シリコン単結晶ウエハ１の絶縁膜の上にシリコン酸化層
１３を間に介在させた支持体層用のシリコン多結晶層１
１，１５が堆積されてなる積層体２０を準備しておい
て、シリコン単結晶ウエハの溝形成面と反対側の表面を
溝の底が露出するまで研磨することにより、前記支持体
層上に前記絶縁膜で電気的に分離されたシリコン単結晶
島状領域を形成するにあたり、シリコン酸化層の厚み調
節により積層体の反りを適切な範囲に収めるようにする
ことを特徴とする。
の低減が図れる実用的な方法を提供する。 【構成】 この発明の絶縁層分離基板の製造方法では、
シリコン単結晶ウエハ１の絶縁膜の上にシリコン酸化層
１３を間に介在させた支持体層用のシリコン多結晶層１
１，１５が堆積されてなる積層体２０を準備しておい
て、シリコン単結晶ウエハの溝形成面と反対側の表面を
溝の底が露出するまで研磨することにより、前記支持体
層上に前記絶縁膜で電気的に分離されたシリコン単結晶
島状領域を形成するにあたり、シリコン酸化層の厚み調
節により積層体の反りを適切な範囲に収めるようにする
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁層分離基板（誘
電体分離基板）の製造方法に関する。
電体分離基板）の製造方法に関する。
【０００２】
【従来の技術】従来、絶縁層分離基板（以下、適宜「Ｄ
Ｉ基板」と言う）の製造方法では、分離のための溝が形
成された表面が絶縁膜で覆われているシリコン単結晶ウ
エハの前記絶縁膜の上にシリコン酸化層を間に介在させ
た支持体層用のシリコン多結晶層が堆積されてなる積層
体を準備し、前記シリコン単結晶ウエハの溝形成面と反
対側の表面を溝の底が露出するまで研磨することによ
り、前記支持体層上に前記絶縁膜で電気的に分離された
シリコン単結晶島状領域を形成するようにしている。
Ｉ基板」と言う）の製造方法では、分離のための溝が形
成された表面が絶縁膜で覆われているシリコン単結晶ウ
エハの前記絶縁膜の上にシリコン酸化層を間に介在させ
た支持体層用のシリコン多結晶層が堆積されてなる積層
体を準備し、前記シリコン単結晶ウエハの溝形成面と反
対側の表面を溝の底が露出するまで研磨することによ
り、前記支持体層上に前記絶縁膜で電気的に分離された
シリコン単結晶島状領域を形成するようにしている。
【０００３】しかしながら、従来の製造方法では積層体
段階での反りが大きいという問題がある。反りが大きい
場合、続く研磨工程では、機械への装着で無理がかかっ
たり、研磨不良が出たり、著しい場合には割れなど損壊
が起こり、その後の素子形成工程では、マスク・加工治
具に対する密着性が低下するという問題がある。
段階での反りが大きいという問題がある。反りが大きい
場合、続く研磨工程では、機械への装着で無理がかかっ
たり、研磨不良が出たり、著しい場合には割れなど損壊
が起こり、その後の素子形成工程では、マスク・加工治
具に対する密着性が低下するという問題がある。
【０００４】支持体層用のシリコン多結晶層の厚み調
整、シリコン多結晶層とシリコン酸化層の交互積層数の
最適化による積層体の反り低減化も試みられてはいる
が、前者の場合は気相成長法によるシリコン多結晶層は
厚みのバラツキが大きい（±１０％程度）ため実用的で
なく、後者の場合は同様にシリコン多結晶層は厚みのバ
ラツキが大きいことに加えて工程が複雑で実用的でな
い。
整、シリコン多結晶層とシリコン酸化層の交互積層数の
最適化による積層体の反り低減化も試みられてはいる
が、前者の場合は気相成長法によるシリコン多結晶層は
厚みのバラツキが大きい（±１０％程度）ため実用的で
なく、後者の場合は同様にシリコン多結晶層は厚みのバ
ラツキが大きいことに加えて工程が複雑で実用的でな
い。
【０００５】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、絶縁層分離基板製造用の上記積層体での反りの
低減が図れる実用的な方法を提供することを課題とす
る。
に鑑み、絶縁層分離基板製造用の上記積層体での反りの
低減が図れる実用的な方法を提供することを課題とす
る。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる絶縁層分離基板の製造方法では、
分離のための溝が形成された表面が絶縁膜で覆われてい
るシリコン単結晶ウエハの前記絶縁膜の上にシリコン酸
化層を間に介在させた支持体層用のシリコン多結晶層が
堆積されてなる積層体を準備し、前記シリコン単結晶ウ
エハの溝形成面と反対側の表面を溝の底が露出するまで
研磨することにより、前記支持体層上に前記絶縁膜で電
気的に分離されたシリコン単結晶島状領域を形成するに
あたり、前記シリコン酸化層の厚み調節により前記積層
体の反りを適切な範囲に収めるようにしている。
め、この発明にかかる絶縁層分離基板の製造方法では、
分離のための溝が形成された表面が絶縁膜で覆われてい
るシリコン単結晶ウエハの前記絶縁膜の上にシリコン酸
化層を間に介在させた支持体層用のシリコン多結晶層が
堆積されてなる積層体を準備し、前記シリコン単結晶ウ
エハの溝形成面と反対側の表面を溝の底が露出するまで
研磨することにより、前記支持体層上に前記絶縁膜で電
気的に分離されたシリコン単結晶島状領域を形成するに
あたり、前記シリコン酸化層の厚み調節により前記積層
体の反りを適切な範囲に収めるようにしている。
【０００７】この発明の絶縁層分離基板の製造方法の場
合、支持体層用のシリコン多結晶層に介在するシリコン
酸化層は１層だけである場合が最も好適であるが、これ
に限らない。以下、この発明を、図面を参照しながら、
より具体的に説明する。図７は、この発明における積層
体の構成例をあらわす。図７の積層体２０の場合、シリ
コン酸化層１３の厚み調節は、以下のようにして行う。
なお、積層体２０は各層の厚み以外は従来とき同じよう
にして得ることができることは言うまでもない。
合、支持体層用のシリコン多結晶層に介在するシリコン
酸化層は１層だけである場合が最も好適であるが、これ
に限らない。以下、この発明を、図面を参照しながら、
より具体的に説明する。図７は、この発明における積層
体の構成例をあらわす。図７の積層体２０の場合、シリ
コン酸化層１３の厚み調節は、以下のようにして行う。
なお、積層体２０は各層の厚み以外は従来とき同じよう
にして得ることができることは言うまでもない。
【０００８】積層体２０は、分離のための溝５が形成さ
れた表面が絶縁膜７で覆われているシリコン単結晶ウエ
ハ１の絶縁膜７の上にシリコン酸化層１３を間に介在さ
せた支持体層用のシリコン多結晶層１１，１５が堆積さ
れてなる構成である。この積層体２０の反りの適切な範
囲は、シリコン単結晶ウエハ１の単結晶面側が凸に反る
場合には、反り量が５０μｍ以下の範囲であり、シリコ
ン多結晶層１５の多結晶面側が凸に反る場合には、反り
量が５μｍ以下の範囲というようになる。
れた表面が絶縁膜７で覆われているシリコン単結晶ウエ
ハ１の絶縁膜７の上にシリコン酸化層１３を間に介在さ
せた支持体層用のシリコン多結晶層１１，１５が堆積さ
れてなる構成である。この積層体２０の反りの適切な範
囲は、シリコン単結晶ウエハ１の単結晶面側が凸に反る
場合には、反り量が５０μｍ以下の範囲であり、シリコ
ン多結晶層１５の多結晶面側が凸に反る場合には、反り
量が５μｍ以下の範囲というようになる。
【０００９】この範囲を達成するには、シリコン酸化層
１３およびシリコン多結晶層１１，１５の厚み範囲は下
記の程度とする。なお、図９は、第１シリコン多結晶層
１１の厚みＸと補正係数Ｙの関係をあらわす。 第１シリコン多結晶層１１：５０〜１５０μｍ， 第２シリコン多結晶層１５：２００〜３００μｍ 第１シリコン多結晶層１１＋第２シリコン多結晶層１
５：３００〜４００μｍシリコン酸化層１３は、以下の
通りである。 （Ａ） 第１シリコン多結晶層５０〜１００μｍの場合
は、次の範囲である。
１３およびシリコン多結晶層１１，１５の厚み範囲は下
記の程度とする。なお、図９は、第１シリコン多結晶層
１１の厚みＸと補正係数Ｙの関係をあらわす。 第１シリコン多結晶層１１：５０〜１５０μｍ， 第２シリコン多結晶層１５：２００〜３００μｍ 第１シリコン多結晶層１１＋第２シリコン多結晶層１
５：３００〜４００μｍシリコン酸化層１３は、以下の
通りである。 （Ａ） 第１シリコン多結晶層５０〜１００μｍの場合
は、次の範囲である。
【００１０】７０００Å×（図９の曲線ＡのＹ値）〜８
０００Å×（図９の曲線ＢのＹ値） 但し、曲線Ａ：Ｙ＝０．０１４Ｘ−０．４，曲線Ｂ：Ｙ
＝０．００８Ｘ＋０．２ （Ｂ） 第１シリコン多結晶層１００〜１５０μｍの場
合は、次の範囲である。 ７０００Å×（図９の曲線ＣのＹ値）〜８０００Å×
（図９の曲線ＤのＹ値） 但し、曲線Ｄ：Ｙ＝０．００６Ｘ＋０．４，曲線Ｃ：Ｙ
＝０．０２Ｘ−１ このようにして、積層体の反りを適切な範囲にもって来
ておいて、研磨以下の工程に進んでゆくのである。
０００Å×（図９の曲線ＢのＹ値） 但し、曲線Ａ：Ｙ＝０．０１４Ｘ−０．４，曲線Ｂ：Ｙ
＝０．００８Ｘ＋０．２ （Ｂ） 第１シリコン多結晶層１００〜１５０μｍの場
合は、次の範囲である。 ７０００Å×（図９の曲線ＣのＹ値）〜８０００Å×
（図９の曲線ＤのＹ値） 但し、曲線Ｄ：Ｙ＝０．００６Ｘ＋０．４，曲線Ｃ：Ｙ
＝０．０２Ｘ−１ このようにして、積層体の反りを適切な範囲にもって来
ておいて、研磨以下の工程に進んでゆくのである。
【００１１】
【作用】この発明の場合、支持体層用のシリコン多結晶
層に介在させるシリコン酸化層の厚み調節により前記積
層体の反りを適切な範囲に収めるようにしている。すな
わち、シリコン多結晶層中のシリコン酸化層の厚み調節
で積層体の反りを適切な範囲に収められることを発明者
は見いだしたのである。
層に介在させるシリコン酸化層の厚み調節により前記積
層体の反りを適切な範囲に収めるようにしている。すな
わち、シリコン多結晶層中のシリコン酸化層の厚み調節
で積層体の反りを適切な範囲に収められることを発明者
は見いだしたのである。
【００１２】シリコン酸化層の場合は形成方法が気相成
長法に限られず、熱酸化法を用いることで膜厚みを±３
％以内に収められるため、バラツキが少なく十分に実用
的である。支持体層用のシリコン多結晶層に介在するシ
リコン酸化層は１層だけであっても積層体の反りを適切
な範囲に収められるため、積層数を多くする必要がない
ため工程の複雑化を避けることも出来、この点でも実用
的である。
長法に限られず、熱酸化法を用いることで膜厚みを±３
％以内に収められるため、バラツキが少なく十分に実用
的である。支持体層用のシリコン多結晶層に介在するシ
リコン酸化層は１層だけであっても積層体の反りを適切
な範囲に収められるため、積層数を多くする必要がない
ため工程の複雑化を避けることも出来、この点でも実用
的である。
【００１３】
【実施例】以下、この発明の実施例を説明する。この発
明は下記の実施例に限らない。まず、図２にみるよう
に、シリコン単結晶ウエハ１の表面に分離用の溝形成域
に窓３のあるマスク２を設けておき、図３にみるよう
に、異方性エッチングを施すことにより、シリコン単結
晶ウエハ１の表面にＶ溝５を（平面で見て格子状に）形
成してから、図４にみるように、シリコン単結晶ウエハ
１のＶ溝５形成面側の表面を絶縁層（誘電体絶縁膜：シ
リコン酸化膜）７で覆う。
明は下記の実施例に限らない。まず、図２にみるよう
に、シリコン単結晶ウエハ１の表面に分離用の溝形成域
に窓３のあるマスク２を設けておき、図３にみるよう
に、異方性エッチングを施すことにより、シリコン単結
晶ウエハ１の表面にＶ溝５を（平面で見て格子状に）形
成してから、図４にみるように、シリコン単結晶ウエハ
１のＶ溝５形成面側の表面を絶縁層（誘電体絶縁膜：シ
リコン酸化膜）７で覆う。
【００１４】続いて、図５にみるように、絶縁膜７の上
に第１シリコン多結晶層１１を積層した後、図６にみる
ように、第１シリコン多結晶層１１の表面に熱酸化法で
シリコン酸化膜（中間酸化膜厚）１３を形成してから、
図７にみるように、シリコン酸化膜１３の上に第２シリ
コン多結晶層１５を堆積形成し、積層体２０を得るよう
にする。
に第１シリコン多結晶層１１を積層した後、図６にみる
ように、第１シリコン多結晶層１１の表面に熱酸化法で
シリコン酸化膜（中間酸化膜厚）１３を形成してから、
図７にみるように、シリコン酸化膜１３の上に第２シリ
コン多結晶層１５を堆積形成し、積層体２０を得るよう
にする。
【００１５】積層体２０を得てから、先ず、第２シリコ
ン多結晶層１５を少し研磨してから、シリコン単結晶ウ
エハ１の溝形成面と反対側の表面をＶ溝５の底が露出す
るまで研磨することにより、図８にみるように、支持体
層２５上に絶縁膜７で電気的に分離されたシリコン単結
晶島状領域３０を形成し、ＤＩ基板４０を得る。実施例
の場合、第１シリコン多結晶層１１の厚み：１００μ
ｍ，第２シリコン多結晶層１５の厚み：２５０μｍ，第
１シリコン多結晶層１１＋第２シリコン多結晶層１５の
厚み：３５０μｍ，シリコン酸化層１３の厚み：７００
０〜８０００Åの設定で積層体２０を得るようにしたと
ころ、図１にみるように、積層体２０の反りは適切な範
囲となり、研磨工程以下、問題なく進行させられるよう
になった。
ン多結晶層１５を少し研磨してから、シリコン単結晶ウ
エハ１の溝形成面と反対側の表面をＶ溝５の底が露出す
るまで研磨することにより、図８にみるように、支持体
層２５上に絶縁膜７で電気的に分離されたシリコン単結
晶島状領域３０を形成し、ＤＩ基板４０を得る。実施例
の場合、第１シリコン多結晶層１１の厚み：１００μ
ｍ，第２シリコン多結晶層１５の厚み：２５０μｍ，第
１シリコン多結晶層１１＋第２シリコン多結晶層１５の
厚み：３５０μｍ，シリコン酸化層１３の厚み：７００
０〜８０００Åの設定で積層体２０を得るようにしたと
ころ、図１にみるように、積層体２０の反りは適切な範
囲となり、研磨工程以下、問題なく進行させられるよう
になった。
【００１６】なお、シリコン酸化層１３が５５００Åで
上記と同じ場合、単結晶ウエハ１側が凸に１７５μｍ反
り、シリコン酸化層１３が９５００Åで上記と同じ場
合、シリコン多結晶層１５側が１２５μｍ凸に反ること
も分かった。
上記と同じ場合、単結晶ウエハ１側が凸に１７５μｍ反
り、シリコン酸化層１３が９５００Åで上記と同じ場
合、シリコン多結晶層１５側が１２５μｍ凸に反ること
も分かった。
【００１７】
【発明の効果】この発明の場合、支持体層用のシリコン
多結晶層に介在させるシリコン酸化層の厚み調節で積層
体の反りを適切な範囲に収められるため、研磨以下の工
程が問題なく進行させられ、しかも、バラツキが少な
く、工程の複雑化を避けることも出来、非常に実用的で
ある。
多結晶層に介在させるシリコン酸化層の厚み調節で積層
体の反りを適切な範囲に収められるため、研磨以下の工
程が問題なく進行させられ、しかも、バラツキが少な
く、工程の複雑化を避けることも出来、非常に実用的で
ある。
【図１】実施例における中間酸化膜厚とウエハ反りの関
係をあらわすグラフである。
係をあらわすグラフである。
【図２】実施例でのマスク形成工程をあらわす概略断面
図である。
図である。
【図３】実施例でのＶ溝形成工程をあらわす概略断面図
である。
である。
【図４】実施例での絶縁膜形成工程をあらわす概略断面
図である。
図である。
【図５】実施例でのシリコン多結晶層形成工程をあらわ
す概略断面図である。
す概略断面図である。
【図６】実施例でのシリコン酸化層形成工程をあらわす
概略断面図である。
概略断面図である。
【図７】実施例における積層体の構成をあらわす概略断
面図である。
面図である。
【図８】実施例における完成したＤＩ基板をあらわす概
略断面図である。
略断面図である。
【図９】この発明での第１シリコン多結晶層の厚みと補
正係数の関係をあらわすグラフである。
正係数の関係をあらわすグラフである。
１ シリコン単結晶ウエハ １１ 第１シリコン多結晶層 １３ シリコン酸化層 １５ 第２シリコン多結晶層 ２０ 積層体
Claims (2)
- 【請求項１】 分離のための溝が形成された表面が絶縁
膜で覆われているシリコン単結晶ウエハの前記絶縁膜の
上にシリコン酸化層を間に介在させた支持体層用のシリ
コン多結晶層が堆積されてなる積層体を準備しておい
て、前記シリコン単結晶ウエハの溝形成面と反対側の表
面を溝の底が露出するまで研磨することにより、前記支
持体層上に前記絶縁膜で電気的に分離されたシリコン単
結晶島状領域を形成するようにする絶縁層分離基板の製
造方法において、前記シリコン酸化層の厚み調節により
前記積層体の反りを適切な範囲に収めるようにすること
を特徴とする絶縁層分離基板の製造方法。 - 【請求項２】 支持体層用のシリコン多結晶層に介在す
るシリコン酸化層が１層だけである請求項１記載の絶縁
層分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4273242A JP2769072B2 (ja) | 1992-10-12 | 1992-10-12 | 絶縁層分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4273242A JP2769072B2 (ja) | 1992-10-12 | 1992-10-12 | 絶縁層分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124999A true JPH06124999A (ja) | 1994-05-06 |
| JP2769072B2 JP2769072B2 (ja) | 1998-06-25 |
Family
ID=17525108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4273242A Expired - Lifetime JP2769072B2 (ja) | 1992-10-12 | 1992-10-12 | 絶縁層分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769072B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115848A (en) * | 1981-11-24 | 1982-07-19 | Hitachi Ltd | Manufacture of substrate for semiconductor integrated circuit |
| JPS62124753A (ja) * | 1985-11-25 | 1987-06-06 | Matsushita Electric Works Ltd | 絶縁層分離基板の製法 |
-
1992
- 1992-10-12 JP JP4273242A patent/JP2769072B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115848A (en) * | 1981-11-24 | 1982-07-19 | Hitachi Ltd | Manufacture of substrate for semiconductor integrated circuit |
| JPS62124753A (ja) * | 1985-11-25 | 1987-06-06 | Matsushita Electric Works Ltd | 絶縁層分離基板の製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2769072B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3048754B2 (ja) | 半導体基板 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS6155252B2 (ja) | ||
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JPH06124999A (ja) | 絶縁層分離基板の製造方法 | |
| US4310965A (en) | Process for producing a dielectric insulator separated substrate | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| CA1059647A (en) | Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 | |
| JP3614927B2 (ja) | 張り合わせ半導体基板の作製方法 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH07112007B2 (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 | |
| JP2775845B2 (ja) | 半導体装置の製造方法 | |
| JPH0330356A (ja) | 絶縁層分離基板の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS63205926A (ja) | 誘電体分離基板の製造方法 | |
| JPS6155251B2 (ja) | ||
| JPH05226463A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPS6244417B2 (ja) | ||
| JP2000183156A (ja) | 誘電体分離基板及びそれを用いた半導体集積回路装置 |