JPH06112484A - ゲート絶縁膜の製造方法 - Google Patents
ゲート絶縁膜の製造方法Info
- Publication number
- JPH06112484A JPH06112484A JP26198492A JP26198492A JPH06112484A JP H06112484 A JPH06112484 A JP H06112484A JP 26198492 A JP26198492 A JP 26198492A JP 26198492 A JP26198492 A JP 26198492A JP H06112484 A JPH06112484 A JP H06112484A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- insulating film
- oxide film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴにおいて、電気的特性の優れたゲート
絶縁膜を形成する。 【構成】 多結晶シリコン膜３表面に窒化シリコン膜１
を形成し、その上に酸化シリコン膜２をＬＰＣＶＤ法で
形成し、酸化性雰囲気中でアニールする。 【効果】 下地の多結晶シリコン膜３を酸化することな
く、酸化シリコン膜２をアニールし、膜厚が均一で欠陥
の少ないゲート絶縁膜を得ることができる。
絶縁膜を形成する。 【構成】 多結晶シリコン膜３表面に窒化シリコン膜１
を形成し、その上に酸化シリコン膜２をＬＰＣＶＤ法で
形成し、酸化性雰囲気中でアニールする。 【効果】 下地の多結晶シリコン膜３を酸化することな
く、酸化シリコン膜２をアニールし、膜厚が均一で欠陥
の少ないゲート絶縁膜を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のゲート絶
縁膜の製造方法に関する。
縁膜の製造方法に関する。
【０００２】
【従来の技術】近年、高集積化が進むスタティック・ラ
ンダム・アクセス・メモリー（ＳＲＡＭ）において、メ
モリー・セルの負荷素子としてＰチャネル型多結晶シリ
コン薄膜トランジスター（ＴＦＴ）を用い、高集積，低
消費電力化とメモリー・セルの高安定性を同時に実現す
る方式が提案されている。
ンダム・アクセス・メモリー（ＳＲＡＭ）において、メ
モリー・セルの負荷素子としてＰチャネル型多結晶シリ
コン薄膜トランジスター（ＴＦＴ）を用い、高集積，低
消費電力化とメモリー・セルの高安定性を同時に実現す
る方式が提案されている。
【０００３】このような多結晶シリコンＴＦＴでは、構
造上、ゲート絶縁膜である酸化シリコン膜がゲート電極
である多結晶シリコン膜上に形成され、チャネルとなる
多結晶シリコン膜はそのゲート絶縁膜上に形成されてい
る。
造上、ゲート絶縁膜である酸化シリコン膜がゲート電極
である多結晶シリコン膜上に形成され、チャネルとなる
多結晶シリコン膜はそのゲート絶縁膜上に形成されてい
る。
【０００４】ゲート絶縁膜である酸化シリコン膜の形成
法としては、熱酸化法と気相成長法がある。
法としては、熱酸化法と気相成長法がある。
【０００５】熱酸化法は、酸素、あるいは酸素と水素の
混合ガスといった酸化性雰囲気中で、８００〜９５０℃
の温度で多結晶シリコン膜の表面を酸化することにより
酸化シリコン膜を形成するものである。ところが、多結
晶シリコン膜中には、導電性付与の必要から、リンなど
の不純物がドーピングされているため、膜厚の均一性に
優れた酸化シリコンを熱酸化法によって形成することは
難しかった。
混合ガスといった酸化性雰囲気中で、８００〜９５０℃
の温度で多結晶シリコン膜の表面を酸化することにより
酸化シリコン膜を形成するものである。ところが、多結
晶シリコン膜中には、導電性付与の必要から、リンなど
の不純物がドーピングされているため、膜厚の均一性に
優れた酸化シリコンを熱酸化法によって形成することは
難しかった。
【０００６】なぜなら、酸化速度は、多結晶シリコンの
グレイン・バウンダリーや不純物の濃度差に大きく影響
されるからである。
グレイン・バウンダリーや不純物の濃度差に大きく影響
されるからである。
【０００７】一方、減圧気相成長（ＬＰＣＶＤ）法で
は、ＳｉＨ4とＮ2Ｏを原料ガスとし、７５０〜９００℃
の温度で酸化シリコン膜を成長するものである。このＬ
ＰＣＶＤ法によれば、不純物がドーピングされた多結晶
シリコン膜上に膜厚均一性の優れた酸化シリコン膜を形
成することが可能である。
は、ＳｉＨ4とＮ2Ｏを原料ガスとし、７５０〜９００℃
の温度で酸化シリコン膜を成長するものである。このＬ
ＰＣＶＤ法によれば、不純物がドーピングされた多結晶
シリコン膜上に膜厚均一性の優れた酸化シリコン膜を形
成することが可能である。
【０００８】しかし、熱酸化法によって形成された酸化
シリコン膜と比べ、膜中に酸素空位や水素が存在すると
いった欠陥が多いため、膜本来の電気的特性は劣ってい
る。
シリコン膜と比べ、膜中に酸素空位や水素が存在すると
いった欠陥が多いため、膜本来の電気的特性は劣ってい
る。
【０００９】
【発明が解決しようとする課題】前述の通り、ＬＰＣＶ
Ｄ法によって形成された酸化シリコン膜は、熱酸化シリ
コン膜に比べて下地に左右されずに、膜厚の均一性に優
れるという長所を有するものの、膜中に酸素空位や水素
などの欠陥を多量に含むため、電荷捕獲が生じやすい。
Ｄ法によって形成された酸化シリコン膜は、熱酸化シリ
コン膜に比べて下地に左右されずに、膜厚の均一性に優
れるという長所を有するものの、膜中に酸素空位や水素
などの欠陥を多量に含むため、電荷捕獲が生じやすい。
【００１０】そのため、しきい値電圧は変動しやすく、
絶縁破壊特性も劣化するという問題があった。
絶縁破壊特性も劣化するという問題があった。
【００１１】また、この酸化シリコン膜を酸化性雰囲気
で８００〜１０００℃の温度でアニールすると、前述の
欠陥は大きく減少するが、同時に下地の多結晶シリコン
も酸化され、膜厚の不均一を引き起こしてしまうという
問題があった。
で８００〜１０００℃の温度でアニールすると、前述の
欠陥は大きく減少するが、同時に下地の多結晶シリコン
も酸化され、膜厚の不均一を引き起こしてしまうという
問題があった。
【００１２】本発明の目的は、ＬＰＣＶＤ法による酸化
シリコン膜の形成前に前処理を施してしきい値電圧の変
動が小さく、絶縁破壊特性に優れたゲート酸化膜の製造
方法を提供することにある。
シリコン膜の形成前に前処理を施してしきい値電圧の変
動が小さく、絶縁破壊特性に優れたゲート酸化膜の製造
方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるゲート酸化膜の製造方法においては、
熱窒化工程と、気相成長工程と、アニール工程とを有
し、多結晶シリコン膜上にゲート絶縁膜を形成するゲー
ト絶縁膜の製造方法であって、熱窒化工程は、多結晶シ
リコン表面を熱窒化するものであり、気相成長工程は、
熱窒化された熱窒化シリコン膜上に酸化シリコン膜を気
相成長させるものであり、アニール工程は、前記酸化シ
リコン膜を酸化性雰囲気中でアニールするものである。
め、本発明によるゲート酸化膜の製造方法においては、
熱窒化工程と、気相成長工程と、アニール工程とを有
し、多結晶シリコン膜上にゲート絶縁膜を形成するゲー
ト絶縁膜の製造方法であって、熱窒化工程は、多結晶シ
リコン表面を熱窒化するものであり、気相成長工程は、
熱窒化された熱窒化シリコン膜上に酸化シリコン膜を気
相成長させるものであり、アニール工程は、前記酸化シ
リコン膜を酸化性雰囲気中でアニールするものである。
【００１４】また、前記多結晶シリコン膜表面の自然酸
化膜を除去した後に熱窒化を行うものである。
化膜を除去した後に熱窒化を行うものである。
【００１５】
【作用】気相成長工程の前処理として熱窒化工程を行う
ことにより、下地の多結晶シリコン膜を酸化させること
なく、後のアニール工程において、ＬＰＣＶＤによる酸
化シリコン膜をアニールできる。
ことにより、下地の多結晶シリコン膜を酸化させること
なく、後のアニール工程において、ＬＰＣＶＤによる酸
化シリコン膜をアニールできる。
【００１６】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【００１７】図２（ａ）に示すように、シリコン基板５
上に酸化シリコン膜６などの絶縁膜を挾んで、多結晶シ
リコン膜３を形成する。この多結晶シリコン膜３は、Ｔ
ＦＴのゲート電極として作用するため、膜中にリン等の
不純物がドーピングされている。
上に酸化シリコン膜６などの絶縁膜を挾んで、多結晶シ
リコン膜３を形成する。この多結晶シリコン膜３は、Ｔ
ＦＴのゲート電極として作用するため、膜中にリン等の
不純物がドーピングされている。
【００１８】そして、この多結晶シリコン膜３表面の自
然酸化膜を、希釈ふっ化水素酸水溶液等で除去したの
ち、熱窒化を行い、窒化シリコン膜１を多結晶シリコン
膜３表面に形成する（図２（ｂ））。熱窒化は、例え
ば、アンモニア雰囲気中で、ランプ加熱で８００℃以上
に昇温することによって可能である。形成される膜厚
は、９００℃，６０秒の熱窒化条件で約２ｎｍである。
然酸化膜を、希釈ふっ化水素酸水溶液等で除去したの
ち、熱窒化を行い、窒化シリコン膜１を多結晶シリコン
膜３表面に形成する（図２（ｂ））。熱窒化は、例え
ば、アンモニア雰囲気中で、ランプ加熱で８００℃以上
に昇温することによって可能である。形成される膜厚
は、９００℃，６０秒の熱窒化条件で約２ｎｍである。
【００１９】その後、酸化シリコン膜２を窒化シリコン
膜１上にＬＰＣＶＤ法で形成する（図２（ｃ））。膜厚
は約１０ｎｍである。酸化シリコン膜２の形成方法は、
例えば、ＳｉＨ4とＮ2Ｏを原料ガスとし、温度約８００
℃で気相成長させる。
膜１上にＬＰＣＶＤ法で形成する（図２（ｃ））。膜厚
は約１０ｎｍである。酸化シリコン膜２の形成方法は、
例えば、ＳｉＨ4とＮ2Ｏを原料ガスとし、温度約８００
℃で気相成長させる。
【００２０】次に酸化性の雰囲気でアニールする（図２
（ｄ））。アニールの条件は、例えば、酸素雰囲気，温
度９００℃，時間１５分である。
（ｄ））。アニールの条件は、例えば、酸素雰囲気，温
度９００℃，時間１５分である。
【００２１】最後に図２（ｅ）に示すように、ＴＦＴの
チャネルとして作用する多結晶シリコン膜４を、酸化シ
リコン膜２上にＬＰＣＶＤ法で形成し図１のゲート絶縁
膜を完成させる。
チャネルとして作用する多結晶シリコン膜４を、酸化シ
リコン膜２上にＬＰＣＶＤ法で形成し図１のゲート絶縁
膜を完成させる。
【００２２】窒化シリコン膜１は、膜中で酸化種（Ｏ2
やＨ2Ｏ）が拡散しにくく、それ自身も酸化されにくい
という特徴を有しているため、このような製造方法で
は、下地多結晶シリコン膜３が酸化されることなく、Ｌ
ＰＣＶＤ法で形成された酸化シリコン膜２を酸化雰囲気
中でアニールすることが可能である。
やＨ2Ｏ）が拡散しにくく、それ自身も酸化されにくい
という特徴を有しているため、このような製造方法で
は、下地多結晶シリコン膜３が酸化されることなく、Ｌ
ＰＣＶＤ法で形成された酸化シリコン膜２を酸化雰囲気
中でアニールすることが可能である。
【００２３】このことにより、膜厚の均一性に優れ、酸
化空位，水素等の欠陥の密度の低いＴＦＴのゲート絶縁
膜が得られる。
化空位，水素等の欠陥の密度の低いＴＦＴのゲート絶縁
膜が得られる。
【００２４】図３に、本発明による効果を示す絶縁破壊
特性を示す。本発明により、絶縁破壊強度が増大し、そ
れと同時に、絶縁破壊分布が狭まり、膜の均一性が向上
したことが判る。
特性を示す。本発明により、絶縁破壊強度が増大し、そ
れと同時に、絶縁破壊分布が狭まり、膜の均一性が向上
したことが判る。
【００２５】
【発明の効果】以上説明したように本発明は、酸化シリ
コン膜をＬＰＣＶＤ法で形成する前に、熱窒化により窒
化シリコン膜を形成するようにしたので、下地の多結晶
シリコン膜を酸化させることなくＬＰＣＶＤ法で形成し
た酸化シリコン膜をアニールすることができ、この酸化
シリコン膜をＴＦＴのゲート絶縁膜とした場合、しきい
値電圧の変動が小さく、絶縁破壊特性が向上するという
効果を有する。
コン膜をＬＰＣＶＤ法で形成する前に、熱窒化により窒
化シリコン膜を形成するようにしたので、下地の多結晶
シリコン膜を酸化させることなくＬＰＣＶＤ法で形成し
た酸化シリコン膜をアニールすることができ、この酸化
シリコン膜をＴＦＴのゲート絶縁膜とした場合、しきい
値電圧の変動が小さく、絶縁破壊特性が向上するという
効果を有する。
【図１】本発明の実施例に係るゲート絶縁膜を示す断面
図である。
図である。
【図２】本発明の製造方法のプロセス・フローを示した
断面図である。
断面図である。
【図３】本発明の効果を示したゲート絶縁膜の絶縁破壊
強度分布を示す図である。
強度分布を示す図である。
１ 窒化シリコン膜 ２ 酸化シリコン膜 ３ 多結晶シリコン膜（ゲート） ４ 多結晶シリコン膜（チャネル） ５ シリコン基板
Claims (2)
- 【請求項１】 熱窒化工程と、気相成長工程と、アニー
ル工程とを有し、多結晶シリコン膜上にゲート絶縁膜を
形成するゲート絶縁膜の製造方法であって、 熱窒化工程は、多結晶シリコン表面を熱窒化するもので
あり、 気相成長工程は、熱窒化された熱窒化シリコン膜上に酸
化シリコン膜を気相成長させるものであり、 アニール工程は、前記酸化シリコン膜を酸化性雰囲気中
でアニールするものであることを特徴とするゲート絶縁
膜の製造方法。 - 【請求項２】 前記多結晶シリコン膜表面の自然酸化膜
を除去した後に熱窒化を行うことを特徴とする請求項１
に記載のゲート絶縁膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26198492A JP2842088B2 (ja) | 1992-09-30 | 1992-09-30 | ゲート絶縁膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26198492A JP2842088B2 (ja) | 1992-09-30 | 1992-09-30 | ゲート絶縁膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112484A true JPH06112484A (ja) | 1994-04-22 |
| JP2842088B2 JP2842088B2 (ja) | 1998-12-24 |
Family
ID=17369390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26198492A Expired - Fee Related JP2842088B2 (ja) | 1992-09-30 | 1992-09-30 | ゲート絶縁膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842088B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180078143A (ko) * | 2016-12-29 | 2018-07-09 | 에이에스엠 아이피 홀딩 비.브이. | 확산에 의한 반도체 형성 방법 |
-
1992
- 1992-09-30 JP JP26198492A patent/JP2842088B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180078143A (ko) * | 2016-12-29 | 2018-07-09 | 에이에스엠 아이피 홀딩 비.브이. | 확산에 의한 반도체 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842088B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723781B2 (en) | Vertical thin-film transistor with enhanced gate oxide | |
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| US4996081A (en) | Method of forming multiple nitride coating on silicon | |
| JPH01204435A (ja) | 集積回路の製造方法 | |
| EP0258394B1 (en) | Fabrication of solid-state devices having thin dielectric layers | |
| JP2006024958A (ja) | 薄膜トランジスターの製造方法 | |
| US7786021B2 (en) | High-density plasma multilayer gate oxide | |
| JPH10178170A (ja) | 半導体装置及びその製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| US6245606B1 (en) | Low temperature method for forming a thin, uniform layer of aluminum oxide | |
| JP2842088B2 (ja) | ゲート絶縁膜の製造方法 | |
| JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
| TWI224362B (en) | Method for making silicon oxide/silicon nitride/silicon oxide structure | |
| JPH05190796A (ja) | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPH07221092A (ja) | 半導体装置の製造方法 | |
| JPH0555198A (ja) | 半導体装置の製造方法 | |
| KR100398621B1 (ko) | 반도체소자의 게이트산화막 제조방법 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JPS63194338A (ja) | 半導体デバイスの誘電体形成方法 | |
| JP2000150803A (ja) | 半導体装置の製造方法 | |
| JPH02268412A (ja) | キャパシタの製造方法 | |
| CN115064437A (zh) | 半导体器件的制造方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |