JPH06112446A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06112446A JPH06112446A JP4283665A JP28366592A JPH06112446A JP H06112446 A JPH06112446 A JP H06112446A JP 4283665 A JP4283665 A JP 4283665A JP 28366592 A JP28366592 A JP 28366592A JP H06112446 A JPH06112446 A JP H06112446A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- input
- gnd
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は半導体チップ上の入出力バッ
ファの同時動作によるＧＮＤ電流供給能力不足、ＬＳＩ
の不安定動作、回路変更を防ぐことにより、ＬＳＩの安
定動作、チップサイズ縮小による回路特性の向上、短納
期、低コストを実現する。 【構成】 半導体チップ上の内部回路と外部との信号を
入出力する入出力バッファの間に、ボンディング可能な
幅を持つ表面保護膜を開孔した最上層電源配線２ａ，２
ｂが設置され、前記開孔部にボンディングワイヤ９を接
続する。これにより、アルミ配線の複数箇所あるボンデ
ィング可能保護膜開孔領域に、入出力バッファ５で必要
となれる量だけ電源・ＧＮＤをボンディングワイヤによ
り供給できるので、入出力バッファの同時動作による電
圧変動を防ぎ、ＧＮＤ電流供給能力不足を解消し、ＬＳ
Ｉの不安定動作を防ぐことができる。
ファの同時動作によるＧＮＤ電流供給能力不足、ＬＳＩ
の不安定動作、回路変更を防ぐことにより、ＬＳＩの安
定動作、チップサイズ縮小による回路特性の向上、短納
期、低コストを実現する。 【構成】 半導体チップ上の内部回路と外部との信号を
入出力する入出力バッファの間に、ボンディング可能な
幅を持つ表面保護膜を開孔した最上層電源配線２ａ，２
ｂが設置され、前記開孔部にボンディングワイヤ９を接
続する。これにより、アルミ配線の複数箇所あるボンデ
ィング可能保護膜開孔領域に、入出力バッファ５で必要
となれる量だけ電源・ＧＮＤをボンディングワイヤによ
り供給できるので、入出力バッファの同時動作による電
圧変動を防ぎ、ＧＮＤ電流供給能力不足を解消し、ＬＳ
Ｉの不安定動作を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にゲートアレイ、スタンダードセルにおける電源
配線のふ設方法に関する。
し、特にゲートアレイ、スタンダードセルにおける電源
配線のふ設方法に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置は、図５に示
すように半導体チップ１及びパッケージ０上に入出力信
号用パッド４ａ、電源用パッド４ｂ、接地線用パッド４
ｃ、入出力バッファ５、電源用配線６ａ、接地電圧用配
線６ｂ、電源用コンタクト７ａ、接地用コンタクト７
ｂ、回路接続配線８、ボンディングワイヤ９、電源用リ
ード１０ａ、接地線用リード１０ｂ、信号線用リード１
０ｃ、内部回路領域１１、内部回路供給用電源配線１２
ａ、内部回路供給用接地配線１２ｂ、電源供給用配線ブ
ロック１４ａ、接地電圧供給用配線ブロック１４ｂを有
している。入出力バッファ５に電源、接地電圧を供給す
るには、パッケージ０上の電源用リード１０ａから半導
体チップ１上の電源用パッド４ｂに、また、パッケージ
０上の接地線用リード１０ｂから半導体チップ１上の接
地線用パッド４ｃにボンディングワイヤ９を接続して、
電源供給用配線ブロック１４ａ、接地電圧供給配線ブロ
ック１４ｂ、電源用配線６ａ、接地線用配線６ｂ、電源
用コンタクト７ａ、接地線用コンタクト７ｂを介して供
給する。内部回路１３には内部回路供給用電源配線１２
ａ、内部回路供給用接地電圧配線１２ｂを電源用配線６
ａと接地電圧用配線６ｂにそれぞれ接続して供給する。
すように半導体チップ１及びパッケージ０上に入出力信
号用パッド４ａ、電源用パッド４ｂ、接地線用パッド４
ｃ、入出力バッファ５、電源用配線６ａ、接地電圧用配
線６ｂ、電源用コンタクト７ａ、接地用コンタクト７
ｂ、回路接続配線８、ボンディングワイヤ９、電源用リ
ード１０ａ、接地線用リード１０ｂ、信号線用リード１
０ｃ、内部回路領域１１、内部回路供給用電源配線１２
ａ、内部回路供給用接地配線１２ｂ、電源供給用配線ブ
ロック１４ａ、接地電圧供給用配線ブロック１４ｂを有
している。入出力バッファ５に電源、接地電圧を供給す
るには、パッケージ０上の電源用リード１０ａから半導
体チップ１上の電源用パッド４ｂに、また、パッケージ
０上の接地線用リード１０ｂから半導体チップ１上の接
地線用パッド４ｃにボンディングワイヤ９を接続して、
電源供給用配線ブロック１４ａ、接地電圧供給配線ブロ
ック１４ｂ、電源用配線６ａ、接地線用配線６ｂ、電源
用コンタクト７ａ、接地線用コンタクト７ｂを介して供
給する。内部回路１３には内部回路供給用電源配線１２
ａ、内部回路供給用接地電圧配線１２ｂを電源用配線６
ａと接地電圧用配線６ｂにそれぞれ接続して供給する。
【０００３】従来の半導体集積回路装置は、図６に示す
ように電源供給用配線ブロック１４ａ、接地電圧供給用
配線ブロック１４ｂが半導体チップ１中の入出力バッフ
ァ５の列の間に配置されているものと、図７に示すよう
に、内部回路１３に電源、接地電圧を供給するために、
内部回路１３の形成される領域１１に電源用パッド４ｂ
と、接地電圧用パッド４ｃを配置しているものもある。
ように電源供給用配線ブロック１４ａ、接地電圧供給用
配線ブロック１４ｂが半導体チップ１中の入出力バッフ
ァ５の列の間に配置されているものと、図７に示すよう
に、内部回路１３に電源、接地電圧を供給するために、
内部回路１３の形成される領域１１に電源用パッド４ｂ
と、接地電圧用パッド４ｃを配置しているものもある。
【０００４】
【発明が解決しようとする課題】この電源電圧と接地電
圧の供給を図るために入出力信号用パッド４ａと入出力
バッファ５列の中に、電源用パッド４ｂ及び接地線用パ
ッド４ｃと、電源供給用配線ブロック１４ａ、及び接地
電圧供給用配線ブロック１４ｂを配置する従来の方式の
半導体集積回路装置では、入出力バッファ５が同時に動
作すると、接地電圧系統の電流供給能力が不足するの
で、ＬＳＩの不安定動作を防止するために数個の入出力
パッド４ａ、入出力バッファ５毎に接地線用パッド４
ｃ、接地電圧供給用配線ブロック１４ｂで挟むことによ
り対処してきたが、出力バッファが多い場合や、電流駆
動能力の高いバッファが多い場合には、接地線用パッド
４ｃと接地電圧供給用配線ブロック１４ｂがそれに伴い
多く必要になる。そこで半導体チップに入出力バッファ
５が多く、接地線用パッド４ｃと接地電圧供給用配線ブ
ロック１４ｂを必要な数だけ配設するには、チップサイ
ズを大きくして接地線用パッド４ｃと接地電圧供給用配
線ブロック１４ｂを補充できるようにするか、もしくは
回路を見直して接地線用パッド４ｃと接地電圧供給用配
線ブロック１４ｂが少なくても同時動作が起こらないよ
うに対処してきた。
圧の供給を図るために入出力信号用パッド４ａと入出力
バッファ５列の中に、電源用パッド４ｂ及び接地線用パ
ッド４ｃと、電源供給用配線ブロック１４ａ、及び接地
電圧供給用配線ブロック１４ｂを配置する従来の方式の
半導体集積回路装置では、入出力バッファ５が同時に動
作すると、接地電圧系統の電流供給能力が不足するの
で、ＬＳＩの不安定動作を防止するために数個の入出力
パッド４ａ、入出力バッファ５毎に接地線用パッド４
ｃ、接地電圧供給用配線ブロック１４ｂで挟むことによ
り対処してきたが、出力バッファが多い場合や、電流駆
動能力の高いバッファが多い場合には、接地線用パッド
４ｃと接地電圧供給用配線ブロック１４ｂがそれに伴い
多く必要になる。そこで半導体チップに入出力バッファ
５が多く、接地線用パッド４ｃと接地電圧供給用配線ブ
ロック１４ｂを必要な数だけ配設するには、チップサイ
ズを大きくして接地線用パッド４ｃと接地電圧供給用配
線ブロック１４ｂを補充できるようにするか、もしくは
回路を見直して接地線用パッド４ｃと接地電圧供給用配
線ブロック１４ｂが少なくても同時動作が起こらないよ
うに対処してきた。
【０００５】しかしながら、チップサイズが大きくなる
と、回路接続配線が長くなり、回路特性が悪くなるとい
う問題があり、回路変更で対処しようとすると時間やコ
ストが増加しゲートアレイ、スタンダードセルの特徴で
ある短納期、低コストを守れないという問題点があっ
た。
と、回路接続配線が長くなり、回路特性が悪くなるとい
う問題があり、回路変更で対処しようとすると時間やコ
ストが増加しゲートアレイ、スタンダードセルの特徴で
ある短納期、低コストを守れないという問題点があっ
た。
【０００６】また、図７に示すように、内部回路領域に
パッドを設置する場合には、特性を優先したい部分の回
路接続配線長が延びるので、特性の劣化を招くこともあ
り、更にはチップサイズの拡大を招く欠点もあった。
パッドを設置する場合には、特性を優先したい部分の回
路接続配線長が延びるので、特性の劣化を招くこともあ
り、更にはチップサイズの拡大を招く欠点もあった。
【０００７】
【課題を解決するための手段】本発明の要旨は、半導体
チップ上に形成された内部回路と、半導体チップ上に形
成された信号用リードと、半導体チップ上に形成され信
号用リードを介して外部回路と信号の授受をする入出力
バッファと、半導体チップ上に形成され電源電圧の供給
される電源用リードと、半導体チップ上に形成され接地
電圧の供給される接地電圧用リードと、上記半導体チッ
プを被う表面保護膜とを備えた半導体集積回路装置にお
いて、上記内部回路と上記入出力バッファ間に最上層電
源配線と最上層接地配線とを設け上記表面保護膜に形成
されたコンタクト孔を介して上記電源用リードと上記最
上層電源配線の間、及び上記接地電圧用リードと上記最
上層配線の間をそれぞれボンディングワイヤを介して接
続し、上記最上層電源配線と上記最上層接地配線から入
出力バッファと内部回路とのいずれか一方に他方とは別
系統で電源電圧と接地電圧を供給したことである。
チップ上に形成された内部回路と、半導体チップ上に形
成された信号用リードと、半導体チップ上に形成され信
号用リードを介して外部回路と信号の授受をする入出力
バッファと、半導体チップ上に形成され電源電圧の供給
される電源用リードと、半導体チップ上に形成され接地
電圧の供給される接地電圧用リードと、上記半導体チッ
プを被う表面保護膜とを備えた半導体集積回路装置にお
いて、上記内部回路と上記入出力バッファ間に最上層電
源配線と最上層接地配線とを設け上記表面保護膜に形成
されたコンタクト孔を介して上記電源用リードと上記最
上層電源配線の間、及び上記接地電圧用リードと上記最
上層配線の間をそれぞれボンディングワイヤを介して接
続し、上記最上層電源配線と上記最上層接地配線から入
出力バッファと内部回路とのいずれか一方に他方とは別
系統で電源電圧と接地電圧を供給したことである。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１実施例の半導体集積回路装置を
示す平面図である。この半導体集積回路装置は、半導体
チップ１上の入出力バッファ５に電源電圧と接地（以
下、ＧＮＤと略す）電圧を供給するために、内部回路領
域１１と入出力バッファ５の間に電源用アルミ配線２
ａ、ＧＮＤ用アルミ配線２ｂを設け、その電源用アルミ
配線２ａはパッケージ０上の電源リード１０ａよりボン
ディングワイヤ９を介して電源線用ボンディング可能保
護膜開孔領域３ａに必要な数だけ接続し、ＧＮＤ用アル
ミ配線２ｂはパッケージ０上のＧＮＤリード１０ｂより
ボンディングワイヤ９を介してＧＮＤ線用ボンディング
可能保護膜開孔領域３ｂに必要な数だけ接続する。これ
ら電源電圧が供給されたアルミ配線２ａとＧＮＤが供給
されたアルミ配線２ｂから、電源用コンタクト７ｃとＧ
ＮＤ用コンタクト７ｄを介して電源用配線６ａとＧＮＤ
用配線６ｂに接続し、電源用コンタクト７ａ、ＧＮＤ用
コンタクト７ｂから入出力バッファに電源電圧とＧＮＤ
電圧を供給する。
る。図１は本発明の第１実施例の半導体集積回路装置を
示す平面図である。この半導体集積回路装置は、半導体
チップ１上の入出力バッファ５に電源電圧と接地（以
下、ＧＮＤと略す）電圧を供給するために、内部回路領
域１１と入出力バッファ５の間に電源用アルミ配線２
ａ、ＧＮＤ用アルミ配線２ｂを設け、その電源用アルミ
配線２ａはパッケージ０上の電源リード１０ａよりボン
ディングワイヤ９を介して電源線用ボンディング可能保
護膜開孔領域３ａに必要な数だけ接続し、ＧＮＤ用アル
ミ配線２ｂはパッケージ０上のＧＮＤリード１０ｂより
ボンディングワイヤ９を介してＧＮＤ線用ボンディング
可能保護膜開孔領域３ｂに必要な数だけ接続する。これ
ら電源電圧が供給されたアルミ配線２ａとＧＮＤが供給
されたアルミ配線２ｂから、電源用コンタクト７ｃとＧ
ＮＤ用コンタクト７ｄを介して電源用配線６ａとＧＮＤ
用配線６ｂに接続し、電源用コンタクト７ａ、ＧＮＤ用
コンタクト７ｂから入出力バッファに電源電圧とＧＮＤ
電圧を供給する。
【０００９】また、内部回路１３に電源電圧とＧＮＤ電
圧を供給するための内部回路供給用電源配線１２ａ、内
部回路供給用ＧＮＤ配線１２ｂは、電源用配線６ａ、Ｇ
ＮＤ用配線６ｂと接続している。
圧を供給するための内部回路供給用電源配線１２ａ、内
部回路供給用ＧＮＤ配線１２ｂは、電源用配線６ａ、Ｇ
ＮＤ用配線６ｂと接続している。
【００１０】このような構成にすることにより、例えば
１６０個の入出力バッファ５、パッド（入力８０個、出
力８０個）が必要な場合、従来例ではＧＮＤ供給用配線
ブロック／パッドを３０個（入力バッファ８個に対して
１個、出力バッファ４個に対して１個）、電源供給用配
線ブロック／パッドを１５個（ＧＮＤ供給用配線ブロッ
ク／パッドの半数）必要であったので、入出力バッファ
／パッドと電源及びＧＮＤ供給用配線ブロック／パッド
が内部回路領域の回りに２０５個並んだが、本実施例に
よると入出力バッファ／パッドだけの１６０個でよくな
るので約２２％の削減ができ、また半導体チップ面積で
約３９％の削減ができる。
１６０個の入出力バッファ５、パッド（入力８０個、出
力８０個）が必要な場合、従来例ではＧＮＤ供給用配線
ブロック／パッドを３０個（入力バッファ８個に対して
１個、出力バッファ４個に対して１個）、電源供給用配
線ブロック／パッドを１５個（ＧＮＤ供給用配線ブロッ
ク／パッドの半数）必要であったので、入出力バッファ
／パッドと電源及びＧＮＤ供給用配線ブロック／パッド
が内部回路領域の回りに２０５個並んだが、本実施例に
よると入出力バッファ／パッドだけの１６０個でよくな
るので約２２％の削減ができ、また半導体チップ面積で
約３９％の削減ができる。
【００１１】図２は本発明の第２実施例の半導体集積回
路装置を示す平面図である。この半導体集積回路装置の
入出力バッファ５に電源電圧とＧＮＤ電圧を供給するた
めに、内部回路領域１１と入出力バッファ５の間に電源
用アルミ配線２ａとＧＮＤ用アルミ配線２ｂを設け、そ
の電源用アルミ配線２ａはパッケージ０上の電源リード
１０ａからボンディングワイヤ９を介して電源ボンディ
ング可能保護膜開孔領域３ａに必要な数だけ接続し、Ｇ
ＮＤ用アルミ配線２ｂはパッケージ０上のＧＮＤリード
１０ｂからボンディングワイヤ９を介してＧＮＤボンデ
ィング可能保護膜開孔領域３ｂに必要な数だけ接続す
る。その電源電圧の供給されたアルミ配線２ａとＧＮＤ
電圧の供給されたアルミ配線２ｂは電源用コンタクト７
ｃとＧＮＤ用コンタクト７ｄを介して電源用配線６ａ、
ＧＮＤ用配線６ｂに接続され、電源用コンタクト７ａ、
ＧＮＤ用コンタクト７ｂから入出力バッファ５に電源電
圧とＧＮＤ電圧を供給する。
路装置を示す平面図である。この半導体集積回路装置の
入出力バッファ５に電源電圧とＧＮＤ電圧を供給するた
めに、内部回路領域１１と入出力バッファ５の間に電源
用アルミ配線２ａとＧＮＤ用アルミ配線２ｂを設け、そ
の電源用アルミ配線２ａはパッケージ０上の電源リード
１０ａからボンディングワイヤ９を介して電源ボンディ
ング可能保護膜開孔領域３ａに必要な数だけ接続し、Ｇ
ＮＤ用アルミ配線２ｂはパッケージ０上のＧＮＤリード
１０ｂからボンディングワイヤ９を介してＧＮＤボンデ
ィング可能保護膜開孔領域３ｂに必要な数だけ接続す
る。その電源電圧の供給されたアルミ配線２ａとＧＮＤ
電圧の供給されたアルミ配線２ｂは電源用コンタクト７
ｃとＧＮＤ用コンタクト７ｄを介して電源用配線６ａ、
ＧＮＤ用配線６ｂに接続され、電源用コンタクト７ａ、
ＧＮＤ用コンタクト７ｂから入出力バッファ５に電源電
圧とＧＮＤ電圧を供給する。
【００１２】また、内部回路１３に電源電圧とＧＮＤ電
圧を供給するには、電源用のパッド４ｂ及びＧＮＤ用の
パッド４ｃが備えられており、内部回路供給用電源配線
１２ａ及び内部回路供給用ＧＮＤ配線１２ｂを介して入
出力バッファ用とは別系統で電源電圧とＧＮＤ電圧を内
部回路１３に供給する。したがって、入出力バッファ５
の電源，電圧変動とＧＮＤ電圧変動による影響が内部回
路１３にまで及ばなくなる。
圧を供給するには、電源用のパッド４ｂ及びＧＮＤ用の
パッド４ｃが備えられており、内部回路供給用電源配線
１２ａ及び内部回路供給用ＧＮＤ配線１２ｂを介して入
出力バッファ用とは別系統で電源電圧とＧＮＤ電圧を内
部回路１３に供給する。したがって、入出力バッファ５
の電源，電圧変動とＧＮＤ電圧変動による影響が内部回
路１３にまで及ばなくなる。
【００１３】このような構成すれば従来の構成では１６
０個の入出力バッファ，パッド（入力８０個、出力８０
個）が必要な場合、ＧＮＤ供給用配線ブロック／パッド
が３０個（入力バッファ８個に対して１個、出力バッフ
ァ４個に対して１個）、電源供給用配線ブロック／パッ
ドが１５個（ＧＮＤ供給用配線ブロック，パッドの半
分）必要であったので、入出力バッファ／パッド、電源
及びＧＮＤ供給用配線ブロック／パッドが内部回路領域
の回りに２０５個並んだが、本実施例では入出力バッフ
ァ／パッドが１６０個、内部回路供給用ＧＮＤ配線が１
０個、内部回路供給用電源配線が５個（電源，ＧＮＤ供
給用配線ブロックの１／３）だけの合計１７５個でよく
なる。したがって約１５％の削減ができ、また半導体チ
ップ面積で約２７％の削減ができる。
０個の入出力バッファ，パッド（入力８０個、出力８０
個）が必要な場合、ＧＮＤ供給用配線ブロック／パッド
が３０個（入力バッファ８個に対して１個、出力バッフ
ァ４個に対して１個）、電源供給用配線ブロック／パッ
ドが１５個（ＧＮＤ供給用配線ブロック，パッドの半
分）必要であったので、入出力バッファ／パッド、電源
及びＧＮＤ供給用配線ブロック／パッドが内部回路領域
の回りに２０５個並んだが、本実施例では入出力バッフ
ァ／パッドが１６０個、内部回路供給用ＧＮＤ配線が１
０個、内部回路供給用電源配線が５個（電源，ＧＮＤ供
給用配線ブロックの１／３）だけの合計１７５個でよく
なる。したがって約１５％の削減ができ、また半導体チ
ップ面積で約２７％の削減ができる。
【００１４】図３，図４は本発明の第１実施例と第２実
施例の半導体集積回路装置の電源用アルミ配線２ａ、Ｇ
ＮＤ用アルミ配線２ｂの配置を示した平面図である。こ
のような構成にすることにより、電源電圧とＧＮＤ電圧
を必要な量だけ供給できるので、入出力バッファの同時
動作によるＧＮＤの電流供給能力の不足を解消し、ＬＳ
Ｉの安定動作が実現でき、しかも半導体チップのサイズ
が小さくなるので、回路接続配線長が短くなり回路特性
が向上する。
施例の半導体集積回路装置の電源用アルミ配線２ａ、Ｇ
ＮＤ用アルミ配線２ｂの配置を示した平面図である。こ
のような構成にすることにより、電源電圧とＧＮＤ電圧
を必要な量だけ供給できるので、入出力バッファの同時
動作によるＧＮＤの電流供給能力の不足を解消し、ＬＳ
Ｉの安定動作が実現でき、しかも半導体チップのサイズ
が小さくなるので、回路接続配線長が短くなり回路特性
が向上する。
【００１５】また、入出力バッファの同時動作対策で電
源電圧とＧＮＤ電圧を十分に供給するために入出力バッ
ファ、パッドの数を減らしたり、電源パッドブロック，
ＧＮＤパッド／ブロックの位置を考える必要はなくな
り、回路の変更もなくなるので、ゲートアレイ、スタン
ダードセルの特徴である短納期、低コストを守ることが
できる。
源電圧とＧＮＤ電圧を十分に供給するために入出力バッ
ファ、パッドの数を減らしたり、電源パッドブロック，
ＧＮＤパッド／ブロックの位置を考える必要はなくな
り、回路の変更もなくなるので、ゲートアレイ、スタン
ダードセルの特徴である短納期、低コストを守ることが
できる。
【００１６】
【発明の効果】以上説明したように本発明は、入出力バ
ッファに電源電圧とＧＮＤ電圧を必要な量だけ供給する
ことができるので、入出力バッファの同時動作によるＧ
ＮＤ系統の電流供給能力不足を解消し、ＬＳＩの不安定
動作が起こらなくなり、ＬＳＩの安定動作が実現でき
る。
ッファに電源電圧とＧＮＤ電圧を必要な量だけ供給する
ことができるので、入出力バッファの同時動作によるＧ
ＮＤ系統の電流供給能力不足を解消し、ＬＳＩの不安定
動作が起こらなくなり、ＬＳＩの安定動作が実現でき
る。
【００１７】また、今まで入出力バッファ，パッドの間
に配置していた電源供給用配線ブロック／パッド、ＧＮ
Ｄ供給用配線ブロック／パッドがなくなるので、半導体
チップのサイズが小さくなり回路接続配線が短くなり回
路特性が向上するという効果がある。それに伴い入出力
バッファの同時動作対策のための入出力バッファ，パッ
ド数の低減、電源、ＧＮＤパッド、ブロック位置の考
慮、そのための回路の変更がなくなるのでゲートアレ
イ、スタンダードセルの特徴である短納期、低コストを
実現できるという効果も有する。
に配置していた電源供給用配線ブロック／パッド、ＧＮ
Ｄ供給用配線ブロック／パッドがなくなるので、半導体
チップのサイズが小さくなり回路接続配線が短くなり回
路特性が向上するという効果がある。それに伴い入出力
バッファの同時動作対策のための入出力バッファ，パッ
ド数の低減、電源、ＧＮＤパッド、ブロック位置の考
慮、そのための回路の変更がなくなるのでゲートアレ
イ、スタンダードセルの特徴である短納期、低コストを
実現できるという効果も有する。
【図１】本発明の第１実施例の半導体集積回路装置を示
す平面図。
す平面図。
【図２】本発明の第２実施例の半導体集積回路装置を示
す平面図。
す平面図。
【図３】本発明の第１，第２実施例の電源・ＧＮＤ配置
位置の一例を示した平面図。
位置の一例を示した平面図。
【図４】本発明の第１，第２実施例の電源・ＧＮＤ配置
位置の他の例を示した平面図。
位置の他の例を示した平面図。
【図５】従来の半導体集積回路装置の平面図。
【図６】従来の半導体集積回路装置の電源・ＧＮＤ配置
位置の一例を示した平面図。
位置の一例を示した平面図。
【図７】従来の半導体集積回路装置の内部回路用の電源
・ＧＮＤ配置位置の他の例を示した平面図。
・ＧＮＤ配置位置の他の例を示した平面図。
０ パッケージ １ 半導体チップ ２ａ 電源用アルミ配線 ２ｂ ＧＮＤ用アルミ配線 ３ａ 電源ボンディング可能保護膜開孔領域 ３ｂ ＧＮＤボンディング可能保護開孔領域 ４ａ 入出力信号用パッド ４ｂ 電源用パッド ４ｃ ＧＮＤ用パッド ５ 入出力バッファ ６ａ 電源用配線 ６ｂ ＧＮＤ用配線 ７ａ 電源供給用コンタクト ７ｂ ＧＮＤ供給用コンタクト ７ｃ 電源供給用コンタクト ７ｄ ＧＮＤ供給用コンタクト ８ 回路接続配線 ９ ボンディングワイヤ １０ａ 電源用リード １０ｂ ＧＮＤ用リード １１ 内部回路領域 １２ａ 内部回路供給用電源ブロック １２ｂ 内部回路供給用ＧＮＤブロック １３ 内部回路 １４ａ 電源供給用ブロック １４ｂ ＧＮＤ供給用ブロック
Claims (1)
- 【請求項１】 半導体チップ上に形成された内部回路
と、半導体チップ上に形成された信号用リードと、半導
体チップ上に形成され信号用リードを介して外部回路と
信号の授受をする入出力バッファと、半導体チップ上に
形成され電源電圧の供給される電源用リードと、半導体
チップ上に形成され接地電圧の供給される接地電圧用リ
ードと、上記半導体チップを被う表面保護膜とを備えた
半導体集積回路装置において、上記内部回路と上記入出
力バッファ間に最上層電源配線と最上層接地配線とを設
け上記表面保護膜に形成されたコンタクト孔を介して上
記電源用リードと上記最上層電源配線の間、及び上記接
地電圧用リードと上記最上層配線の間をそれぞれボンデ
ィングワイヤを介して接続し、上記最上層電源配線と上
記最上層接地配線から入出力バッファと内部回路とのい
ずれか一方に他方とは別系統で電源電圧と接地電圧を供
給したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283665A JPH06112446A (ja) | 1992-09-29 | 1992-09-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283665A JPH06112446A (ja) | 1992-09-29 | 1992-09-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112446A true JPH06112446A (ja) | 1994-04-22 |
Family
ID=17668478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4283665A Pending JPH06112446A (ja) | 1992-09-29 | 1992-09-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112446A (ja) |
-
1992
- 1992-09-29 JP JP4283665A patent/JPH06112446A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020140091A1 (en) | Dual die memory | |
| JP3433731B2 (ja) | Ｉ／ｏセル配置方法及び半導体装置 | |
| US8237267B2 (en) | Semiconductor device having a microcomputer chip mounted over a memory chip | |
| JP2007066922A (ja) | 半導体集積回路装置 | |
| US4947233A (en) | Semi-custom LSI having input/output cells | |
| JPH04307943A (ja) | 半導体装置 | |
| US5751051A (en) | Semiconductor device equipped with electrostatic breakdown protection circuit | |
| JP3831593B2 (ja) | マルチチップモジュール | |
| JPH07263628A (ja) | 半導体装置 | |
| EP0041844B1 (en) | Semiconductor integrated circuit devices | |
| JP2943781B2 (ja) | 半導体メモリ | |
| JP3111938B2 (ja) | 半導体装置 | |
| JP4754201B2 (ja) | 半導体装置 | |
| JPH06112446A (ja) | 半導体集積回路装置 | |
| JPH11121505A (ja) | 半導体集積回路装置 | |
| JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
| KR960002999B1 (ko) | 반도체 집적 회로 장치 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPH07169840A (ja) | 半導体装置 | |
| JPH0763066B2 (ja) | 半導体装置 | |
| JP2919265B2 (ja) | 半導体装置 | |
| JP3846777B2 (ja) | ボールグリッドアレイパッケージ | |
| US6730946B2 (en) | Semiconductor device | |
| JP3546990B2 (ja) | 半導体装置 | |
| JP2682227B2 (ja) | 半導体集積回路 |