JPH06112200A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06112200A JPH06112200A JP26205192A JP26205192A JPH06112200A JP H06112200 A JPH06112200 A JP H06112200A JP 26205192 A JP26205192 A JP 26205192A JP 26205192 A JP26205192 A JP 26205192A JP H06112200 A JPH06112200 A JP H06112200A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- coated
- semiconductor device
- glass composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】塗布焼成酸化膜を厚膜化してもクラックが発生
することがなく、且つ、吸湿及び脱ガスの問題がない良
好な層間絶縁膜を形成することが可能な半導体装置の製
造方法を提供する。 【構成】半導体基板１上の下層配線３上に形成したプラ
ズマ酸化膜４上に、シラノールを主成分とし、且つ、平
均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子を
含むガラス組成物を塗布した後、これを加熱硬化させて
塗布焼成酸化膜５を形成し、この上に、プラズマ酸化膜
６を形成して、プラズマ酸化膜４、塗布焼成酸化膜５及
びプラズマ酸化膜６からなる層間絶縁膜７を形成し、該
層間絶縁膜７上に、下層配線３と接続する上層配線８を
形成した。
することがなく、且つ、吸湿及び脱ガスの問題がない良
好な層間絶縁膜を形成することが可能な半導体装置の製
造方法を提供する。 【構成】半導体基板１上の下層配線３上に形成したプラ
ズマ酸化膜４上に、シラノールを主成分とし、且つ、平
均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子を
含むガラス組成物を塗布した後、これを加熱硬化させて
塗布焼成酸化膜５を形成し、この上に、プラズマ酸化膜
６を形成して、プラズマ酸化膜４、塗布焼成酸化膜５及
びプラズマ酸化膜６からなる層間絶縁膜７を形成し、該
層間絶縁膜７上に、下層配線３と接続する上層配線８を
形成した。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、多層配線構造を有する半導体装置の層間
絶縁膜を形成する半導体装置の製造方法に関する。
に係り、特に、多層配線構造を有する半導体装置の層間
絶縁膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来から、ＬＳＩ（Large Scale Integr
ated Circuit）の高集積化に伴い、微細な多層配線構造
が一般に用いられている。多層配線構造を有する半導体
装置の製造方法においては、層間絶縁膜の平坦化が重要
な課題の一つとなっている。この層間絶縁膜の平坦化方
法としては、有機溶剤に溶けたガラス溶液を回転塗布
（スピンコート）した後、これを加熱処理するＳＯＧ
（Spin on Glass ）法を用いた成膜技術が知られてい
る。そして、前記ガラス溶液としては、主に、無機ＳＯ
Ｇと呼ばれるシラノール（Ｓｉ（ＯＨ）4 ）を主成分と
するものや、有機ＳＯＧと呼ばれる有機シリケート化合
物（一般式；Ｒx Ｓｉ（ＯＨ）4x ,（但し、Ｒは、アル
キル基））を主成分とするものが、一般的に用いられて
いる。
ated Circuit）の高集積化に伴い、微細な多層配線構造
が一般に用いられている。多層配線構造を有する半導体
装置の製造方法においては、層間絶縁膜の平坦化が重要
な課題の一つとなっている。この層間絶縁膜の平坦化方
法としては、有機溶剤に溶けたガラス溶液を回転塗布
（スピンコート）した後、これを加熱処理するＳＯＧ
（Spin on Glass ）法を用いた成膜技術が知られてい
る。そして、前記ガラス溶液としては、主に、無機ＳＯ
Ｇと呼ばれるシラノール（Ｓｉ（ＯＨ）4 ）を主成分と
するものや、有機ＳＯＧと呼ばれる有機シリケート化合
物（一般式；Ｒx Ｓｉ（ＯＨ）4x ,（但し、Ｒは、アル
キル基））を主成分とするものが、一般的に用いられて
いる。
【０００３】そして、一般的に、平坦化が達成された層
間絶縁膜は、下層配線上に形成した下層ＣＶＤ（Chemic
al Vapor Deposition ）酸化膜、前記ＳＯＧ法により形
成された塗布焼成酸化膜、及び上層ＣＶＤ酸化膜からな
る多層構造膜により形成されている。前記塗布焼成酸化
膜は、加熱硬化温度が低いため、内部に未反応のＯＨ基
を多量に含んでいると共に、膜の緻密性が低く、大気中
の水分を吸着しやすい。このため、前記塗布焼成酸化膜
を層間絶縁膜として用いた半導体装置では、スルーホー
ル開口時、及び上層配線層のエッチングの際に、配線層
が酸化され易く導通不良が起こり易いという問題があっ
た。また、前記塗布焼成酸化膜が吸着した水分の再放出
に起因して、上層ＣＶＤ酸化膜又は上層配線層にバブリ
ング現象が発生するという問題も生じていた。
間絶縁膜は、下層配線上に形成した下層ＣＶＤ（Chemic
al Vapor Deposition ）酸化膜、前記ＳＯＧ法により形
成された塗布焼成酸化膜、及び上層ＣＶＤ酸化膜からな
る多層構造膜により形成されている。前記塗布焼成酸化
膜は、加熱硬化温度が低いため、内部に未反応のＯＨ基
を多量に含んでいると共に、膜の緻密性が低く、大気中
の水分を吸着しやすい。このため、前記塗布焼成酸化膜
を層間絶縁膜として用いた半導体装置では、スルーホー
ル開口時、及び上層配線層のエッチングの際に、配線層
が酸化され易く導通不良が起こり易いという問題があっ
た。また、前記塗布焼成酸化膜が吸着した水分の再放出
に起因して、上層ＣＶＤ酸化膜又は上層配線層にバブリ
ング現象が発生するという問題も生じていた。
【０００４】そこで、このような問題を解決するため、
特開平１−２９０７７２号公報や、特開平１−２０６６
３１号公報等に、前記塗布焼成酸化膜の加熱硬化時の雰
囲気を制御して、当該塗布焼成酸化膜の膜質を改善する
方法が紹介されている。しかしながら、前記塗布焼成酸
化膜を形成する組成物として使用される無機ＳＯＧは、
重縮合反応により加熱硬化する際、体積収縮が大きいた
め、前記のような従来方法では、形成される塗布焼成酸
化膜に応力がかかり、クラックが生じ易いという問題が
あった。そして、前記クラックは、前記塗布焼成酸化膜
の膜厚が厚いほど生じ易いため、厚膜化が難しく平坦性
を充分に付与できないという問題があった。
特開平１−２９０７７２号公報や、特開平１−２０６６
３１号公報等に、前記塗布焼成酸化膜の加熱硬化時の雰
囲気を制御して、当該塗布焼成酸化膜の膜質を改善する
方法が紹介されている。しかしながら、前記塗布焼成酸
化膜を形成する組成物として使用される無機ＳＯＧは、
重縮合反応により加熱硬化する際、体積収縮が大きいた
め、前記のような従来方法では、形成される塗布焼成酸
化膜に応力がかかり、クラックが生じ易いという問題が
あった。そして、前記クラックは、前記塗布焼成酸化膜
の膜厚が厚いほど生じ易いため、厚膜化が難しく平坦性
を充分に付与できないという問題があった。
【０００５】一方、前記塗布焼成酸化膜を形成する組成
物として使用される有機ＳＯＧは、有機基の存在により
重縮合反応により加熱硬化する際の体積収縮が抑制され
るため、無機ＳＯＧと比較してクラックが生成し難く厚
膜化が可能である。しかし、有機ＳＯＧは、５００℃以
上で、或いは加熱硬化時の雰囲気によっては、より低温
で有機基の分解が起こり、後の工程でクラックが発生し
易いという問題があった。また、有機ＳＯＧは、無機Ｓ
ＯＧと比較して、雰囲気中の水分を吸着し易すく、有機
基の分解生成物及び吸着水分の再放出に起因して、上層
ＣＶＤ酸化膜又は上層配線層にバブリング現象が発生し
易いという問題があった。
物として使用される有機ＳＯＧは、有機基の存在により
重縮合反応により加熱硬化する際の体積収縮が抑制され
るため、無機ＳＯＧと比較してクラックが生成し難く厚
膜化が可能である。しかし、有機ＳＯＧは、５００℃以
上で、或いは加熱硬化時の雰囲気によっては、より低温
で有機基の分解が起こり、後の工程でクラックが発生し
易いという問題があった。また、有機ＳＯＧは、無機Ｓ
ＯＧと比較して、雰囲気中の水分を吸着し易すく、有機
基の分解生成物及び吸着水分の再放出に起因して、上層
ＣＶＤ酸化膜又は上層配線層にバブリング現象が発生し
易いという問題があった。
【０００６】そこで、無機ＳＯＧ中にリン（Ｐ）を添加
することにより、クラックの発生を抑制する方法や、特
開平４−５６１３４号公報に開示されているように、通
常使用しているシラノールに加えて、平均粒径が０．０
０５〜０．１０μｍのシリカ等の微粒子を混合した塗布
剤を用いる方法が紹介されている。
することにより、クラックの発生を抑制する方法や、特
開平４−５６１３４号公報に開示されているように、通
常使用しているシラノールに加えて、平均粒径が０．０
０５〜０．１０μｍのシリカ等の微粒子を混合した塗布
剤を用いる方法が紹介されている。
【０００７】
【発明が解決しようとする課題】しかしながら、前記無
機ＳＯＧ中にリンを添加する方法では、完全にクラック
の発生を抑制することができないのが現状である。ま
た、リンは、通常Ｐ2 Ｏ5の形で添加されるため、より
水分吸収が行われるという問題があった。また、前記特
開平４−５６１３４号公報に開示されている従来例も、
充分なクラック耐性を得ることができないという問題が
あった。
機ＳＯＧ中にリンを添加する方法では、完全にクラック
の発生を抑制することができないのが現状である。ま
た、リンは、通常Ｐ2 Ｏ5の形で添加されるため、より
水分吸収が行われるという問題があった。また、前記特
開平４−５６１３４号公報に開示されている従来例も、
充分なクラック耐性を得ることができないという問題が
あった。
【０００８】本発明は、このような問題を解決すること
を課題とするものであり、塗布焼成酸化膜を厚膜化して
もクラックが発生することがなく、且つ、吸湿及び脱ガ
スの問題がない良好な層間絶縁膜を形成することが可能
な半導体装置の製造方法を提供することを目的とする。
を課題とするものであり、塗布焼成酸化膜を厚膜化して
もクラックが発生することがなく、且つ、吸湿及び脱ガ
スの問題がない良好な層間絶縁膜を形成することが可能
な半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上に絶縁膜を介して形成した
下層配線上に、気相成長法により形成した下層酸化膜、
少なくとも一層の塗布焼成酸化膜、気相成長法により形
成した上層酸化膜からなる多層構造を有する層間絶縁膜
を介して上層配線を形成する半導体装置の製造方法にお
いて、前記塗布焼成酸化膜は、シラノールを主成分と
し、且つ、平均粒径が０．１〜０．３μｍの結晶性酸化
硅素微粒子（以下、『結晶性ＳｉＯ2 微粒子』という）
を含むガラス組成物を塗布する工程と、前記ガラス組成
物に熱処理を行い、これを硬化させる工程により形成す
ることを特徴とする半導体装置の製造方法を提供するも
のである。
に、本発明は、半導体基板上に絶縁膜を介して形成した
下層配線上に、気相成長法により形成した下層酸化膜、
少なくとも一層の塗布焼成酸化膜、気相成長法により形
成した上層酸化膜からなる多層構造を有する層間絶縁膜
を介して上層配線を形成する半導体装置の製造方法にお
いて、前記塗布焼成酸化膜は、シラノールを主成分と
し、且つ、平均粒径が０．１〜０．３μｍの結晶性酸化
硅素微粒子（以下、『結晶性ＳｉＯ2 微粒子』という）
を含むガラス組成物を塗布する工程と、前記ガラス組成
物に熱処理を行い、これを硬化させる工程により形成す
ることを特徴とする半導体装置の製造方法を提供するも
のである。
【００１０】
【作用】本発明によれば、層間絶縁膜の一部として用い
る塗布焼成酸化膜を、シラノールを主成分とし、且つ、
平均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子
を含むガラス組成物を塗布し、これを加熱硬化して形成
するため、当該塗布焼成酸化膜の膜厚を厚くしてもクラ
ックが発生することがなく、また、吸湿や脱ガスによる
問題がない良好な層間絶縁膜を形成することができる。
る塗布焼成酸化膜を、シラノールを主成分とし、且つ、
平均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子
を含むガラス組成物を塗布し、これを加熱硬化して形成
するため、当該塗布焼成酸化膜の膜厚を厚くしてもクラ
ックが発生することがなく、また、吸湿や脱ガスによる
問題がない良好な層間絶縁膜を形成することができる。
【００１１】即ち、ＳＯＧ法で用いられる無機ＳＯＧや
有機ＳＯＧと呼ばれる塗布ガラス組成物は、sol-gel 法
（ゾル─ゲル法）によって形成されるが、本発明では、
平均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子
をシラノールを主成分とするガラス溶液中に添加するこ
とで、当該ガラス組成物が solから wet-gelに変化する
際に、前記結晶性ＳｉＯ2 微粒子を核として二次粒子が
不規則に凝集して形成され、内部に比較的大きな細孔を
形成すると考えられる。ここで、通常、塗布焼成酸化膜
を形成する場合、wet-gel が、dry-gel に変化する際に
発生する毛管力により発生する引っ張り応力がクラック
の原因となっている。そして、この毛管力による引っ張
り応力は、wet-gel 内部に形成された細孔の径が大きい
ほど減少する。従って、本発明では、前記細孔の径を大
きくすることができるため、毛管力による引っ張り応力
を減少させることができ、クラックの発生を抑制するこ
とができる。
有機ＳＯＧと呼ばれる塗布ガラス組成物は、sol-gel 法
（ゾル─ゲル法）によって形成されるが、本発明では、
平均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子
をシラノールを主成分とするガラス溶液中に添加するこ
とで、当該ガラス組成物が solから wet-gelに変化する
際に、前記結晶性ＳｉＯ2 微粒子を核として二次粒子が
不規則に凝集して形成され、内部に比較的大きな細孔を
形成すると考えられる。ここで、通常、塗布焼成酸化膜
を形成する場合、wet-gel が、dry-gel に変化する際に
発生する毛管力により発生する引っ張り応力がクラック
の原因となっている。そして、この毛管力による引っ張
り応力は、wet-gel 内部に形成された細孔の径が大きい
ほど減少する。従って、本発明では、前記細孔の径を大
きくすることができるため、毛管力による引っ張り応力
を減少させることができ、クラックの発生を抑制するこ
とができる。
【００１２】また、前記細孔の径が大きいと、加熱硬化
時に重縮合反応によって生成する水が当該細孔を通って
放出され易いため、膜中の含有水分が減少し、緻密な膜
を形成することができる。さらに、前記結晶性ＳｉＯ2
微粒子は、前記加熱硬化時に重縮合反応を促進すること
ができ、緻密な膜を形成することがより可能となる。こ
のため、大気中の水分を吸着しにくくなり、吸着水分の
再放出に起因する上層ＣＶＤ酸化膜や上層配線層のバブ
リング現象の発生を抑制することができる。
時に重縮合反応によって生成する水が当該細孔を通って
放出され易いため、膜中の含有水分が減少し、緻密な膜
を形成することができる。さらに、前記結晶性ＳｉＯ2
微粒子は、前記加熱硬化時に重縮合反応を促進すること
ができ、緻密な膜を形成することがより可能となる。こ
のため、大気中の水分を吸着しにくくなり、吸着水分の
再放出に起因する上層ＣＶＤ酸化膜や上層配線層のバブ
リング現象の発生を抑制することができる。
【００１３】前記結晶性ＳｉＯ2 微粒子の平均粒径が、
０．１μｍ未満であると、前記二次粒子を生成するため
の核としての作用を充分に発揮することができず、前記
細孔の径を大きくすることが困難となる。一方、前記結
晶性ＳｉＯ2 微粒子の平均粒径が、０．３μｍを越える
と、平坦化の目的を達成することが困難となってしま
う。従って、前記結晶性ＳｉＯ2 微粒子の平均粒径を
０．１〜０．３μｍに限定した。
０．１μｍ未満であると、前記二次粒子を生成するため
の核としての作用を充分に発揮することができず、前記
細孔の径を大きくすることが困難となる。一方、前記結
晶性ＳｉＯ2 微粒子の平均粒径が、０．３μｍを越える
と、平坦化の目的を達成することが困難となってしま
う。従って、前記結晶性ＳｉＯ2 微粒子の平均粒径を
０．１〜０．３μｍに限定した。
【００１４】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図１ないし図４は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、ｎ型の半導体基板１上
に、膜厚が８００ｎｍ程度の絶縁膜２を形成する。次
に、前記絶縁膜２上に、膜厚が１０００ｎｍ程度の配線
金属層を形成した後、これにパターニングを行い、下層
配線３を形成する。次いで、前記下層配線３及び絶縁膜
２の全面に、プラズマＣＶＤ法を行い、膜厚が８００ｎ
ｍ程度のプラズマ酸化膜４を形成する。
を参照して説明する。図１ないし図４は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、ｎ型の半導体基板１上
に、膜厚が８００ｎｍ程度の絶縁膜２を形成する。次
に、前記絶縁膜２上に、膜厚が１０００ｎｍ程度の配線
金属層を形成した後、これにパターニングを行い、下層
配線３を形成する。次いで、前記下層配線３及び絶縁膜
２の全面に、プラズマＣＶＤ法を行い、膜厚が８００ｎ
ｍ程度のプラズマ酸化膜４を形成する。
【００１５】次に、図２に示す工程では、図１に示す工
程で得たプラズマ酸化膜４上に、シラノールを主成分と
し、且つ、平均粒径が０．１〜０．３μｍの結晶性Ｓｉ
Ｏ2微粒子を含むガラス組成物を回転塗布（スピンコー
ト）する。次いで、このガラス組成物に、１５０℃でプ
リベーク（熱処理）を行った後、窒素雰囲気中で４００
℃、３０分間、ポストベーク（熱処理）を行い、塗布焼
成酸化膜（ＳＯＧ膜）５を形成する。この時、前記ガラ
ス組成物は、シラノールを主成分とし、且つ、平均粒径
が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子を含有し
ているため、当該ガラス組成物が solから wet-gelに変
化する際に、前記結晶性ＳｉＯ2 微粒子を核として二次
粒子が不規則に凝集して形成される。従って、内部に比
較的大きな細孔を形成することができるため、毛管力に
よる引っ張り応力を減少させることができ、クラックの
発生を抑制することができる。このため、前記塗布焼成
酸化膜５を厚く形成することができ、平坦化を充分に達
成することができる。
程で得たプラズマ酸化膜４上に、シラノールを主成分と
し、且つ、平均粒径が０．１〜０．３μｍの結晶性Ｓｉ
Ｏ2微粒子を含むガラス組成物を回転塗布（スピンコー
ト）する。次いで、このガラス組成物に、１５０℃でプ
リベーク（熱処理）を行った後、窒素雰囲気中で４００
℃、３０分間、ポストベーク（熱処理）を行い、塗布焼
成酸化膜（ＳＯＧ膜）５を形成する。この時、前記ガラ
ス組成物は、シラノールを主成分とし、且つ、平均粒径
が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子を含有し
ているため、当該ガラス組成物が solから wet-gelに変
化する際に、前記結晶性ＳｉＯ2 微粒子を核として二次
粒子が不規則に凝集して形成される。従って、内部に比
較的大きな細孔を形成することができるため、毛管力に
よる引っ張り応力を減少させることができ、クラックの
発生を抑制することができる。このため、前記塗布焼成
酸化膜５を厚く形成することができ、平坦化を充分に達
成することができる。
【００１６】次いで、図３に示す工程では、図２に示す
工程で得た塗布焼成酸化膜５上に、プラズマＣＶＤ法を
行い、膜厚が６００ｎｍ程度のプラズマ酸化膜６を形成
する。このようにして、プラズマ酸化膜４、塗布焼成酸
化膜５及びプラズマ酸化膜６からなる多層構造を有する
層間絶縁膜７を形成した。次に、図４に示す工程では、
図３に示す工程で得た層間絶縁膜７に、下層配線３と接
続するコンタクト孔９を形成し、当該コンタクト孔９に
埋め込み金属１０を埋め込む。次いで、前記層間絶縁膜
７上に、前記埋め込み金属１０と接触する上層配線８を
形成する。
工程で得た塗布焼成酸化膜５上に、プラズマＣＶＤ法を
行い、膜厚が６００ｎｍ程度のプラズマ酸化膜６を形成
する。このようにして、プラズマ酸化膜４、塗布焼成酸
化膜５及びプラズマ酸化膜６からなる多層構造を有する
層間絶縁膜７を形成した。次に、図４に示す工程では、
図３に示す工程で得た層間絶縁膜７に、下層配線３と接
続するコンタクト孔９を形成し、当該コンタクト孔９に
埋め込み金属１０を埋め込む。次いで、前記層間絶縁膜
７上に、前記埋め込み金属１０と接触する上層配線８を
形成する。
【００１７】その後、所望の工程を行い半導体装置を完
成する。以上の工程を経て、１μｍ以上の段差を有する
ＭＯＳ集積回路を１０００個製造した（発明品）。次
に、比較として、前記シラノールを主成分とし、且つ、
平均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子
を含むガラス組成物の代わりに、従来から一般的に用い
られてる無機ＳＯＧを塗布して得たＭＯＳ集積回路、及
び前記シラノールを主成分とし、且つ、平均粒径が０．
１〜０．３μｍの結晶性ＳｉＯ2 微粒子を含むガラス組
成物の代わりに、従来から一般的に用いられてる有機Ｓ
ＯＧを塗布して得たＭＯＳ集積回路（１μｍ以上の段差
を有する）を各々１０００個製造した（従来品）。
成する。以上の工程を経て、１μｍ以上の段差を有する
ＭＯＳ集積回路を１０００個製造した（発明品）。次
に、比較として、前記シラノールを主成分とし、且つ、
平均粒径が０．１〜０．３μｍの結晶性ＳｉＯ2 微粒子
を含むガラス組成物の代わりに、従来から一般的に用い
られてる無機ＳＯＧを塗布して得たＭＯＳ集積回路、及
び前記シラノールを主成分とし、且つ、平均粒径が０．
１〜０．３μｍの結晶性ＳｉＯ2 微粒子を含むガラス組
成物の代わりに、従来から一般的に用いられてる有機Ｓ
ＯＧを塗布して得たＭＯＳ集積回路（１μｍ以上の段差
を有する）を各々１０００個製造した（従来品）。
【００１８】次に、前記発明品及び従来品について、外
観検査及び導通試験を同条件で行った。なお、評価は、
外観試験及び導通試験でクラックの発生が認められたサ
ンプル、及び、上層配線と下層配線との間に抵抗値が５
００Ω以上となったサンプルを不良品として行った。こ
の結果、発明品の不良率は、０．１％未満と極めて少な
いのに対し、無機ＳＯＧを使用した従来品は、接続不良
品が１．２％、クラック発生品が４．０％、有機ＳＯＧ
を使用した従来品は、接続不良品が１．４％、クラック
及びバブリング発生品が７．０％であった。これより、
本発明で形成した層間絶縁膜は、厚膜化してもクラック
の発生を抑制することができると共に、吸湿及び脱ガス
の問題がないことが立証された。
観検査及び導通試験を同条件で行った。なお、評価は、
外観試験及び導通試験でクラックの発生が認められたサ
ンプル、及び、上層配線と下層配線との間に抵抗値が５
００Ω以上となったサンプルを不良品として行った。こ
の結果、発明品の不良率は、０．１％未満と極めて少な
いのに対し、無機ＳＯＧを使用した従来品は、接続不良
品が１．２％、クラック発生品が４．０％、有機ＳＯＧ
を使用した従来品は、接続不良品が１．４％、クラック
及びバブリング発生品が７．０％であった。これより、
本発明で形成した層間絶縁膜は、厚膜化してもクラック
の発生を抑制することができると共に、吸湿及び脱ガス
の問題がないことが立証された。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
層間絶縁膜の一部として用いる塗布焼成酸化膜を、シラ
ノールを主成分とし、且つ、平均粒径が０．１〜０．３
μｍの結晶性ＳｉＯ2 微粒子を含むガラス組成物を塗布
し、これを加熱硬化して形成するため、当該ガラス組成
物が solから wet-gelに変化する際に、前記結晶性Ｓｉ
Ｏ2 微粒子を核として二次粒子が不規則に凝集して形成
され、内部に比較的大きな細孔を形成することができ
る。従って、毛管力による引っ張り応力を減少させるこ
とができ、前記塗布焼成酸化膜の膜厚を厚くしてもクラ
ックが発生することがなく、また、吸湿や脱ガスによる
問題がない良好な層間絶縁膜を形成することができる。
この結果、平坦化が達成されると共に、信頼性の高い半
導体装置を提供することが可能となる。
層間絶縁膜の一部として用いる塗布焼成酸化膜を、シラ
ノールを主成分とし、且つ、平均粒径が０．１〜０．３
μｍの結晶性ＳｉＯ2 微粒子を含むガラス組成物を塗布
し、これを加熱硬化して形成するため、当該ガラス組成
物が solから wet-gelに変化する際に、前記結晶性Ｓｉ
Ｏ2 微粒子を核として二次粒子が不規則に凝集して形成
され、内部に比較的大きな細孔を形成することができ
る。従って、毛管力による引っ張り応力を減少させるこ
とができ、前記塗布焼成酸化膜の膜厚を厚くしてもクラ
ックが発生することがなく、また、吸湿や脱ガスによる
問題がない良好な層間絶縁膜を形成することができる。
この結果、平坦化が達成されると共に、信頼性の高い半
導体装置を提供することが可能となる。
【図１】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図２】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図３】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図４】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
１ 半導体基板 ２ 絶縁膜 ３ 下層配線 ４ プラズマ酸化膜 ５ 塗布焼成酸化膜 ６ プラズマ酸化膜 ７ 層間絶縁膜 ８ 上層配線 ９ コンタクト孔 １０ 埋め込み金属
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を介して形成した
下層配線上に、気相成長法により形成した下層酸化膜、
少なくとも一層の塗布焼成酸化膜、気相成長法により形
成した上層酸化膜からなる多層構造を有する層間絶縁膜
を介して上層配線を形成する半導体装置の製造方法にお
いて、 前記塗布焼成酸化膜は、シラノールを主成分とし、且
つ、平均粒径が０．１〜０．３μｍの結晶性酸化硅素微
粒子を含むガラス組成物を塗布する工程と、前記ガラス
組成物に熱処理を行い、これを硬化させる工程により形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26205192A JPH06112200A (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26205192A JPH06112200A (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112200A true JPH06112200A (ja) | 1994-04-22 |
Family
ID=17370356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26205192A Pending JPH06112200A (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112200A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367499B1 (ko) * | 1995-12-29 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
-
1992
- 1992-09-30 JP JP26205192A patent/JPH06112200A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367499B1 (ko) * | 1995-12-29 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60213086T2 (de) | Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte | |
| JP3568537B2 (ja) | マイクロエレクトロニクス構造体用電子ビーム加工膜 | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| JPH05226480A (ja) | 半導体装置の製造方法 | |
| JP2003142477A (ja) | 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置 | |
| JPH0936116A (ja) | 多層配線形成法 | |
| JPH0964037A (ja) | 半導体装置の製造方法 | |
| JPH04234149A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JPH06112200A (ja) | 半導体装置の製造方法 | |
| JPH0936117A (ja) | 多層配線形成法 | |
| JPH08241891A (ja) | 基板上のスピン−オン−ガラス層の改良方法 | |
| JP2000273176A (ja) | 絶縁膜形成方法及び半導体装置 | |
| JP2738033B2 (ja) | 多層配線構造体の製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| US20080157366A1 (en) | Semiconductor device and fabricating method thereof | |
| JP2928409B2 (ja) | 半導体装置の製造方法 | |
| KR100423741B1 (ko) | 절연막의 형성방법 | |
| KR0147650B1 (ko) | 반도체 장치의 층간절연막 형성방법 | |
| JPH02233531A (ja) | 塗布ガラス組成物及び半導体装置 | |
| JPH08264523A (ja) | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 | |
| JP2002134610A (ja) | 半導体装置の製造方法 | |
| JPH05243212A (ja) | 半導体装置の製造方法 | |
| JPH02192729A (ja) | 絶縁層の製造方法 | |
| JP3368445B2 (ja) | 半導体装置の製造方法 |