JPH06101753B2 - 信号伝送方法 - Google Patents
信号伝送方法Info
- Publication number
- JPH06101753B2 JPH06101753B2 JP61000207A JP20786A JPH06101753B2 JP H06101753 B2 JPH06101753 B2 JP H06101753B2 JP 61000207 A JP61000207 A JP 61000207A JP 20786 A JP20786 A JP 20786A JP H06101753 B2 JPH06101753 B2 JP H06101753B2
- Authority
- JP
- Japan
- Prior art keywords
- printer
- transmission
- cpu
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、計算機システムにおけるCPUと周辺装置の間
の伝送方法に関する。
の伝送方法に関する。
(従来の技術) CPUと周辺装置の間の伝送方式として、従来よりパラレ
ル、シリアル方式があり、またシリアルでも特に長距離
伝送の場合には、第3図(a),(b)に示すような2
線式あるいは4線式の伝送が通常行なわれている。ここ
で、図中1はCPU、2は周辺装置であり、周辺装置2の
典型としてはプリンタがある。以下プリンタを例にとっ
て記述する。
ル、シリアル方式があり、またシリアルでも特に長距離
伝送の場合には、第3図(a),(b)に示すような2
線式あるいは4線式の伝送が通常行なわれている。ここ
で、図中1はCPU、2は周辺装置であり、周辺装置2の
典型としてはプリンタがある。以下プリンタを例にとっ
て記述する。
(発明が解決しようとする問題点) しかしながら、かかる従来方式において、伝送によるデ
ータの変化あるいはプリンタの動作状態をCPU側で監視
しようとする場合、その情報をプリンタからCPUに送る
際、線数の制限により種々の制約があった。即ち、第3
図(a)の方式では、本来の出力データ(1→2)と上
記監視用データ(2→1)の送信を時間的に切替えて行
なう半二重方式となり、プリンタ側の機能が複雑となる
欠点があった。
ータの変化あるいはプリンタの動作状態をCPU側で監視
しようとする場合、その情報をプリンタからCPUに送る
際、線数の制限により種々の制約があった。即ち、第3
図(a)の方式では、本来の出力データ(1→2)と上
記監視用データ(2→1)の送信を時間的に切替えて行
なう半二重方式となり、プリンタ側の機能が複雑となる
欠点があった。
また、第3図(b)の方式では、第4図(a)または
(b)に示すようにSD線を機械的にRD線に折り返し、こ
れらを第5図(a)に示すようにCPU側で比較すること
により伝送の正常性の確認は可能となるが、プリンタ自
体の状態をCPUに伝えるには、第4図(c)のようにプ
リンタ側にて伝送チェック、状態表示を行ない、その結
果をRD線にのせて返す必要があり、第3図(a)の方式
と同じくプリンタ側の機能が複雑となることが不可避で
あった。なお、第5図(a)において、11は送受信レジ
スタ、12は比較回路、13はその出力信号である。
(b)に示すようにSD線を機械的にRD線に折り返し、こ
れらを第5図(a)に示すようにCPU側で比較すること
により伝送の正常性の確認は可能となるが、プリンタ自
体の状態をCPUに伝えるには、第4図(c)のようにプ
リンタ側にて伝送チェック、状態表示を行ない、その結
果をRD線にのせて返す必要があり、第3図(a)の方式
と同じくプリンタ側の機能が複雑となることが不可避で
あった。なお、第5図(a)において、11は送受信レジ
スタ、12は比較回路、13はその出力信号である。
本発明は、このような問題点を解決するものであり、プ
リンタ側に複雑な機能を要求せずに、伝送状態の監視と
プリンタの状態監視の両方を可能とするものである。
リンタ側に複雑な機能を要求せずに、伝送状態の監視と
プリンタの状態監視の両方を可能とするものである。
(問題点を解決するための手段) 本発明は、上記目的を達成するために、CPUとプリンタ
間の伝送路中、プリンタに近い位置に、信号折り返し回
路を設け、CPUからの送信信号SDとプリンタの動作状態
表示信号(一般的にはBUSY信号など)と論理的ANDをと
った後、これをCPUへ折り返すようにしたものである。
間の伝送路中、プリンタに近い位置に、信号折り返し回
路を設け、CPUからの送信信号SDとプリンタの動作状態
表示信号(一般的にはBUSY信号など)と論理的ANDをと
った後、これをCPUへ折り返すようにしたものである。
(実施例) 第1図は、本発明の一実施例を示したもので、2はプリ
ンタ等の周辺装置、3は折り返し回路、21はBUSY信号、
31はAND回路である。
ンタ等の周辺装置、3は折り返し回路、21はBUSY信号、
31はAND回路である。
次に動作を説明する。CPUからの送信データはSD線上に
送られてくるが、これがプリンタへ取込まれるのと同時
に、その送信データと、プリンタが受信可能状態にある
ことを表示する信号(▲▼=1)とのANDがと
られ、RD線上でCPUに返送される。CPU側でSDとRDのデー
タを比較し、一致すれば伝送上のエラーがなく、かつプ
リンタも受信可能であると判定される。
送られてくるが、これがプリンタへ取込まれるのと同時
に、その送信データと、プリンタが受信可能状態にある
ことを表示する信号(▲▼=1)とのANDがと
られ、RD線上でCPUに返送される。CPU側でSDとRDのデー
タを比較し、一致すれば伝送上のエラーがなく、かつプ
リンタも受信可能であると判定される。
しかるに第2のT1に示すように、仮に伝送中にノイズ等
によりデータが変化すると、それがCPUで比較時に不一
致となるため、異常が検出される。また、同図のT2に示
すように、プリンタ受信不可能状態(▲▼=
0)になると、この間の折り返し信号は0に固定される
ため、CPU側で比較した場合不一致となり、異常が検出
される。このように、プリンタ側に特別な機能を要求す
ることなしに、伝送およびプリンタ状態の監視が同時に
可能となる。
によりデータが変化すると、それがCPUで比較時に不一
致となるため、異常が検出される。また、同図のT2に示
すように、プリンタ受信不可能状態(▲▼=
0)になると、この間の折り返し信号は0に固定される
ため、CPU側で比較した場合不一致となり、異常が検出
される。このように、プリンタ側に特別な機能を要求す
ることなしに、伝送およびプリンタ状態の監視が同時に
可能となる。
さらに、本発明の利点として、一般にCPUがデータ送信
を開始する前には、RD信号によりプリンタが受信可能で
あることを確認してから開始するが、伝送中のある時点
でプリンタ異常が発生する可能性があり、このような場
合の異常検出は従来の2線/4線方式では不可能であった
が、本方法によれば、CPU側で常に送受信データの比較
を行なうことにより、どの文字を送信した時点でプリン
タが受信不能になったか、まで検出可能となり、非生産
的なデータ伝送を継続することが避けられ、また必要に
応じて非常に詳細なエラー回復が可能となる。
を開始する前には、RD信号によりプリンタが受信可能で
あることを確認してから開始するが、伝送中のある時点
でプリンタ異常が発生する可能性があり、このような場
合の異常検出は従来の2線/4線方式では不可能であった
が、本方法によれば、CPU側で常に送受信データの比較
を行なうことにより、どの文字を送信した時点でプリン
タが受信不能になったか、まで検出可能となり、非生産
的なデータ伝送を継続することが避けられ、また必要に
応じて非常に詳細なエラー回復が可能となる。
この折り返し回路3は、プリンタの内部に組込むこと
も、あるいは独立したアダプタとして構成することも可
能である。特に後者の場合には、一般に市販されている
プリンタを改造することなく、低コストで上記機能を実
現することが可能である。
も、あるいは独立したアダプタとして構成することも可
能である。特に後者の場合には、一般に市販されている
プリンタを改造することなく、低コストで上記機能を実
現することが可能である。
(発明の効果) 以上、実施例より明らかなように、本発明によれば、一
般的なプリンタのインターフェイス信号を活用して、伝
送エラーの監視とプリンタの状態監視を同時に行なうこ
とができ、低価格で、プリンタの改造も特にせずに、高
信頼度の長距離伝送システムを実現できるという効果を
有する。
般的なプリンタのインターフェイス信号を活用して、伝
送エラーの監視とプリンタの状態監視を同時に行なうこ
とができ、低価格で、プリンタの改造も特にせずに、高
信頼度の長距離伝送システムを実現できるという効果を
有する。
またプリンタ以外の同様のインターフェイスを有する他
の周辺装置に対しても同様な効果を有するものである。
の周辺装置に対しても同様な効果を有するものである。
第1図は、本発明の一実施例の回路構成図、第2図は、
同実施例の異常検出の例を示す波形図、第3図は、従来
の2線/4線伝送方式を示す図、第4図は、4線式におけ
る従来の信号折り返し方式を示す図、第5図は、CPU側
における送受比較回路例を示す図である。 1……CPU、2……周辺装置、3……折り返し回路、11
……送受信レジスタ、12……比較回路、31……AND回
路。
同実施例の異常検出の例を示す波形図、第3図は、従来
の2線/4線伝送方式を示す図、第4図は、4線式におけ
る従来の信号折り返し方式を示す図、第5図は、CPU側
における送受比較回路例を示す図である。 1……CPU、2……周辺装置、3……折り返し回路、11
……送受信レジスタ、12……比較回路、31……AND回
路。
Claims (1)
- 【請求項1】CPUと周辺装置の間の4線式伝送におい
て、CPUからの送信データと、周辺装置の状態信号とのA
NDをとって、その出力信号をCPUへ返送することを特徴
とする信号伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61000207A JPH06101753B2 (ja) | 1986-01-07 | 1986-01-07 | 信号伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61000207A JPH06101753B2 (ja) | 1986-01-07 | 1986-01-07 | 信号伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62159554A JPS62159554A (ja) | 1987-07-15 |
JPH06101753B2 true JPH06101753B2 (ja) | 1994-12-12 |
Family
ID=11467522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61000207A Expired - Lifetime JPH06101753B2 (ja) | 1986-01-07 | 1986-01-07 | 信号伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06101753B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5337512B2 (ja) * | 1971-08-20 | 1978-10-09 | ||
JPS58213538A (ja) * | 1982-06-04 | 1983-12-12 | Mitsubishi Electric Corp | 遠方監視制御装置 |
-
1986
- 1986-01-07 JP JP61000207A patent/JPH06101753B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62159554A (ja) | 1987-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0793273A (ja) | 障害監視機構を具備したマルチcpuシステム | |
JPH06101753B2 (ja) | 信号伝送方法 | |
JPS5826224B2 (ja) | デ−タ通信モニタ | |
US6642733B1 (en) | Apparatus for indentifying defects in electronic assemblies | |
JPS6027054B2 (ja) | 入出力制御方式 | |
JP2945123B2 (ja) | 通信システム | |
JPS6044710B2 (ja) | システムの診断方式 | |
JPH033043A (ja) | 半導体装置 | |
JPS63161741A (ja) | デ−タ伝送システム | |
JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
JPS6010466B2 (ja) | メツセ−ジ伝送方式 | |
JPH0863407A (ja) | 情報転送制御装置 | |
JPH04253246A (ja) | 転送誤り検出方式 | |
JPS63208964A (ja) | バス競合検出方式 | |
JPH0575214B2 (ja) | ||
JPS6123263A (ja) | 試験方式 | |
JPH0646736B2 (ja) | 通信障害検出方式 | |
JPS62205420A (ja) | プリンタ診断方式 | |
JPS5942341B2 (ja) | デ−タ取込み回路 | |
JP2001043181A (ja) | マイクロコンピュータ間の通信方法 | |
JPS6137658B2 (ja) | ||
JPH07121454A (ja) | デイジー・チェーン接続信号線のエラー検出方法 | |
JPS6019247A (ja) | デ−タ処理系のインタフエ−ス | |
JPS628826B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |