JPH0590500A - 保護ダイオードおよび半導体装置 - Google Patents
保護ダイオードおよび半導体装置Info
- Publication number
- JPH0590500A JPH0590500A JP25109091A JP25109091A JPH0590500A JP H0590500 A JPH0590500 A JP H0590500A JP 25109091 A JP25109091 A JP 25109091A JP 25109091 A JP25109091 A JP 25109091A JP H0590500 A JPH0590500 A JP H0590500A
- Authority
- JP
- Japan
- Prior art keywords
- type
- protection diode
- area
- diode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の上に形成された内部回路の素子
を保護するもので、電源電圧の極性を逆に設定した場合
にも過大電流が流れることを防止できる保護ダイオード
を提供する。 【構成】 Ｐ形半導体基板１の上にＮ形エピタキシャル
層２が形成されており、そのＮ形エピタキシャル層２の
一部に設けられ基板電位用配線５が接続されたＰ形分離
領域３とそのＰ形分離領域３で囲まれたＮ形の島領域９
とで構成されるダイオードと、島領域９内に形成された
一端が外部リード端子に接続され他端が同じ島領域９内
に形成されたＮ形拡散領域１０に接したＰ形拡散領域１
１とからなり、Ｎ形拡散領域１０とＰ形拡散領域１１と
の界面が導体配線１４で接続されている。
を保護するもので、電源電圧の極性を逆に設定した場合
にも過大電流が流れることを防止できる保護ダイオード
を提供する。 【構成】 Ｐ形半導体基板１の上にＮ形エピタキシャル
層２が形成されており、そのＮ形エピタキシャル層２の
一部に設けられ基板電位用配線５が接続されたＰ形分離
領域３とそのＰ形分離領域３で囲まれたＮ形の島領域９
とで構成されるダイオードと、島領域９内に形成された
一端が外部リード端子に接続され他端が同じ島領域９内
に形成されたＮ形拡散領域１０に接したＰ形拡散領域１
１とからなり、Ｎ形拡散領域１０とＰ形拡散領域１１と
の界面が導体配線１４で接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、第１に集積回路（以
下、ＩＣという）の端子に付加する保護ダイオード、特
にＩＣの電源電圧の正，負を逆接続した場合にも破壊等
の不都合が発生しない保護ダイオードに関し、第２は上
記の保護ダイオードを採用した半導体装置に関する。
下、ＩＣという）の端子に付加する保護ダイオード、特
にＩＣの電源電圧の正，負を逆接続した場合にも破壊等
の不都合が発生しない保護ダイオードに関し、第２は上
記の保護ダイオードを採用した半導体装置に関する。
【０００２】
【従来の技術】ＩＣの外部端子に直接接続された内部回
路を保護する手段として、従来より入力端子と基板電位
点との間にダイオードを付加する方法が用いられてお
り、そのダイオードによって入力端子の電圧をクランプ
し、静電気から内部回路の回路素子を保護していた。
路を保護する手段として、従来より入力端子と基板電位
点との間にダイオードを付加する方法が用いられてお
り、そのダイオードによって入力端子の電圧をクランプ
し、静電気から内部回路の回路素子を保護していた。
【０００３】以下に従来の保護ダイオードについて説明
する。図４は従来の保護ダイオードを含む半導体素子の
断面図である。図４に示すようにＰ形シリコン基板１の
上に形成されたＮ形エピタキシャル層２にＮ形エピタキ
シャル層２の主面からＰ形シリコン基板１に達するよう
にＰ形分離領域３が形成されている。そして、保護膜４
の基板電位用配線５の領域内に基板電位用コンタクト部
６を設け、基板電位用配線５をＰ形分離領域３と接続す
る。ＩＣの外部リード端子（図示せず）は金属細線によ
ってパッド７に接続され、パッド７に保護ダイオード８
が接続されている。保護ダイオード８は、Ｐ形分離領域
３と、接合分離されたＮ形エピタキシャル島９とで形成
される。保護ダイオード８のＮ形エピタキシャル島９に
は、コンタクト抵抗を小さくするために高濃度のＮ形拡
散層１０を設けている。このようにして、Ｐ形シリコン
基板１またはＰ形分離領域３をアノードとし、Ｎ形エピ
タキシャル島９をカソードとする保護ダイオード８が基
板電位点と各パッド間にそれぞれ接続されることにな
る。
する。図４は従来の保護ダイオードを含む半導体素子の
断面図である。図４に示すようにＰ形シリコン基板１の
上に形成されたＮ形エピタキシャル層２にＮ形エピタキ
シャル層２の主面からＰ形シリコン基板１に達するよう
にＰ形分離領域３が形成されている。そして、保護膜４
の基板電位用配線５の領域内に基板電位用コンタクト部
６を設け、基板電位用配線５をＰ形分離領域３と接続す
る。ＩＣの外部リード端子（図示せず）は金属細線によ
ってパッド７に接続され、パッド７に保護ダイオード８
が接続されている。保護ダイオード８は、Ｐ形分離領域
３と、接合分離されたＮ形エピタキシャル島９とで形成
される。保護ダイオード８のＮ形エピタキシャル島９に
は、コンタクト抵抗を小さくするために高濃度のＮ形拡
散層１０を設けている。このようにして、Ｐ形シリコン
基板１またはＰ形分離領域３をアノードとし、Ｎ形エピ
タキシャル島９をカソードとする保護ダイオード８が基
板電位点と各パッド間にそれぞれ接続されることにな
る。
【０００４】このような従来の保護ダイオード８は、パ
ッド７に負のサージ電圧が加わった場合、順方向に導通
し、パッド７に加わるサージ電圧を保護ダイオード８の
順方向電圧で制限する。そして、パッド７に接続された
ＩＣの内部回路の素子に印加される入力電圧を制限し、
素子の破壊を防止する。
ッド７に負のサージ電圧が加わった場合、順方向に導通
し、パッド７に加わるサージ電圧を保護ダイオード８の
順方向電圧で制限する。そして、パッド７に接続された
ＩＣの内部回路の素子に印加される入力電圧を制限し、
素子の破壊を防止する。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、通常の使用条件では問題はないが、機器
によっては電源電圧の極性を逆接続する場合があり、こ
のときには保護ダイオードは順方向となり、過大電流が
流れ、保護ダイオードが破壊するという課題を有してい
た。
来の構成では、通常の使用条件では問題はないが、機器
によっては電源電圧の極性を逆接続する場合があり、こ
のときには保護ダイオードは順方向となり、過大電流が
流れ、保護ダイオードが破壊するという課題を有してい
た。
【０００６】本発明は上記の従来の課題を解決するもの
で、電源電圧の極性を逆に設定した場合にも過大電流が
流れるのを防止できる保護ダイオードおよびこの保護ダ
イオードを採用した半導体装置を提供することを目的と
する。
で、電源電圧の極性を逆に設定した場合にも過大電流が
流れるのを防止できる保護ダイオードおよびこの保護ダ
イオードを採用した半導体装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の保護ダイオードは、パッドとダイオードとを
Ｐ形拡散領域を介して接続した構成を有している。
に本発明の保護ダイオードは、パッドとダイオードとを
Ｐ形拡散領域を介して接続した構成を有している。
【０００８】
【作用】この構成によって、ダイオードとパッドとの間
に抵抗が形成され、電源電圧の極性を逆に接続した場合
にもこの抵抗により電流を制限して保護ダイオードの破
壊を防止することができる。
に抵抗が形成され、電源電圧の極性を逆に接続した場合
にもこの抵抗により電流を制限して保護ダイオードの破
壊を防止することができる。
【０００９】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１０】図１は本発明の一実施例における保護ダイ
オードを含む半導体装置の断面図である。なお図４の従
来例と同一箇所には同一符号を付与している。
オードを含む半導体装置の断面図である。なお図４の従
来例と同一箇所には同一符号を付与している。
【００１１】Ｐ形シリコン基板１の上にＮ形エピタキシ
ャル層２が形成されており、その表面からＰ形シリコン
基板１に達するようにＰ形分離領域３を形成してＮ形エ
ピタキシャル島９を形成する。
ャル層２が形成されており、その表面からＰ形シリコン
基板１に達するようにＰ形分離領域３を形成してＮ形エ
ピタキシャル島９を形成する。
【００１２】基板電位用配線５をＰ形分離領域３と接続
し、ダイオードとのコンタクトをとるＮ形拡散領域１０
と抵抗を形成するＰ形拡散領域１１とをコンタクト部１
２で導体配線１４により共通接続し、さらにＰ形拡散領
域１１のコンタクト部１２から離れた場所にコンタクト
部１３を設け、コンタクト部１３でＰ形拡散領域１１が
パッド７に接続されるようにしている。このことによっ
て、パッド７に接続される内部回路の素子には、保護ダ
イオード８がＰ形拡散領域１１を介して接続されること
になる。
し、ダイオードとのコンタクトをとるＮ形拡散領域１０
と抵抗を形成するＰ形拡散領域１１とをコンタクト部１
２で導体配線１４により共通接続し、さらにＰ形拡散領
域１１のコンタクト部１２から離れた場所にコンタクト
部１３を設け、コンタクト部１３でＰ形拡散領域１１が
パッド７に接続されるようにしている。このことによっ
て、パッド７に接続される内部回路の素子には、保護ダ
イオード８がＰ形拡散領域１１を介して接続されること
になる。
【００１３】以上のように構成された保護ダイオードの
特性について、以下に説明する。図２は本実施例および
従来例の保護ダイオードの電圧−電流特性図で、横軸に
電圧、縦軸に電流を示す。なお、Ａは本発明の保護ダイ
オードの、Ｂは従来の保護ダイオードのそれぞれ電圧−
電流特性である。図２のＢに示すように従来の保護ダイ
オードは順方向電圧が約０．７Ｖ以上で急激に電流が流
れているが、図２のＡに示すように本実施例の保護ダイ
オードでは電圧とともに電流がゆるやかに増加する。
特性について、以下に説明する。図２は本実施例および
従来例の保護ダイオードの電圧−電流特性図で、横軸に
電圧、縦軸に電流を示す。なお、Ａは本発明の保護ダイ
オードの、Ｂは従来の保護ダイオードのそれぞれ電圧−
電流特性である。図２のＢに示すように従来の保護ダイ
オードは順方向電圧が約０．７Ｖ以上で急激に電流が流
れているが、図２のＡに示すように本実施例の保護ダイ
オードでは電圧とともに電流がゆるやかに増加する。
【００１４】通常の使用状態では、保護ダイオードは逆
方向の接合状態に設定されている。例えば図４に示す従
来例ではパッド７と保護ダイオード８がＮ形拡散領域１
０を介して接続されている。基板電位用配線５はコンタ
クト部６を通してＰ形分離領域３に接続されて共通電位
となり、それらはＩＣ電源の最低電位に設定されてい
る。したがって、ＩＣの外部リード端子を保護する保護
ダイオード８はＰＮ接合が逆バイアスに設定される状態
になる。しかし電源電圧の極性を逆に接続した場合、基
板電位用配線５は最高電位となり、Ｐ形分離領域３が
（＋）電位、パッド７に接続されているＮ形拡散領域１
０が（−）電位となり、保護ダイオード８は順方向にバ
イアスされる。したがって基板電位とパッド７の電位と
の差が０．７Ｖ以上になると過大電流が流れ、保護ダイ
オード８が破壊される場合がある。これに対して本発明
の図１に示す実施例では、保護ダイオード８がパッド７
との間にＰ形拡散領域を有しており、このＰ形拡散領域
の抵抗により順方向電流が制限される。順方向電流をＩ
OとすればＩOは（数１）で表される。
方向の接合状態に設定されている。例えば図４に示す従
来例ではパッド７と保護ダイオード８がＮ形拡散領域１
０を介して接続されている。基板電位用配線５はコンタ
クト部６を通してＰ形分離領域３に接続されて共通電位
となり、それらはＩＣ電源の最低電位に設定されてい
る。したがって、ＩＣの外部リード端子を保護する保護
ダイオード８はＰＮ接合が逆バイアスに設定される状態
になる。しかし電源電圧の極性を逆に接続した場合、基
板電位用配線５は最高電位となり、Ｐ形分離領域３が
（＋）電位、パッド７に接続されているＮ形拡散領域１
０が（−）電位となり、保護ダイオード８は順方向にバ
イアスされる。したがって基板電位とパッド７の電位と
の差が０．７Ｖ以上になると過大電流が流れ、保護ダイ
オード８が破壊される場合がある。これに対して本発明
の図１に示す実施例では、保護ダイオード８がパッド７
との間にＰ形拡散領域を有しており、このＰ形拡散領域
の抵抗により順方向電流が制限される。順方向電流をＩ
OとすればＩOは（数１）で表される。
【００１５】
【数１】
【００１６】（数１）において、Ｖ0は電源電圧を逆接
続した場合の基板電位とパッド間の電圧、ＶBEはダイオ
ードの順方向電圧、Ｒ11はＰ形拡散領域１１の抵抗値で
ある。ここで例えば、ＶO＝１２Ｖ，ＶBE＝０．７Ｖ，
Ｒ11＝１００Ωとし、これらの数値を（数１）に代入す
ると、ＩO＝１１３ｍＡと計算される。Ｐ形拡散領域１
１を１００Ωに設定することにより電源電圧を逆接続し
た場合でも、電流を１１３ｍＡに制限することができ、
過大電流による保護ダイオード８の破壊を防止すること
ができる。
続した場合の基板電位とパッド間の電圧、ＶBEはダイオ
ードの順方向電圧、Ｒ11はＰ形拡散領域１１の抵抗値で
ある。ここで例えば、ＶO＝１２Ｖ，ＶBE＝０．７Ｖ，
Ｒ11＝１００Ωとし、これらの数値を（数１）に代入す
ると、ＩO＝１１３ｍＡと計算される。Ｐ形拡散領域１
１を１００Ωに設定することにより電源電圧を逆接続し
た場合でも、電流を１１３ｍＡに制限することができ、
過大電流による保護ダイオード８の破壊を防止すること
ができる。
【００１７】次に本発明の保護ダイオードを、直流モー
タ速度制御用の半導体装置に応用した例について説明す
る。
タ速度制御用の半導体装置に応用した例について説明す
る。
【００１８】図３は本発明の一実施例における半導体装
置の電気回路図である。図３に示す直流モータ速度制御
用の半導体装置において、直流モータ２８の逆起電力を
Ｅa、電機子電流をＩa、内部抵抗をＲaとし、また基準
電圧源２６を可変抵抗３４で分割した電圧をＶref、定
電流電源２７の定電流をＩr、抵抗２３の抵抗値をＲ3、
抵抗３１の抵抗値をＲ4、抵抗３２の抵抗値をＲ5とすれ
ば、直流モータ２８の回転速度Ｎは（数２）で表される
。
置の電気回路図である。図３に示す直流モータ速度制御
用の半導体装置において、直流モータ２８の逆起電力を
Ｅa、電機子電流をＩa、内部抵抗をＲaとし、また基準
電圧源２６を可変抵抗３４で分割した電圧をＶref、定
電流電源２７の定電流をＩr、抵抗２３の抵抗値をＲ3、
抵抗３１の抵抗値をＲ4、抵抗３２の抵抗値をＲ5とすれ
ば、直流モータ２８の回転速度Ｎは（数２）で表される
。
【００１９】
【数２】
【００２０】ここでＫaはモータ２８の発電定数であ
る。いま直流モータ２８の内部抵抗Ｒaに対応して、抵
抗２３、３１、３２の抵抗値Ｒ3、Ｒ4、Ｒ5の値をＲ4／
Ｒ5＝Ｒ3／Ｒaに設定しておけば、（数２）は（数３）
となる。
る。いま直流モータ２８の内部抵抗Ｒaに対応して、抵
抗２３、３１、３２の抵抗値Ｒ3、Ｒ4、Ｒ5の値をＲ4／
Ｒ5＝Ｒ3／Ｒaに設定しておけば、（数２）は（数３）
となる。
【００２１】
【数３】
【００２２】直流モータ２８は電機子電流Ｉa、すなわ
ち負荷トルクに影響されず、一定回転速度に制御され
る。すなわちＲ4／Ｒ5＝Ｒ3／Ｒaとなるように抵抗値を
設定している。
ち負荷トルクに影響されず、一定回転速度に制御され
る。すなわちＲ4／Ｒ5＝Ｒ3／Ｒaとなるように抵抗値を
設定している。
【００２３】通常、直流モータ２８の内部抵抗Ｒaは４
Ω〜２０Ω程度であり、またＲ4／Ｒ 5の抵抗比は１／５
〜１／１０程度である。したがって、抵抗２３の抵抗値
Ｒ3は０．４Ω〜４Ωに選定される。図３において、２
０〜２２、２４、２９および３９は集積回路にした場合
の外部リード端子である。なお外部リード端子の内２０
は電源端子、２２は接地端子である。電源端子２０、接
地端子２２以外の外部リード端子２１、３９、２４、２
９には保護ダイオードを設置する必要がある。外部リー
ド端子２４、２９に設置する保護ダイオード３５に流れ
る電流は電源端子２０と接地端子２２を逆接続、すなわ
ち接地端子２２に電源を接続し、電源端子２０を接地し
た場合にも、基準電圧源２６のインピーダンスおよび可
変抵抗３４により制限されるため、従来の構成の保護ダ
イオード３５を使用しても破壊の恐れはない。また、外
部リード端子３９には直流モータ２８の駆動トランジス
タ３３のコレクタが接続されているが、この駆動トラン
ジスタ３３は面積が大きく設計され、構造的に保護ダイ
オード３８が接続された構成となるため新たに保護ダイ
オードを設置する必要は生じない。外部リード端子２１
と電源端子２０との間に接続する抵抗２３は０．４Ω〜
４Ω程度と小さい抵抗値に設定されるため、電源端子２
０と接地端子２２を逆接続した場合、従来の保護ダイオ
ードを設置すれば大電流が流れ、保護ダイオードが破壊
される可能性がある。そこで外部リード端子２１に本発
明の保護ダイオード３０（ダイオード３６と抵抗３７で
構成される）を設置すれば、図１に示すＰ形拡散領域１
１の抵抗（図３に示す回路図の抵抗３７に同じ）により
保護ダイオード３０に流れる電流が制限され、電源端子
２０と接地端子２２を逆接続しても保護ダイオード３０
が破壊される恐れはない。
Ω〜２０Ω程度であり、またＲ4／Ｒ 5の抵抗比は１／５
〜１／１０程度である。したがって、抵抗２３の抵抗値
Ｒ3は０．４Ω〜４Ωに選定される。図３において、２
０〜２２、２４、２９および３９は集積回路にした場合
の外部リード端子である。なお外部リード端子の内２０
は電源端子、２２は接地端子である。電源端子２０、接
地端子２２以外の外部リード端子２１、３９、２４、２
９には保護ダイオードを設置する必要がある。外部リー
ド端子２４、２９に設置する保護ダイオード３５に流れ
る電流は電源端子２０と接地端子２２を逆接続、すなわ
ち接地端子２２に電源を接続し、電源端子２０を接地し
た場合にも、基準電圧源２６のインピーダンスおよび可
変抵抗３４により制限されるため、従来の構成の保護ダ
イオード３５を使用しても破壊の恐れはない。また、外
部リード端子３９には直流モータ２８の駆動トランジス
タ３３のコレクタが接続されているが、この駆動トラン
ジスタ３３は面積が大きく設計され、構造的に保護ダイ
オード３８が接続された構成となるため新たに保護ダイ
オードを設置する必要は生じない。外部リード端子２１
と電源端子２０との間に接続する抵抗２３は０．４Ω〜
４Ω程度と小さい抵抗値に設定されるため、電源端子２
０と接地端子２２を逆接続した場合、従来の保護ダイオ
ードを設置すれば大電流が流れ、保護ダイオードが破壊
される可能性がある。そこで外部リード端子２１に本発
明の保護ダイオード３０（ダイオード３６と抵抗３７で
構成される）を設置すれば、図１に示すＰ形拡散領域１
１の抵抗（図３に示す回路図の抵抗３７に同じ）により
保護ダイオード３０に流れる電流が制限され、電源端子
２０と接地端子２２を逆接続しても保護ダイオード３０
が破壊される恐れはない。
【００２４】なお、図３において、２５は増幅器、３５
は３８と同じ種類のダイオードである。
は３８と同じ種類のダイオードである。
【００２５】
【発明の効果】以上のように本発明は、ＰＮ接合に大電
流が流れないように直列抵抗をダイオードに直列に介在
させた構造をシリコン基板上に構成してより、電源端子
と接地端子を逆に接続した場合にもＰＮ接合に流れる電
流が制限されるため破壊されることのない優れたダイオ
ードを実現できるものである。この構成では保護ダイオ
ードと直列抵抗を同一分離領域内に接地することがで
き、この保護ダイオードを採用した半導体装置では、集
積度を下げることなく効果を発揮できるため、モータの
速度制御用に用いる優れた半導体装置を実現できる。
流が流れないように直列抵抗をダイオードに直列に介在
させた構造をシリコン基板上に構成してより、電源端子
と接地端子を逆に接続した場合にもＰＮ接合に流れる電
流が制限されるため破壊されることのない優れたダイオ
ードを実現できるものである。この構成では保護ダイオ
ードと直列抵抗を同一分離領域内に接地することがで
き、この保護ダイオードを採用した半導体装置では、集
積度を下げることなく効果を発揮できるため、モータの
速度制御用に用いる優れた半導体装置を実現できる。
【図１】本発明の一実施例における保護ダイオードを含
む半導体装置の断面図
む半導体装置の断面図
【図２】同保護ダイオードの電圧−電流特性図
【図３】本発明の一実施例における半導体装置の電気回
路図
路図
【図４】従来の保護ダイオードを含む半導体装置の断面
図
図
２ Ｎ形エピタキシャル層（半導体基板） ３ Ｐ形分離領域（分離領域） ５ 基板電位用配線 ９ Ｎ形エピタキシャル島（島領域） １０ Ｎ形拡散領域（一方導電型領域） １１ Ｐ形拡散領域（他方導電型領域） １４ 導体配線
Claims (2)
- 【請求項１】 一方導電型の半導体基板の一部に設けら
れ基板電位用配線が接続された他方導電型の分離領域と
その分離領域で囲まれた一方導電型の島領域とで構成さ
れるダイオードと、前記島領域内に形成された一端が外
部リード端子に接続され他端が同じ島領域内に形成され
た一方導電型領域に接した他方導電型領域とからなり、
前記一方導電型領域と前記他方導電型領域とがその界面
で導電配線により接続された保護ダイオード。 - 【請求項２】 少なくとも一つの外部リード端子に請求
項１記載の保護ダイオードが接続されてなる半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25109091A JPH0590500A (ja) | 1991-09-30 | 1991-09-30 | 保護ダイオードおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25109091A JPH0590500A (ja) | 1991-09-30 | 1991-09-30 | 保護ダイオードおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590500A true JPH0590500A (ja) | 1993-04-09 |
Family
ID=17217494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25109091A Pending JPH0590500A (ja) | 1991-09-30 | 1991-09-30 | 保護ダイオードおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590500A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7218910B2 (en) | 2001-07-26 | 2007-05-15 | Sharp Kabushiki Kaisha | High impedance circuit |
-
1991
- 1991-09-30 JP JP25109091A patent/JPH0590500A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7218910B2 (en) | 2001-07-26 | 2007-05-15 | Sharp Kabushiki Kaisha | High impedance circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369427B1 (en) | Integrated circuitry, interface circuit of an integrated circuit device, and cascode circuitry | |
| US5274524A (en) | Programmable protection circuit and its monolithic manufacturing | |
| JPH04322468A (ja) | 過電圧保護回路 | |
| JP2576433B2 (ja) | 半導体装置用保護回路 | |
| EP1046193A1 (en) | An integrated circuit provided with esd protection means | |
| US4189739A (en) | Semiconductor overload protection structure | |
| US4884161A (en) | Integrated circuit voltage regulator with transient protection | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| US4260910A (en) | Integrated circuits with built-in power supply protection | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JPH0590500A (ja) | 保護ダイオードおよび半導体装置 | |
| JP4457620B2 (ja) | 静電破壊保護回路 | |
| JPS59189665A (ja) | 半導体装置 | |
| JP2599037B2 (ja) | 半導体集積回路 | |
| JPH0770707B2 (ja) | Ｃｍｏｓ入力保護回路 | |
| JPS6348190B2 (ja) | ||
| JPH0454976B2 (ja) | ||
| JPS6355871B2 (ja) | ||
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JPH01186664A (ja) | 入力回路 | |
| JP2001168283A (ja) | サージ保護装置 | |
| JP3637175B2 (ja) | 半導体装置 | |
| JP2585633B2 (ja) | 半導体装置 | |
| JPH0211020B2 (ja) |