JPH0590488A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0590488A JPH0590488A JP24867191A JP24867191A JPH0590488A JP H0590488 A JPH0590488 A JP H0590488A JP 24867191 A JP24867191 A JP 24867191A JP 24867191 A JP24867191 A JP 24867191A JP H0590488 A JPH0590488 A JP H0590488A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- electrode
- block
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体基板上に形成するコンデンサの容量電極
の表面積を増加して、コンデンサの小型化を実現させ
る。 【構成】半導体基板上に設ける第１の容量電極をエッチ
ング速度の異なる２種類の多結晶シリコン膜を交互に積
層して形成した積層ブロックで構成し、このブロックの
表面をエッチングして側壁に襞状凹凸を形成し、表面積
を増加させ、窒化シリコン膜８を介して第２の容量電極
となるＰ型多結晶シリコン膜９を対向させて形成する。
の表面積を増加して、コンデンサの小型化を実現させ
る。 【構成】半導体基板上に設ける第１の容量電極をエッチ
ング速度の異なる２種類の多結晶シリコン膜を交互に積
層して形成した積層ブロックで構成し、このブロックの
表面をエッチングして側壁に襞状凹凸を形成し、表面積
を増加させ、窒化シリコン膜８を介して第２の容量電極
となるＰ型多結晶シリコン膜９を対向させて形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に半導体基板上に形成されたコンデンサ
に関する。
方法に関し、特に半導体基板上に形成されたコンデンサ
に関する。
【０００２】
【従来の技術】従来の半導体装置は図４（ａ），（ｂ）
に示すように、シリコン基板１上に設けた酸化シリコン
膜２の上に選択的に設けて第１の容量電極の引出し部と
なるＰ型多結晶シリコン膜３と、Ｐ型多結晶シリコン膜
３を含む表面に設けてコンタクト用開口部５を有する酸
化シリコン膜４と、開口部５の多結晶シリコン膜３と接
続して酸化シリコン膜４上に設けた第１の容量電極１１
と、第１の容量電極を含む表面に設けて容量絶縁膜とな
る窒化シリコン膜８と、窒化シリコン膜８を介して第１
の容量電極１１と対向させて設けた第２の容量電極１２
とを有してコンデンサを構成していた。
に示すように、シリコン基板１上に設けた酸化シリコン
膜２の上に選択的に設けて第１の容量電極の引出し部と
なるＰ型多結晶シリコン膜３と、Ｐ型多結晶シリコン膜
３を含む表面に設けてコンタクト用開口部５を有する酸
化シリコン膜４と、開口部５の多結晶シリコン膜３と接
続して酸化シリコン膜４上に設けた第１の容量電極１１
と、第１の容量電極を含む表面に設けて容量絶縁膜とな
る窒化シリコン膜８と、窒化シリコン膜８を介して第１
の容量電極１１と対向させて設けた第２の容量電極１２
とを有してコンデンサを構成していた。
【０００３】ここで、第１の容量電極１１はシリコン基
板１に対してほぼ垂直な側壁を有しており、この側壁お
よび上面が容量電極の有効部分となっていた。
板１に対してほぼ垂直な側壁を有しており、この側壁お
よび上面が容量電極の有効部分となっていた。
【０００４】
【発明が解決しようとする課題】半導体装置の高集積化
が進み、半導体装置上のコンデンサも小型化する必要が
あるが、コンデンサの容量値は容量電極の表面積に比例
するため、上述した従来の半導体装置では、コンデンサ
を小型化すると必要とする容量値が得られなくなり、集
積度を上げることができないという問題点があった。
が進み、半導体装置上のコンデンサも小型化する必要が
あるが、コンデンサの容量値は容量電極の表面積に比例
するため、上述した従来の半導体装置では、コンデンサ
を小型化すると必要とする容量値が得られなくなり、集
積度を上げることができないという問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上にエッチング速度の異なる多結晶シリコン
膜を交互に順次積層した積層ブロックの側壁に設けた襞
状凹凸を有する第１の容量電極と、前記第１の容量電極
を含む表面に設けた容量絶縁膜と、前記容量絶縁膜を介
して前記第１の容量電極と対向させて設けた第２の容量
電極とを備えている。
半導体基板上にエッチング速度の異なる多結晶シリコン
膜を交互に順次積層した積層ブロックの側壁に設けた襞
状凹凸を有する第１の容量電極と、前記第１の容量電極
を含む表面に設けた容量絶縁膜と、前記容量絶縁膜を介
して前記第１の容量電極と対向させて設けた第２の容量
電極とを備えている。
【０００６】本発明の半導体装置の製造方法は、半導体
基板上に濃度の異なる不純物又は種類の異なる不純物を
含む２種類の多結晶シリコン膜を交互に順次積層して設
けた後選択的に異方性エッチングして積層構造のブロッ
クを形成する工程と、前記ブロックの表面を前記２種類
の多結晶シリコン膜に対して互にエッチング速度の異な
るエチング液により薄くエッチングして前記ブロックの
側壁に襞状の凹凸を設けた第１の容量電極を形成する工
程と、前記第１の容量電極を含む表面に容量絶縁膜を形
成する工程と、前記容量絶縁膜の表面に不純物を含む多
結晶シリコン膜を堆積してパターニングし前記容量絶縁
膜を介して第１の容量電極と対向させた第２の容量電極
を形成する工程とを含んで構成される。
基板上に濃度の異なる不純物又は種類の異なる不純物を
含む２種類の多結晶シリコン膜を交互に順次積層して設
けた後選択的に異方性エッチングして積層構造のブロッ
クを形成する工程と、前記ブロックの表面を前記２種類
の多結晶シリコン膜に対して互にエッチング速度の異な
るエチング液により薄くエッチングして前記ブロックの
側壁に襞状の凹凸を設けた第１の容量電極を形成する工
程と、前記第１の容量電極を含む表面に容量絶縁膜を形
成する工程と、前記容量絶縁膜の表面に不純物を含む多
結晶シリコン膜を堆積してパターニングし前記容量絶縁
膜を介して第１の容量電極と対向させた第２の容量電極
を形成する工程とを含んで構成される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ）〜（ｃ）及び図２は本発明の第
１の実施例の製造方法を説明するための工程順に示した
半導体チップの断面図である。
１の実施例の製造方法を説明するための工程順に示した
半導体チップの断面図である。
【０００９】まず、図１（ａ）に示すように、シリコン
基板１の上に酸化シリコン膜２を０．２μｍの厚さに形
成し、酸化シリコン膜２の上にＰ型多結晶シリコン膜３
を０．２μｍの厚さに堆積し、選択的に酸化して第１の
容量電極の引出部を形成する。次に、Ｐ型多結晶シリコ
ン膜３を含む表面に酸化シリコン膜４を５０ｎｍの厚さ
に堆積してＰ型多結晶シリコン膜３の上を選択的に開口
し、コンタクト用の開口部５を形成する。
基板１の上に酸化シリコン膜２を０．２μｍの厚さに形
成し、酸化シリコン膜２の上にＰ型多結晶シリコン膜３
を０．２μｍの厚さに堆積し、選択的に酸化して第１の
容量電極の引出部を形成する。次に、Ｐ型多結晶シリコ
ン膜３を含む表面に酸化シリコン膜４を５０ｎｍの厚さ
に堆積してＰ型多結晶シリコン膜３の上を選択的に開口
し、コンタクト用の開口部５を形成する。
【００１０】次に、図１（ｂ）に示すように、開口部５
を含む表面にホウ素を１×１０21ｃｍ-3含む厚さ０．１
μｍのＰ+ 型多結晶シリコン膜６及びホウ素を１×１０
17ｃｍ-3含む厚さ０．１μｍのＰ- 型多結晶シリコン膜
７を交互に順次積層して最上層に厚さ０．１５μｍのＰ
+ 型多結晶シリコン膜６を形成し、選択的に順次エッチ
ングして開口部５のＰ型多結晶シリコン膜３と接続する
Ｐ+ 型多結晶シリコン膜６及びＰ- 型多結晶シリコン膜
７の積層ブロックを形成する。
を含む表面にホウ素を１×１０21ｃｍ-3含む厚さ０．１
μｍのＰ+ 型多結晶シリコン膜６及びホウ素を１×１０
17ｃｍ-3含む厚さ０．１μｍのＰ- 型多結晶シリコン膜
７を交互に順次積層して最上層に厚さ０．１５μｍのＰ
+ 型多結晶シリコン膜６を形成し、選択的に順次エッチ
ングして開口部５のＰ型多結晶シリコン膜３と接続する
Ｐ+ 型多結晶シリコン膜６及びＰ- 型多結晶シリコン膜
７の積層ブロックを形成する。
【００１１】次に、図１（ｃ）に示すように、苛性カリ
（ＫＯＨ）溶液又はヒドラジン溶液で積層ブロックの表
面をエッチングし、多結晶シリコン膜に含まれるホウ素
の濃度が高いほど、これらのエッチング液によるエッチ
ング速度が小さくなるという性質を利用して積層ブロッ
クの側壁のＰ- 型多結晶シリコン膜７を深くエッチング
して襞状の凹凸を設け、第１の容量電極を形成する。こ
こで、表面に凹凸を設けた積層ブロックにホウ素を追加
して拡散させても良く、第１の容量電極の抵抗を低減で
きる利点がある。また、不純物の濃度を変える代りに不
純物の種類（例えばホウ素とリン）の異なる多結晶シリ
コン膜を積層しても良い。
（ＫＯＨ）溶液又はヒドラジン溶液で積層ブロックの表
面をエッチングし、多結晶シリコン膜に含まれるホウ素
の濃度が高いほど、これらのエッチング液によるエッチ
ング速度が小さくなるという性質を利用して積層ブロッ
クの側壁のＰ- 型多結晶シリコン膜７を深くエッチング
して襞状の凹凸を設け、第１の容量電極を形成する。こ
こで、表面に凹凸を設けた積層ブロックにホウ素を追加
して拡散させても良く、第１の容量電極の抵抗を低減で
きる利点がある。また、不純物の濃度を変える代りに不
純物の種類（例えばホウ素とリン）の異なる多結晶シリ
コン膜を積層しても良い。
【００１２】次に、図２に示すように、減圧化学的気相
成長（ＬＰＣＶＤ）法により積層ブロックを含む表面に
窒化シリコン膜８を１０ｎｍの厚さに堆積し、容量絶縁
膜を形成する。次に、窒化シリコン膜８の上にＰ型多結
晶シリコン膜９を０．２５μｍの厚さに堆積してパター
ニングし、第２の容量電極を形成する。次に、窒化シリ
コン膜８及び酸化シリコン膜４を選択的に順次エッチン
グして第１の容量電極引出用の開口部１０を形成する。
成長（ＬＰＣＶＤ）法により積層ブロックを含む表面に
窒化シリコン膜８を１０ｎｍの厚さに堆積し、容量絶縁
膜を形成する。次に、窒化シリコン膜８の上にＰ型多結
晶シリコン膜９を０．２５μｍの厚さに堆積してパター
ニングし、第２の容量電極を形成する。次に、窒化シリ
コン膜８及び酸化シリコン膜４を選択的に順次エッチン
グして第１の容量電極引出用の開口部１０を形成する。
【００１３】図３は本発明の第２の実施例を説明するた
めの半導体チップの断面図である。
めの半導体チップの断面図である。
【００１４】図３に示すように、第１の実施例と同様の
工程で積層ブロックを形成した後、積層ブロックの上部
より積層の途中までの穴を設けて積層ブロックの表面を
エッチングし積層ブロックの側壁及び穴の側壁に襞状凹
凸を設けた以外は第１の実施例と同様の構成を有してお
り、第１の容量電極の表面積が更に増加するためコンデ
ンサの容量を増加できる利点がある。
工程で積層ブロックを形成した後、積層ブロックの上部
より積層の途中までの穴を設けて積層ブロックの表面を
エッチングし積層ブロックの側壁及び穴の側壁に襞状凹
凸を設けた以外は第１の実施例と同様の構成を有してお
り、第１の容量電極の表面積が更に増加するためコンデ
ンサの容量を増加できる利点がある。
【００１５】
【発明の効果】以上説明したように本発明は、容量電極
の側壁に襞状の凹凸を設けることにより、表面積を増加
させることができ、これによりコンデンサの容量を増加
させて実質的にコンデンサを小型化でき、半導体装置の
集積度を向上させることができるという効果を有する。
の側壁に襞状の凹凸を設けることにより、表面積を増加
させることができ、これによりコンデンサの容量を増加
させて実質的にコンデンサを小型化でき、半導体装置の
集積度を向上させることができるという効果を有する。
【図１】本発明の第１の実施例の製造方法を説明するた
めの工程順に示した半導体チップの断面図。
めの工程順に示した半導体チップの断面図。
【図２】本発明の第１の実施例の製造方法を説明するた
めの工程順に示した半導体チップの断面図。
めの工程順に示した半導体チップの断面図。
【図３】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図４】従来の半導体装置の一例を示す半導体チップの
平面図及びＡ−Ａ′線断面図。
平面図及びＡ−Ａ′線断面図。
１ シリコン基板 ２，４ 酸化シリコン膜 ３，９ Ｐ型多結晶シリコン膜 ５，１０ 開口部 ６ Ｐ+ 型多結晶シリコン膜 ７ Ｐ- 型多結晶シリコン膜 ８ 窒化シリコン膜 １１，１２ 容量電極
Claims (2)
- 【請求項１】 半導体基板上にエッチング速度の異なる
多結晶シリコン膜を交互に順次積層した積層ブロックの
側壁に設けた襞状凹凸を有する第１の容量電極と、前記
第１の容量電極を含む表面に設けた容量絶縁膜と、前記
容量絶縁膜を介して前記第１の容量電極と対向させて設
けた第２の容量電極とを備えたことを特徴とする半導体
装置。 - 【請求項２】 半導体基板上に濃度の異なる不純物又は
種類の異なる不純物を含む２種類の多結晶シリコン膜を
交互に順次積層して設けた後選択的に異方性エッチング
して積層構造のブロックを形成する工程と、前記ブロッ
クの表面を前記２種類の多結晶シリコン膜に対して互に
エッチング速度の異なるエチング液により薄くエッチン
グして前記ブロックの側壁に襞状の凹凸を設けた第１の
容量電極を形成する工程と、前記第１の容量電極を含む
表面に容量絶縁膜を形成する工程と、前記容量絶縁膜の
表面に不純物を含む多結晶シリコン膜を堆積してパター
ニングし前記容量絶縁膜を介して第１の容量電極と対向
させた第２の容量電極を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248671A JP3008599B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248671A JP3008599B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590488A true JPH0590488A (ja) | 1993-04-09 |
| JP3008599B2 JP3008599B2 (ja) | 2000-02-14 |
Family
ID=17181607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248671A Expired - Lifetime JP3008599B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008599B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240242A (ja) * | 1994-02-25 | 1995-09-12 | Shiyouichi Kinzoku Kk | 避雷器用接地棒 |
| JPH08204145A (ja) * | 1995-01-25 | 1996-08-09 | Nec Corp | 半導体装置の製造方法 |
| US9391176B2 (en) * | 2014-10-23 | 2016-07-12 | Globalfoundries Inc. | Multi-gate FETs having corrugated semiconductor stacks and method of forming the same |
-
1991
- 1991-09-27 JP JP3248671A patent/JP3008599B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240242A (ja) * | 1994-02-25 | 1995-09-12 | Shiyouichi Kinzoku Kk | 避雷器用接地棒 |
| JPH08204145A (ja) * | 1995-01-25 | 1996-08-09 | Nec Corp | 半導体装置の製造方法 |
| US9391176B2 (en) * | 2014-10-23 | 2016-07-12 | Globalfoundries Inc. | Multi-gate FETs having corrugated semiconductor stacks and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3008599B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886280B2 (ja) | 半導体記憶装置の製造方法 | |
| KR970007220B1 (ko) | 적층형 콘덴서 및 그 제조방법 | |
| JP3288805B2 (ja) | キャパシタの製造方法 | |
| JPH0590488A (ja) | 半導体装置及びその製造方法 | |
| JPH06216318A (ja) | 半導体メモリセルのキャパシタ電極製造方法 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| JPH01270343A (ja) | 半導体装置の製造方法 | |
| JPH02281650A (ja) | 半導体装置およびその製造方法 | |
| JPS59188963A (ja) | 半導体装置 | |
| JPH06120445A (ja) | 半導体装置の製造方法 | |
| JPH05190767A (ja) | 半導体装置 | |
| JPH0228968A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH04264766A (ja) | 半導体装置の製造方法 | |
| KR100266020B1 (ko) | 캐패시터및그의형성방법 | |
| JPH05304267A (ja) | 半導体集積回路装置の製造方法 | |
| JP2762827B2 (ja) | 半導体装置 | |
| KR100192927B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JP3104262B2 (ja) | 半導体装置およびその製造方法 | |
| KR0139836B1 (ko) | 디램의 저장전극 제조방법 | |
| JPH1012839A (ja) | 半導体装置およびその製造方法 | |
| KR100265992B1 (ko) | 반도체 장치의 캐패시터 전극 제조방법 | |
| JPH04216666A (ja) | 半導体装置及びその製造方法 | |
| KR970018576A (ko) | 요철구조의 반도체 커패시터 및 그 제조방법 | |
| JPH1140762A (ja) | 半導体装置の製造方法 | |
| KR950030335A (ko) | 반도체소자의 저장전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |