JPH0590295A - 絶縁型電界効果トランジスタの製造方法 - Google Patents
絶縁型電界効果トランジスタの製造方法Info
- Publication number
- JPH0590295A JPH0590295A JP27629591A JP27629591A JPH0590295A JP H0590295 A JPH0590295 A JP H0590295A JP 27629591 A JP27629591 A JP 27629591A JP 27629591 A JP27629591 A JP 27629591A JP H0590295 A JPH0590295 A JP H0590295A
- Authority
- JP
- Japan
- Prior art keywords
- type
- gate
- polysilicon
- source
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ツェナーダイオードの高濃度層が十分に活性
化され、ゲート漏れ電流を防止し、安定したツェナーダ
イオードを有するＰチャネル絶縁型電界効果トランジス
タの製造方法を提供すること。 【構成】 従来、ソース形成と同時に行っていた高濃度
Ｐ型ポリシリコンの形成をバックゲートの熱処理と同時
に行う方法であり、図１工程Ｄに示すように、バックゲ
ート７にＮ型不純物のイオン注入を行い、更に、ツェナ
ーの一部にＰ型不純物のイオン注入を行い、熱処理を行
ってバックゲート７及び高濃度Ｐ型ポリシリコン１０を
同時に形成し、その後、図１工程Ｅに示すように、ソー
ス９及びＰ型ゲートポリシリコン１１を形成すること。
化され、ゲート漏れ電流を防止し、安定したツェナーダ
イオードを有するＰチャネル絶縁型電界効果トランジス
タの製造方法を提供すること。 【構成】 従来、ソース形成と同時に行っていた高濃度
Ｐ型ポリシリコンの形成をバックゲートの熱処理と同時
に行う方法であり、図１工程Ｄに示すように、バックゲ
ート７にＮ型不純物のイオン注入を行い、更に、ツェナ
ーの一部にＰ型不純物のイオン注入を行い、熱処理を行
ってバックゲート７及び高濃度Ｐ型ポリシリコン１０を
同時に形成し、その後、図１工程Ｅに示すように、ソー
ス９及びＰ型ゲートポリシリコン１１を形成すること。
Description
【０００１】
【産業上の利用分野】本発明は、ゲート・ソース間にツ
ェナーダイオードを有するＰチャネル絶縁型電界効果ト
ランジスタの製造方法に関し、特に、ツェナーダイオー
ドの高濃度層が十分活性化される上記絶縁型電界効果ト
ランジスタの製造方法に関する。
ェナーダイオードを有するＰチャネル絶縁型電界効果ト
ランジスタの製造方法に関し、特に、ツェナーダイオー
ドの高濃度層が十分活性化される上記絶縁型電界効果ト
ランジスタの製造方法に関する。
【０００２】
【従来の技術】従来のこの種Ｐチャネル絶縁型電界効果
トランジスタの製造方法を図３に基づいて説明する。図
３は、その従来法を製造工程順に示した断面図であっ
て、この方法は、Ｐ型エピ１上に酸化膜３を形成し、こ
の酸化膜３をエッチングしてＮ型ウエル２を形成させた
後（工程Ａ）、ゲート酸化膜３、ゲートポリシリコン４
の形成を行い、ゲートポリシリコン４をマスクとしてＮ
型ベース５領域を形成する。このとき、ツェナーの低濃
度Ｎ型ポリシリコン６も同時に形成する（工程Ｂ）。
トランジスタの製造方法を図３に基づいて説明する。図
３は、その従来法を製造工程順に示した断面図であっ
て、この方法は、Ｐ型エピ１上に酸化膜３を形成し、こ
の酸化膜３をエッチングしてＮ型ウエル２を形成させた
後（工程Ａ）、ゲート酸化膜３、ゲートポリシリコン４
の形成を行い、ゲートポリシリコン４をマスクとしてＮ
型ベース５領域を形成する。このとき、ツェナーの低濃
度Ｎ型ポリシリコン６も同時に形成する（工程Ｂ）。
【０００３】次に、バックゲート７を形成した後（工程
Ｃ）、ソース９の形成と同時にツェナーの高濃度Ｐ型ポ
リシリコン１０層の形成を行い（工程Ｄ）、ゲート・ソ
ース間にツェナーダイオードを有するＰチャネル絶縁型
電界効果トランジスタを得ている（工程Ｅ）。なお、図
３において、８はレジスト、１０は高濃度Ｐ型ポリシリ
コン、１１はＰ型ゲートポリシリコン、１２はゲート電
極、１３は層間絶縁膜、１４はソース電極である。
Ｃ）、ソース９の形成と同時にツェナーの高濃度Ｐ型ポ
リシリコン１０層の形成を行い（工程Ｄ）、ゲート・ソ
ース間にツェナーダイオードを有するＰチャネル絶縁型
電界効果トランジスタを得ている（工程Ｅ）。なお、図
３において、８はレジスト、１０は高濃度Ｐ型ポリシリ
コン、１１はＰ型ゲートポリシリコン、１２はゲート電
極、１３は層間絶縁膜、１４はソース電極である。
【０００４】即ち、従来法では、Ｎ型ウエル２を形成
後、ゲート酸化膜３、ゲートポリシリコン４の形成を行
い、ゲートポリシリコン４をマスクとしてＮ型ベース５
の形成、ソース９の形成を行っている。また、ソース形
成後の熱処理を低温化するため、バックゲート７の形成
をソース９の形成前に行っている。そして、ツェナーダ
イオードの形成については、Ｎ型ベース５の形成を行う
際、同時に低濃度Ｎ型ポリシリコン６を形成し、その
後、ソース９の形成と同時に高濃度Ｐ型ポリシリコン１
０の形成を行っている。
後、ゲート酸化膜３、ゲートポリシリコン４の形成を行
い、ゲートポリシリコン４をマスクとしてＮ型ベース５
の形成、ソース９の形成を行っている。また、ソース形
成後の熱処理を低温化するため、バックゲート７の形成
をソース９の形成前に行っている。そして、ツェナーダ
イオードの形成については、Ｎ型ベース５の形成を行う
際、同時に低濃度Ｎ型ポリシリコン６を形成し、その
後、ソース９の形成と同時に高濃度Ｐ型ポリシリコン１
０の形成を行っている。
【０００５】
【発明が解決しようとする課題】ところで、従来法で
は、前記したとおり、ソース９の形成と同時にツェナー
の高濃度層の形成を行っているが、ゲートポリシリコン
４をＰ型とした場合、例えばＰ型不純物としてボロンを
使用したとき、このボロンの突き抜けを防止するため、
850℃程度の熱処理でソース９の形成を行う必要があ
る。このため、従来法では、ツェナーダイオードの高濃
度が十分に活性化されない欠点を有し、ゲート漏れ電流
が増大するという問題点を有している。
は、前記したとおり、ソース９の形成と同時にツェナー
の高濃度層の形成を行っているが、ゲートポリシリコン
４をＰ型とした場合、例えばＰ型不純物としてボロンを
使用したとき、このボロンの突き抜けを防止するため、
850℃程度の熱処理でソース９の形成を行う必要があ
る。このため、従来法では、ツェナーダイオードの高濃
度が十分に活性化されない欠点を有し、ゲート漏れ電流
が増大するという問題点を有している。
【０００６】そこで、本発明は、上記欠点、問題点を解
消する絶縁型電界効果トランジスタの製造方法を提供す
ることを目的とし、詳細には、ツェナーダイオードの高
濃度層が十分に活性化され、ゲート漏れ電流を防止し、
安定したツェナーダイオードを有するＰチャネル絶縁型
電界効果トランジスタの製造方法を提供することを目的
とする。
消する絶縁型電界効果トランジスタの製造方法を提供す
ることを目的とし、詳細には、ツェナーダイオードの高
濃度層が十分に活性化され、ゲート漏れ電流を防止し、
安定したツェナーダイオードを有するＰチャネル絶縁型
電界効果トランジスタの製造方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】そして、本発明は、ツェ
ナーダイオードの高濃度層が十分に活性化されるように
するため、この活性化をバックゲートの熱処理と同時に
行うことを特徴とするものである。即ち、本発明は、バ
ックゲート形成をソース形成の前に行い、ゲート・ソー
ス間にツェナーダイオードを有するＰチャネル絶縁型電
界効果トランジスタの製造方法において、ツェナーダイ
オードの高濃度層の活性化を前記バックゲートの熱処理
と同時に行うことを特徴とする絶縁型電界効果トランジ
スタの製造方法である。
ナーダイオードの高濃度層が十分に活性化されるように
するため、この活性化をバックゲートの熱処理と同時に
行うことを特徴とするものである。即ち、本発明は、バ
ックゲート形成をソース形成の前に行い、ゲート・ソー
ス間にツェナーダイオードを有するＰチャネル絶縁型電
界効果トランジスタの製造方法において、ツェナーダイ
オードの高濃度層の活性化を前記バックゲートの熱処理
と同時に行うことを特徴とする絶縁型電界効果トランジ
スタの製造方法である。
【０００８】以下、本発明を詳細に説明すると、本発明
は、ゲートポリシリコンがＰ型でソース形成時にゲート
ポリシリコンへのＰ型不純物の導入を同時に行い、か
つ、バックゲート形成をソース形成の前に行う方法であ
って、バックゲート部にＮ型不純物のイオン注入を行
い、更に、ツェナーの一部にＰ型不純物のイオン注入を
行い、そして、バックゲート部と同時に高温での熱処理
を行うことにより高濃度Ｐ型ポリシリコン層の活性化を
行う。次に、ソース部、ゲートポリシリ部へのＰ型不純
物のイオン注入及び低温での熱処理を行い、ソース及び
Ｐ型ポリシリゲートの形成を行うものである。本発明の
上記した方法によれば、高濃度Ｐ型ポリシリコンにおけ
る熱処理を従来法よりも高温度で行うことができ、この
ため、ツェナーダイオードの高濃度層が十分に活性化さ
れる作用が生ずる。
は、ゲートポリシリコンがＰ型でソース形成時にゲート
ポリシリコンへのＰ型不純物の導入を同時に行い、か
つ、バックゲート形成をソース形成の前に行う方法であ
って、バックゲート部にＮ型不純物のイオン注入を行
い、更に、ツェナーの一部にＰ型不純物のイオン注入を
行い、そして、バックゲート部と同時に高温での熱処理
を行うことにより高濃度Ｐ型ポリシリコン層の活性化を
行う。次に、ソース部、ゲートポリシリ部へのＰ型不純
物のイオン注入及び低温での熱処理を行い、ソース及び
Ｐ型ポリシリゲートの形成を行うものである。本発明の
上記した方法によれば、高濃度Ｐ型ポリシリコンにおけ
る熱処理を従来法よりも高温度で行うことができ、この
ため、ツェナーダイオードの高濃度層が十分に活性化さ
れる作用が生ずる。
【０００９】
【実施例】次に、本発明の実施例を図１及び図２に基づ
いて詳細に説明する。 （実施例１）図１は、本発明の一実施例を示す製造工程
順の断面図であって、まず、Ｐ型エピ１上に酸化膜３を
形成し、ホトリソグラフィ技術により酸化膜３をエッチ
ングしてＮ型ウエル２を形成し（工程Ａ）、次に、全体
を酸化膜３で覆い、更に、ポリシリコン４を成長させる
（工程Ｂ）。そして、この酸化膜３とポリシリコン４と
をホトリソグラフィによってエッチングした後、Ｎ型ベ
ース５領域を形成する。このとき、ツェナーの低濃度Ｎ
型ポリシリコン６も同時に形成する（工程Ｃ）。
いて詳細に説明する。 （実施例１）図１は、本発明の一実施例を示す製造工程
順の断面図であって、まず、Ｐ型エピ１上に酸化膜３を
形成し、ホトリソグラフィ技術により酸化膜３をエッチ
ングしてＮ型ウエル２を形成し（工程Ａ）、次に、全体
を酸化膜３で覆い、更に、ポリシリコン４を成長させる
（工程Ｂ）。そして、この酸化膜３とポリシリコン４と
をホトリソグラフィによってエッチングした後、Ｎ型ベ
ース５領域を形成する。このとき、ツェナーの低濃度Ｎ
型ポリシリコン６も同時に形成する（工程Ｃ）。
【００１０】次に、バックゲート７にＮ型不純物のイオ
ン注入を行い、更に、ツェナーの一部にＰ型不純物のイ
オン注入を行い、900〜1000℃で熱処理を行ってバック
ゲート７及び高濃度Ｐ型ポリシリコン１０を形成する
（工程Ｄ）。その後、ホトレジスト技術を用いてソース
９及びＰ型ゲートポリシリコン１１を形成し（工程
Ｅ）、次に、層間絶縁膜１３、ゲート電極１２及びソー
ス電極１４を形成する（工程Ｆ）。なお、工程Ｄ及び工
程Ｅにおいて、８はレジストである。
ン注入を行い、更に、ツェナーの一部にＰ型不純物のイ
オン注入を行い、900〜1000℃で熱処理を行ってバック
ゲート７及び高濃度Ｐ型ポリシリコン１０を形成する
（工程Ｄ）。その後、ホトレジスト技術を用いてソース
９及びＰ型ゲートポリシリコン１１を形成し（工程
Ｅ）、次に、層間絶縁膜１３、ゲート電極１２及びソー
ス電極１４を形成する（工程Ｆ）。なお、工程Ｄ及び工
程Ｅにおいて、８はレジストである。
【００１１】（実施例２）図２は、本発明の他の実施例
を示す製造工程順の断面図であって、この実施例２で
は、上記実施例１のうち、バックゲート形成をイオン注
入から熱ガス拡散としているものである点で相違する。
このため、図２の工程Ａに示すように、Ｎ型ベース５の
形成後、まず、選択的に低濃度ポリシリコン６中にＰ型
不純物のイオン注入を行い、その後、図２の工程Ｂに示
すように、ホトレジスト技術によりバックゲート７部を
開け、熱ガス拡散によりバックゲート７の形成と高濃度
Ｐ型ポリシリコン１０の活性化とを同時に行うものであ
る。
を示す製造工程順の断面図であって、この実施例２で
は、上記実施例１のうち、バックゲート形成をイオン注
入から熱ガス拡散としているものである点で相違する。
このため、図２の工程Ａに示すように、Ｎ型ベース５の
形成後、まず、選択的に低濃度ポリシリコン６中にＰ型
不純物のイオン注入を行い、その後、図２の工程Ｂに示
すように、ホトレジスト技術によりバックゲート７部を
開け、熱ガス拡散によりバックゲート７の形成と高濃度
Ｐ型ポリシリコン１０の活性化とを同時に行うものであ
る。
【００１２】
【発明の効果】本発明は、以上詳記したとおり、ツェナ
ーダイオードの高濃度層の活性化をバックゲートの熱処
理と同時に行うことを特徴とするものであり、これによ
って、ツェナーダイオードの高濃度層が十分に活性化さ
れ、ゲート漏れ電流を防止し、安定したツェナーダイオ
ードが得られる効果が生ずる。
ーダイオードの高濃度層の活性化をバックゲートの熱処
理と同時に行うことを特徴とするものであり、これによ
って、ツェナーダイオードの高濃度層が十分に活性化さ
れ、ゲート漏れ電流を防止し、安定したツェナーダイオ
ードが得られる効果が生ずる。
【図１】本発明の一実施例を示す製造工程順断面図であ
る。
る。
【図２】本発明の他の実施例を示す製造工程順断面図で
ある。
ある。
【図３】従来法を示す製造工程順断面図である。
１ Ｐ型エピ ２ Ｎ型ウエル ３ 酸化膜 ４ ポリシリコン ５ Ｎ型ベース ６ 低濃度Ｎ型ポリシリコン ７ バックゲート ８ レジスト ９ ソース １０ 高濃度Ｐ型ポリシリコン １１ Ｐ型ゲートポリシリコン １２ ゲート電極 １３ 層間絶縁膜 １４ ソース電極
Claims (1)
- 【請求項１】 バックゲート形成をソース形成の前に行
い、ゲート・ソース間にツェナーダイオードを有するＰ
チャネル絶縁型電界効果トランジスタの製造方法におい
て、ツェナーダイオードの高濃度層の活性化を前記バッ
クゲートの熱処理と同時に行うことを特徴とする絶縁型
電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276295A JP2988067B2 (ja) | 1991-09-30 | 1991-09-30 | 絶縁型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276295A JP2988067B2 (ja) | 1991-09-30 | 1991-09-30 | 絶縁型電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590295A true JPH0590295A (ja) | 1993-04-09 |
| JP2988067B2 JP2988067B2 (ja) | 1999-12-06 |
Family
ID=17567461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276295A Expired - Fee Related JP2988067B2 (ja) | 1991-09-30 | 1991-09-30 | 絶縁型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988067B2 (ja) |
-
1991
- 1991-09-30 JP JP3276295A patent/JP2988067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2988067B2 (ja) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212836A (ja) | 半導体装置の製造方法 | |
| JP5076098B2 (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| JPH09213934A (ja) | 電力半導体装置及びその製造方法 | |
| JPH09298167A (ja) | 半導体デバイスの三重ウェル形成方法 | |
| JP2727552B2 (ja) | 半導体装置の製造方法 | |
| JPH0590295A (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JP2900698B2 (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JPH02189965A (ja) | 半導体装置の製造方法 | |
| JPH0377377A (ja) | 半導体装置の製造方法 | |
| JPH06216379A (ja) | 半導体装置及びその製造方法 | |
| JPH07202191A (ja) | 縦型パワーｍｏｓ半導体装置とその製造方法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JP2915040B2 (ja) | 半導体装置の製造方法 | |
| JPH1065154A (ja) | 半導体装置及びその製造方法 | |
| JPH04312925A (ja) | 半導体装置 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH09293798A (ja) | 半導体集積回路装置 | |
| JPS6281051A (ja) | 半導体装置とその製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61251172A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04297039A (ja) | 半導体素子の製造方法 | |
| JPH03278568A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091008 |
|
| LAPS | Cancellation because of no payment of annual fees |