JPH0590028A - インダクタンス素子およびトランス - Google Patents
インダクタンス素子およびトランスInfo
- Publication number
- JPH0590028A JPH0590028A JP25205291A JP25205291A JPH0590028A JP H0590028 A JPH0590028 A JP H0590028A JP 25205291 A JP25205291 A JP 25205291A JP 25205291 A JP25205291 A JP 25205291A JP H0590028 A JPH0590028 A JP H0590028A
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- insertion hole
- integrated circuit
- inductor pattern
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】 （修正有）
【目的】インダクタンスまたは結合係数を高めると共
に、軽薄短小化を進めて高密度実装を図る。 【構成】混成集積回路基板３１上に、導体により渦巻状
のインダクタパターン３２を形成する。このインダクタ
パターン３２の渦巻中心部において、混成集積回路基板
３１に挿入孔を穿設し、この挿入孔内にフェライトコア
３７を挿入する。
に、軽薄短小化を進めて高密度実装を図る。 【構成】混成集積回路基板３１上に、導体により渦巻状
のインダクタパターン３２を形成する。このインダクタ
パターン３２の渦巻中心部において、混成集積回路基板
３１に挿入孔を穿設し、この挿入孔内にフェライトコア
３７を挿入する。
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路基板上に
厚膜や薄膜等により形成されるインダクタンス素子およ
びトランスに係り、特に、インダクタンスと結合係数の
向上とを図ったインダクタンス素子およびトランスに関
する。
厚膜や薄膜等により形成されるインダクタンス素子およ
びトランスに係り、特に、インダクタンスと結合係数の
向上とを図ったインダクタンス素子およびトランスに関
する。
【０００２】
【従来の技術】近年は、情報の高度化ないし情報量の増
加に伴い、信号周波数帯域も高域化され、例えば移動体
無線等の分野においては、高周波集積回路が使用されつ
つある。
加に伴い、信号周波数帯域も高域化され、例えば移動体
無線等の分野においては、高周波集積回路が使用されつ
つある。
【０００３】そして、この移動体無線等の分野では軽薄
短小化が要求されているために、インダクタンス素子と
しては例えば図８に示すものが使用され、また、トラン
スとしては図９、図１０に示すものが採用されている。
短小化が要求されているために、インダクタンス素子と
しては例えば図８に示すものが使用され、また、トラン
スとしては図９、図１０に示すものが採用されている。
【０００４】このインダクタンス素子１はアルミナ等の
セラミックス製等の混成集積回路基板２の図中上面上
に、厚膜や薄膜等により、導体を渦巻状に形成して、イ
ンダクタパターン３を形成している。
セラミックス製等の混成集積回路基板２の図中上面上
に、厚膜や薄膜等により、導体を渦巻状に形成して、イ
ンダクタパターン３を形成している。
【０００５】さらに、このインダクタパターン３の渦巻
中心端３ａを、絶縁体層４上に積層された上部導体５を
介して回路パターンの接続端子６に接続している。
中心端３ａを、絶縁体層４上に積層された上部導体５を
介して回路パターンの接続端子６に接続している。
【０００６】一方、図９で示すトランス１０はフェライ
ト等の磁性体より成るＥＩコア１１に、所要線径のフォ
ルマル線１２により、一次、二次巻線を巻き、これら巻
線の各端末を各接続端子１３に巻き付けた後、半田付け
している。
ト等の磁性体より成るＥＩコア１１に、所要線径のフォ
ルマル線１２により、一次、二次巻線を巻き、これら巻
線の各端末を各接続端子１３に巻き付けた後、半田付け
している。
【０００７】また、図１０で示すトランス２０は台座２
１上に立設された合成樹脂製等の絶縁ボビン２２の外周
面上に、所要線径のフォルマル線２３により、一次、二
次巻線を巻き、これら巻線の端末を各接続端子２４に巻
き付けた後半田付けしている。
１上に立設された合成樹脂製等の絶縁ボビン２２の外周
面上に、所要線径のフォルマル線２３により、一次、二
次巻線を巻き、これら巻線の端末を各接続端子２４に巻
き付けた後半田付けしている。
【０００８】
【発明が解決しようとする課題】ところで、このような
従来の渦巻状のインダクタンス素子１を、厚膜により形
成したときのインダクタンスは次の（１）式で表わすこ
とができる。
従来の渦巻状のインダクタンス素子１を、厚膜により形
成したときのインダクタンスは次の（１）式で表わすこ
とができる。
【０００９】 Ｌ＝８５×１０-10 Ｓ1/2 Ｎ5/3 ［Ｈ］……（１） Ｓ：コイルの表面積（cm2 ） Ｎ：コイルの巻数 したがって、このインダクタンス素子１により高いイン
ダクタンスを得るためにはインダクタパターン３の巻数
（以下ターン数という）を多くしなければならない。
ダクタンスを得るためにはインダクタパターン３の巻数
（以下ターン数という）を多くしなければならない。
【００１０】しかし、ターン数を多くすることはインダ
クタパターン３の大形化を招き、軽薄短小化に反する。
クタパターン３の大形化を招き、軽薄短小化に反する。
【００１１】また、インダクタパターン３のターン数を
多くしても、インダクタンスのアップは大して見込めな
いという課題がある。
多くしても、インダクタンスのアップは大して見込めな
いという課題がある。
【００１２】一方、従来のトランス１０，２０ではＥＩ
コア１１や絶縁ボビン２２にフォルマル線３を一々巻き
付けなければならず、作業が容易でなく作業性も劣る。
コア１１や絶縁ボビン２２にフォルマル線３を一々巻き
付けなければならず、作業が容易でなく作業性も劣る。
【００１３】それに加えて、ＥＩコア１１や絶縁ボビン
２２が立脚しているので、高さも例えば約１．６mm程度
に小さくするのが限界であり、高密度実装を困難にして
いるという課題がある。
２２が立脚しているので、高さも例えば約１．６mm程度
に小さくするのが限界であり、高密度実装を困難にして
いるという課題がある。
【００１４】そこで本発明はこのような事情を考慮して
なされたもので、その目的は高インダクタンス、または
高結合係数でかつ高密度実装を図ることができるインダ
クタンス素子およびトランスを提供することにある。
なされたもので、その目的は高インダクタンス、または
高結合係数でかつ高密度実装を図ることができるインダ
クタンス素子およびトランスを提供することにある。
【００１５】
【課題を解決するための手段】本発明は前記課題を解決
するために次のように構成される。
するために次のように構成される。
【００１６】本願の請求項１に記載の発明（以下、第１
の発明という）は、混成集積回路基板上に、導体により
渦巻状のインダクタパターンを形成し、このインダクタ
パターンの渦巻中心部にて前記基板に挿入孔を穿設し、
この挿入孔内に磁性体を挿入したことを特徴とする。
の発明という）は、混成集積回路基板上に、導体により
渦巻状のインダクタパターンを形成し、このインダクタ
パターンの渦巻中心部にて前記基板に挿入孔を穿設し、
この挿入孔内に磁性体を挿入したことを特徴とする。
【００１７】また、本願の請求項２に記載の発明（以
下、第２の発明という）は、混成集積回路基板の表裏両
面に、導体により渦巻状の一次、二次インダクタパター
ンを同心状に形成し、この両インダクタパターンの渦巻
中心部にて前記基板に挿入孔を穿設し、この挿入孔内に
磁性体を挿入したことを特徴とする。
下、第２の発明という）は、混成集積回路基板の表裏両
面に、導体により渦巻状の一次、二次インダクタパター
ンを同心状に形成し、この両インダクタパターンの渦巻
中心部にて前記基板に挿入孔を穿設し、この挿入孔内に
磁性体を挿入したことを特徴とする。
【００１８】
【作用】〈第１の発明〉インダクタパターンの渦巻中心
部に磁性体を挿入するので、インダクタンスを高めるこ
とができる。
部に磁性体を挿入するので、インダクタンスを高めるこ
とができる。
【００１９】また、インダクタパターンの導体ターン数
を多くする必要がないので、軽薄短小化を図り、高密度
実装を行なうことができる。
を多くする必要がないので、軽薄短小化を図り、高密度
実装を行なうことができる。
【００２０】〈第２の発明〉一次、二次のインダクタパ
ターンの渦巻中心部に磁性体を挿入するので、一次、二
次の両インダクタパターンの結合係数を高めることがで
きる。
ターンの渦巻中心部に磁性体を挿入するので、一次、二
次の両インダクタパターンの結合係数を高めることがで
きる。
【００２１】また、本発明は混成集積回路基板に、一
次、二次インダクタパターンを厚膜や薄膜等により形成
し、従来例のＥＩコアや絶縁ボビンを使用しないので、
軽薄短小化を図ることができ、高密度実装を行なうこと
ができる。
次、二次インダクタパターンを厚膜や薄膜等により形成
し、従来例のＥＩコアや絶縁ボビンを使用しないので、
軽薄短小化を図ることができ、高密度実装を行なうこと
ができる。
【００２２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００２３】図１は第１の発明の一実施例の斜視図、図
２は図１のII−II線に沿う断面図であり、図において、
インダクタンス素子３０は、例えばセラミックス製等の
混成集積回路基板３１の上面上に、銅や金、銀、パラジ
ウム等の導体ペーストを例えば印刷し、さらに焼成して
所要形の渦巻状のインダクタパターン３２を形成する。
２は図１のII−II線に沿う断面図であり、図において、
インダクタンス素子３０は、例えばセラミックス製等の
混成集積回路基板３１の上面上に、銅や金、銀、パラジ
ウム等の導体ペーストを例えば印刷し、さらに焼成して
所要形の渦巻状のインダクタパターン３２を形成する。
【００２４】そして、インダクタパターン３２の渦巻中
心端３２ａを、これと隣り合う回路パターンの接続端子
３３に電気的に接続するために、まず、インダクタパタ
ーン３２の一部上に、その一部を径方向で横断するよう
に誘電体ペーストを印刷して焼成し、誘電体層３４を形
成する。
心端３２ａを、これと隣り合う回路パターンの接続端子
３３に電気的に接続するために、まず、インダクタパタ
ーン３２の一部上に、その一部を径方向で横断するよう
に誘電体ペーストを印刷して焼成し、誘電体層３４を形
成する。
【００２５】次に、この誘電体層３４の上面上に、銅や
金、銀、パラジウム等の導体ペーストを印刷焼成して、
上部導体層（ジャンパパターン）３５を形成し、この上
部導体層３５によりインダクタパターン３２の渦巻中心
端３２ａを回路パターンの接続端子３３に電気的に接続
している。
金、銀、パラジウム等の導体ペーストを印刷焼成して、
上部導体層（ジャンパパターン）３５を形成し、この上
部導体層３５によりインダクタパターン３２の渦巻中心
端３２ａを回路パターンの接続端子３３に電気的に接続
している。
【００２６】そして、図２に示すように、混成集積回路
基板３１に、その板厚方向に貫通する挿入孔３６を、イ
ンダクタパターン３２の渦巻中心部の空間部において穿
設する。この挿入孔３６内には例えば平頭リベット状の
磁性体より成るフェライトコア３７の軸部を密に嵌入
し、平頭部によりインダクタパターン３２の渦巻中心部
およびその周辺部を覆う。
基板３１に、その板厚方向に貫通する挿入孔３６を、イ
ンダクタパターン３２の渦巻中心部の空間部において穿
設する。この挿入孔３６内には例えば平頭リベット状の
磁性体より成るフェライトコア３７の軸部を密に嵌入
し、平頭部によりインダクタパターン３２の渦巻中心部
およびその周辺部を覆う。
【００２７】したがって本実施例によれば、インダクタ
パターン３２の渦巻中心部にフェライトコア３２を挿入
したので、空芯コイルに比して、インダクタンスを高め
ることができる。
パターン３２の渦巻中心部にフェライトコア３２を挿入
したので、空芯コイルに比して、インダクタンスを高め
ることができる。
【００２８】また、インダクタパターン３２のターン数
を多くする必要がないので、軽薄短小化を進め、高密度
実装を図ることができる。
を多くする必要がないので、軽薄短小化を進め、高密度
実装を図ることができる。
【００２９】なお、フェライトコア３７は、前記実施例
に限定されるものではなく、例えば図３に示すように、
上下一対の平頭リベット状のフェライトコア３８ａ，３
８ｂの各軸部を、混成集積回路基板３１の挿入孔３６内
に、表裏両面側から挿入してもよく、さらに図４に示す
ように平頭リベット状のフェライトコア３７を円柱状の
フェライトコア３９に置換してもよく、その形状には限
定されない。
に限定されるものではなく、例えば図３に示すように、
上下一対の平頭リベット状のフェライトコア３８ａ，３
８ｂの各軸部を、混成集積回路基板３１の挿入孔３６内
に、表裏両面側から挿入してもよく、さらに図４に示す
ように平頭リベット状のフェライトコア３７を円柱状の
フェライトコア３９に置換してもよく、その形状には限
定されない。
【００３０】また、前記実施例ではインダクタパターン
３２を厚膜により形成した場合について説明したが、本
発明はこれに限られるものではなく、例えば薄膜により
形成してもよく、その形成方法には限定されない。
３２を厚膜により形成した場合について説明したが、本
発明はこれに限られるものではなく、例えば薄膜により
形成してもよく、その形成方法には限定されない。
【００３１】図５は本願第２の発明の一実施例の斜視
図、図６は図５のVI−VI線に沿う断面図であり、図にお
いて、トランス４０は例えばセラミックス製の混成集積
回路基板４１の表裏両面（図５、図６では上下両面）に
銅や金、銀、パラジウム等の導体ペーストを渦巻状に印
刷焼成して、一次、二次のインダクタパターン４２，４
３を同心状に形成する。
図、図６は図５のVI−VI線に沿う断面図であり、図にお
いて、トランス４０は例えばセラミックス製の混成集積
回路基板４１の表裏両面（図５、図６では上下両面）に
銅や金、銀、パラジウム等の導体ペーストを渦巻状に印
刷焼成して、一次、二次のインダクタパターン４２，４
３を同心状に形成する。
【００３２】そして、これらインダクタパターン４２，
４３の渦巻中心端４２ａ，４３ａを、これに隣り合う回
路パターンの各接続端子４４，４５に電気的に接続する
ために、まず、誘電体ペーストを印刷焼成して誘電体層
４６，４７を形成する。
４３の渦巻中心端４２ａ，４３ａを、これに隣り合う回
路パターンの各接続端子４４，４５に電気的に接続する
ために、まず、誘電体ペーストを印刷焼成して誘電体層
４６，４７を形成する。
【００３３】次に、この誘電体層４６，４７の外（上）
面上に、銅や金、銀、パラジウム等の導体ペーストを印
刷焼成して上部導体層（ジャンパパターン）４８，４９
を形成し、これら上部導体層４８，４９により、一次、
二次インダクタパターン４２，４３の渦巻中心端４２
ａ，４３ａを回路パターンの各接続端子４４，４５に電
気的に接続している。
面上に、銅や金、銀、パラジウム等の導体ペーストを印
刷焼成して上部導体層（ジャンパパターン）４８，４９
を形成し、これら上部導体層４８，４９により、一次、
二次インダクタパターン４２，４３の渦巻中心端４２
ａ，４３ａを回路パターンの各接続端子４４，４５に電
気的に接続している。
【００３４】そして、図６に示すように混成集積回路基
板４１に、その板厚方向に貫通する挿入孔５０を、一
次、二次インダクタパターン４２，４３の渦巻中心部の
空間部において穿設する。この挿入孔５０内には例えば
平頭リベット状の磁性体よりなる上下一対のフェライト
コア５１，５２の軸部を表裏両面方向から密に嵌入して
固定する。
板４１に、その板厚方向に貫通する挿入孔５０を、一
次、二次インダクタパターン４２，４３の渦巻中心部の
空間部において穿設する。この挿入孔５０内には例えば
平頭リベット状の磁性体よりなる上下一対のフェライト
コア５１，５２の軸部を表裏両面方向から密に嵌入して
固定する。
【００３５】したがって本実施例によれば、一次、二次
インダクタパターン４２，４３の渦巻中心部にフェライ
トコア５１，５２を挿入したので、空芯コイルに比して
結合係数を高めることができる。
インダクタパターン４２，４３の渦巻中心部にフェライ
トコア５１，５２を挿入したので、空芯コイルに比して
結合係数を高めることができる。
【００３６】また、一次、二次インダクタパターン４
２，４３のターン数を多くする必要がないので、軽薄短
小化を図って、高密度実装を行なうことができる。
２，４３のターン数を多くする必要がないので、軽薄短
小化を図って、高密度実装を行なうことができる。
【００３７】なお、上下一対のフェライトコア５１，５
２は前記実施例に限定されるものではなく、例えば図７
に示すようにリベット状のフェライトコア５１，５２を
円柱状のフェライトコア５３に置換してもよく、その形
状には限定されない。
２は前記実施例に限定されるものではなく、例えば図７
に示すようにリベット状のフェライトコア５１，５２を
円柱状のフェライトコア５３に置換してもよく、その形
状には限定されない。
【００３８】また、前記実施例では一次、二次インダク
タパターン４２，４３を厚膜により形成した場合につい
て説明したが、薄膜により形成してもよく、その形成方
法には限定されない。
タパターン４２，４３を厚膜により形成した場合につい
て説明したが、薄膜により形成してもよく、その形成方
法には限定されない。
【００３９】
【発明の効果】以上説明したように本願第１の発明は、
厚膜集積回路基板上に形成した渦巻状のインダクタパタ
ーンの渦巻中心部に、磁性体を挿入したので、インダク
タンスを高めることができる。
厚膜集積回路基板上に形成した渦巻状のインダクタパタ
ーンの渦巻中心部に、磁性体を挿入したので、インダク
タンスを高めることができる。
【００４０】また、インダクタパターンのターン数を増
加させずにインダクタンスを高めることができるので、
軽薄短小化を図ることができ、高密度実装を行なうこと
ができる。
加させずにインダクタンスを高めることができるので、
軽薄短小化を図ることができ、高密度実装を行なうこと
ができる。
【００４１】また、本願第２の発明は、混成集積回路基
板の表裏両面に同心状に形成した渦巻状の一次、二次イ
ンダクタパターンの渦巻中心部に、磁性体を挿入したの
で、一次、二次インダクタパターンの結合係数を高める
ことができる。
板の表裏両面に同心状に形成した渦巻状の一次、二次イ
ンダクタパターンの渦巻中心部に、磁性体を挿入したの
で、一次、二次インダクタパターンの結合係数を高める
ことができる。
【００４２】また、一次、二次インダクタパターンのタ
ーン数を増加させずに結合係数を高めることができるの
で、軽薄短小化を図ることができ、高密度実装を行なう
ことができる。
ーン数を増加させずに結合係数を高めることができるの
で、軽薄短小化を図ることができ、高密度実装を行なう
ことができる。
【図１】本願第１の発明に係るインダクタンス素子の一
実施例の斜視図。
実施例の斜視図。
【図２】図１のII−II線に沿う断面図。
【図３】本願第１の発明の他の実施例の縦断面図。
【図４】本願第１の発明のさらに他の実施例の縦断面
図。
図。
【図５】本願第２の発明に係るトランスの一実施例の斜
視図。
視図。
【図６】図５のVI−VI線断面図。
【図７】本願第２の発明の他の実施例の縦断面図。
【図８】従来のインダクタンス素子の斜視図。
【図９】従来のトランスの一例の斜視図。
【図１０】従来の他のトランスの斜視図。
３０ インダクタンス素子 ３１ 混成集積回路基板 ３２ インダクタパターン ３６，５０ 挿入孔 ３７，３８ａ，３８ｂ，３９，５１，５２，５３ フェ
ライトコア
ライトコア
Claims (2)
- 【請求項１】 混成集積回路基板上に、導体により渦巻
状のインダクタパターンを形成し、このインダクタパタ
ーンの渦巻中心部にて前記基板に挿入孔を穿設し、この
挿入孔内に磁性体を挿入したことを特徴とするインダク
タンス素子。 - 【請求項２】 混成集積回路基板の表裏両面に、導体に
より渦巻状の一次、二次インダクタパターンを同心状に
形成し、この両インダクタパターンの渦巻中心部にて前
記基板に挿入孔を穿設し、この挿入孔内に磁性体を挿入
したことを特徴とするトランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25205291A JPH0590028A (ja) | 1991-09-30 | 1991-09-30 | インダクタンス素子およびトランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25205291A JPH0590028A (ja) | 1991-09-30 | 1991-09-30 | インダクタンス素子およびトランス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590028A true JPH0590028A (ja) | 1993-04-09 |
Family
ID=17231900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25205291A Pending JPH0590028A (ja) | 1991-09-30 | 1991-09-30 | インダクタンス素子およびトランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248804A (ja) * | 2011-05-31 | 2012-12-13 | Elna Co Ltd | プリント配線板及びその製造方法 |
| EP3550578A1 (en) * | 2018-04-04 | 2019-10-09 | BIOTRONIK SE & Co. KG | Coil core in the form of a ferromagnetic rivet for spiral inductors on printed circuit boards |
-
1991
- 1991-09-30 JP JP25205291A patent/JPH0590028A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248804A (ja) * | 2011-05-31 | 2012-12-13 | Elna Co Ltd | プリント配線板及びその製造方法 |
| EP3550578A1 (en) * | 2018-04-04 | 2019-10-09 | BIOTRONIK SE & Co. KG | Coil core in the form of a ferromagnetic rivet for spiral inductors on printed circuit boards |
| US11532422B2 (en) | 2018-04-04 | 2022-12-20 | Biotronik Se & Co. Kg | Coil core in the form of a ferromagnetic rivet for spiral inductors on printed circuit boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101462806B1 (ko) | 인덕터 및 그 제조 방법 | |
| KR100360970B1 (ko) | 다층 인덕터 | |
| JP2001023822A (ja) | 積層フェライトチップインダクタアレイおよびその製造方法 | |
| GB2083952A (en) | Microcoil Assembly | |
| JPH11238634A (ja) | 面実装型コイル部品 | |
| JP6011377B2 (ja) | アンテナ、アンテナ装置、及び携帯端末 | |
| EP0750364A2 (en) | Chip antenna | |
| JPH10308315A (ja) | インダクタンス要素部品 | |
| JPH0590028A (ja) | インダクタンス素子およびトランス | |
| JP2006165429A (ja) | 巻線型インダクタ | |
| US5534838A (en) | Low profile high power surface mount transformer | |
| JP2004006696A (ja) | 巻線型インダクタ | |
| JP2002064016A (ja) | 積層インダクタ | |
| JP3202290B2 (ja) | インダクタンス素子 | |
| JPH05304035A (ja) | チップ型コモンモードチョークコイル及びその製造方法 | |
| JPH09326317A (ja) | マイクロ波インダクタコイル | |
| JP3111899B2 (ja) | チップアンテナ | |
| JPH04245410A (ja) | 複同調回路用プリントコイル | |
| JP2003133136A (ja) | 磁性部品およびその製造方法 | |
| JPS59114807A (ja) | プリント多層コイル | |
| JPH05121241A (ja) | インダクタンス部品およびその製造方法 | |
| JPH0227533Y2 (ja) | ||
| JP2607763Y2 (ja) | トランス | |
| JPH02224212A (ja) | インダクタンス部品 | |
| JPH01222415A (ja) | インダクタンス素子ならびにその製造方法 |