JPH058861B2 - - Google Patents
Info
- Publication number
- JPH058861B2 JPH058861B2 JP14855986A JP14855986A JPH058861B2 JP H058861 B2 JPH058861 B2 JP H058861B2 JP 14855986 A JP14855986 A JP 14855986A JP 14855986 A JP14855986 A JP 14855986A JP H058861 B2 JPH058861 B2 JP H058861B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- grounding
- metal plate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 17
- 239000008188 pellet Substances 0.000 claims description 8
- 230000006866 deterioration Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路用パツケージに関し、
特に高周波半導体集積回路用パツケージに関す
る。
特に高周波半導体集積回路用パツケージに関す
る。
従来、この種の高周波半導体集積回路用パツケ
ージにおいては、半導体集積回路の高周波動作の
安定化のために、複数本の接地用の内部配線を形
成し、接地を強化する構成になつている。すなわ
ち第４図に示すように、開口部５Ａを有する絶縁
板３上に複数の接地用の内部配線４Ａ，４Ｂ，４
Ｃを形成し、この内部配線と半導体ペレツトとの
ボンデイングを行ないパツケージの外部で接地す
る構造や、第５図に示すように、アイランド２周
囲に接地用の金属リング１０を一体的に形成し、
接地用のボンデイングをこの金属リング１０上で
行なう構造がとられている。
ージにおいては、半導体集積回路の高周波動作の
安定化のために、複数本の接地用の内部配線を形
成し、接地を強化する構成になつている。すなわ
ち第４図に示すように、開口部５Ａを有する絶縁
板３上に複数の接地用の内部配線４Ａ，４Ｂ，４
Ｃを形成し、この内部配線と半導体ペレツトとの
ボンデイングを行ないパツケージの外部で接地す
る構造や、第５図に示すように、アイランド２周
囲に接地用の金属リング１０を一体的に形成し、
接地用のボンデイングをこの金属リング１０上で
行なう構造がとられている。
上述した従来の高周波半導体集積回路用パツケ
ージにおいては、例えば第４図に示したように内
部配線４にボンデイングをする場合はパツケージ
の外部での接地からアイランド２直近のボンデイ
ング部までの接地用内部配線４のインダクタンス
が大きくなるため接地効果を悪化させる。
ージにおいては、例えば第４図に示したように内
部配線４にボンデイングをする場合はパツケージ
の外部での接地からアイランド２直近のボンデイ
ング部までの接地用内部配線４のインダクタンス
が大きくなるため接地効果を悪化させる。
また第５図に示したように、金属リング１０に
ボンデイングをする場合は、接地用ボンデイング
ワイヤ以外のボンデイングワイヤが金属リング１
０をまたぐ形になるため、ボンデイングワイヤ長
が長くなり、ボンデイングワイヤのインダクタン
スが大きくなつて高周波特性の劣化要因になると
いう問題点がある。
ボンデイングをする場合は、接地用ボンデイング
ワイヤ以外のボンデイングワイヤが金属リング１
０をまたぐ形になるため、ボンデイングワイヤ長
が長くなり、ボンデイングワイヤのインダクタン
スが大きくなつて高周波特性の劣化要因になると
いう問題点がある。
本発明の目的は、半導体集積回路の高周波特性
の劣化を抑制した半導体集積回路用パツケージを
提供することにある。
の劣化を抑制した半導体集積回路用パツケージを
提供することにある。
本発明の半導体集積回路用パツケージは、半導
体ペレツトを搭載するアイランドが形成された金
属板とこの金属板上に固定され前記半導体ペレツ
トが露出する開口部を有しかつ上面に内部配線が
設けられた絶縁板とを有する半導体集積回路用パ
ツケージであつて、前記絶縁板の開口部をくし形
に形成したものである。
体ペレツトを搭載するアイランドが形成された金
属板とこの金属板上に固定され前記半導体ペレツ
トが露出する開口部を有しかつ上面に内部配線が
設けられた絶縁板とを有する半導体集積回路用パ
ツケージであつて、前記絶縁板の開口部をくし形
に形成したものである。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のアイランド部
の平面図、第２図は第１図で示した実施例の要部
斜視図である。
の平面図、第２図は第１図で示した実施例の要部
斜視図である。
第１図及び第２図において、半導体ペレツトを
搭載するアイランド２が形成された金属板１上に
は、半導体ペレツトが露出するくし形開口部５を
有しかつ上面に内部配線４が設けられたセラミツ
クからなる絶縁板３が固着されている。
搭載するアイランド２が形成された金属板１上に
は、半導体ペレツトが露出するくし形開口部５を
有しかつ上面に内部配線４が設けられたセラミツ
クからなる絶縁板３が固着されている。
このように構成された第１の実施例において
は、接地用ボンデイングワイヤはくし形開口部５
に露出している金属板の表面６Ａにボンデイング
され、その他の信号配線用等のボンデイングワイ
ヤは絶縁板３上の内部配線４にボンデイングされ
る。従つて従来のように接地用の内部配線のイン
ダクタンスが大きくなつたり、又信号配線用等の
ボンデイングワイヤ長が長くなつたりすることは
なくなる。
は、接地用ボンデイングワイヤはくし形開口部５
に露出している金属板の表面６Ａにボンデイング
され、その他の信号配線用等のボンデイングワイ
ヤは絶縁板３上の内部配線４にボンデイングされ
る。従つて従来のように接地用の内部配線のイン
ダクタンスが大きくなつたり、又信号配線用等の
ボンデイングワイヤ長が長くなつたりすることは
なくなる。
第３図は本発明の実施例の要部斜視図である。
本第２の実施例においては、アイランド２を形
成する金属板１を加工し、くし形開口部５の部分
だけ金属板１を厚くし、絶縁板３上の内部配線４
とくし形開口部５の金属板の表面６Ｂとが同一平
面になるようにしたものであり、第１の実施例に
比べ、ボンデイング作業は容易となる。
成する金属板１を加工し、くし形開口部５の部分
だけ金属板１を厚くし、絶縁板３上の内部配線４
とくし形開口部５の金属板の表面６Ｂとが同一平
面になるようにしたものであり、第１の実施例に
比べ、ボンデイング作業は容易となる。
以上説明したように本発明は、半導体ペレツト
を載置するアイランドが形成された金属板上に固
定する絶縁板の開口部をくし形に形成することに
より、このくし形開口部に露出した金属表面に接
地用ボンデイングワイヤをボンデイングできるた
め、低インダクタンスて接地ができかつ、ボンデ
イングワイヤを長くする必要のない半導体集積回
路用パツケージが得られ、半導体集積回路の高周
波特性の劣化を抑制できる効果がある。
を載置するアイランドが形成された金属板上に固
定する絶縁板の開口部をくし形に形成することに
より、このくし形開口部に露出した金属表面に接
地用ボンデイングワイヤをボンデイングできるた
め、低インダクタンスて接地ができかつ、ボンデ
イングワイヤを長くする必要のない半導体集積回
路用パツケージが得られ、半導体集積回路の高周
波特性の劣化を抑制できる効果がある。
第１図は本発明の第１の実施例のアイランド部
の平面図、第２図は第１図の実施例の要部斜視
図、第３図は本発明の第２の実施例の要部斜視
図、第４図及び第５図は従来の半導体集積回路用
パツケージのアイランド部の平面図である。 １……金属板、２……アイランド、３……絶縁
板、４……内部配線、５……くし形開口部、５Ａ
……開口部、６Ａ，６Ｂ……金属板の表面、１０
……金属リング。
の平面図、第２図は第１図の実施例の要部斜視
図、第３図は本発明の第２の実施例の要部斜視
図、第４図及び第５図は従来の半導体集積回路用
パツケージのアイランド部の平面図である。 １……金属板、２……アイランド、３……絶縁
板、４……内部配線、５……くし形開口部、５Ａ
……開口部、６Ａ，６Ｂ……金属板の表面、１０
……金属リング。
Claims (1)
- １ 半導体ペレツトを搭載するアイランドが形成
された金属板と、該金属板上に固定された前記半
導体ペレツトが露出する開口部を有しかつ上面に
内部配線が設けられた絶縁板とを有する半導体集
積回路用パツケージにおいて、前記絶縁板の開口
部はくし形に形成されていることを特徴とする半
導体集積回路用パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14855986A JPS633426A (ja) | 1986-06-24 | 1986-06-24 | 半導体集積回路用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14855986A JPS633426A (ja) | 1986-06-24 | 1986-06-24 | 半導体集積回路用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS633426A JPS633426A (ja) | 1988-01-08 |
| JPH058861B2 true JPH058861B2 (ja) | 1993-02-03 |
Family
ID=15455461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14855986A Granted JPS633426A (ja) | 1986-06-24 | 1986-06-24 | 半導体集積回路用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633426A (ja) |
-
1986
- 1986-06-24 JP JP14855986A patent/JPS633426A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS633426A (ja) | 1988-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937656A (en) | Semiconductor device | |
| US20050035448A1 (en) | Chip package structure | |
| JPS61117858A (ja) | 半導体装置 | |
| US6313519B1 (en) | Support for semiconductor bond wires | |
| JPS5992556A (ja) | 半導体装置 | |
| US5976915A (en) | Low mutual inductance lead frame device | |
| JPH058861B2 (ja) | ||
| US7091594B1 (en) | Leadframe type semiconductor package having reduced inductance and its manufacturing method | |
| US20040227226A1 (en) | Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JP3742692B2 (ja) | ノイズフィルタ | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH04372161A (ja) | 半導体装置 | |
| JPS61174659A (ja) | 半導体装置 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP2604506B2 (ja) | 半導体素子用容器 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH05190735A (ja) | 半導体装置 | |
| JPS6354736A (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPS6344994Y2 (ja) | ||
| JPH04134853A (ja) | 半導体装置用リードフレーム | |
| JPS617648A (ja) | 集積回路用容器 | |
| JPS63200554A (ja) | 半導体装置 |