JPH0586473B2 - - Google Patents
Info
- Publication number
- JPH0586473B2 JPH0586473B2 JP62139141A JP13914187A JPH0586473B2 JP H0586473 B2 JPH0586473 B2 JP H0586473B2 JP 62139141 A JP62139141 A JP 62139141A JP 13914187 A JP13914187 A JP 13914187A JP H0586473 B2 JPH0586473 B2 JP H0586473B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- sputtering
- semiconductor substrate
- titanium nitride
- load lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004544 sputter deposition Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000009832 plasma treatment Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造装置に関し、特
に金属膜のスパツタ装置に関する。
に金属膜のスパツタ装置に関する。
従来、半導体集積回路の製造装置において、多
層金属膜を成長する際、第1の金属膜の成長工程
と第2の金属膜成長工程の間に熱処理等の工程を
必要とする場合は、第1の金属膜を第1のスパツ
タ装置で成長させたのち、半導体基板を取り出し
て必要な工程を行い、しかる後、第2の金属膜を
第2のスパツタ装置で成長させる方法が一般的で
あつた。
層金属膜を成長する際、第1の金属膜の成長工程
と第2の金属膜成長工程の間に熱処理等の工程を
必要とする場合は、第1の金属膜を第1のスパツ
タ装置で成長させたのち、半導体基板を取り出し
て必要な工程を行い、しかる後、第2の金属膜を
第2のスパツタ装置で成長させる方法が一般的で
あつた。
例えば、チタン−窒化チタン−アルミニウムか
らなる三層構造の配線を形成する場合は、第1の
スパツタ装置でチタン−窒化チタンを連続成長さ
せた後、膜質を向上させる目的で熱処理を行い、
しかる後、第2のスパツタ装置でアルミニウムを
成長させる方法が一般的であつた。
らなる三層構造の配線を形成する場合は、第1の
スパツタ装置でチタン−窒化チタンを連続成長さ
せた後、膜質を向上させる目的で熱処理を行い、
しかる後、第2のスパツタ装置でアルミニウムを
成長させる方法が一般的であつた。
また、金属膜を成長させる前の処理としては、
弗酸溶液中で軽く半導体基板表面の酸化膜をエツ
チングした後、スパツタ装置に入れて金属膜を成
長させるのが一般的であつた。
弗酸溶液中で軽く半導体基板表面の酸化膜をエツ
チングした後、スパツタ装置に入れて金属膜を成
長させるのが一般的であつた。
上述した従来の金属膜の形成方法では、スパツ
タ装置に入る前の半導体基板のうける履歴が、半
導体素子の特性に大きな影響を与え半導体集積回
路の信頼性及び製造歩留りを低下させるという問
題があつた。
タ装置に入る前の半導体基板のうける履歴が、半
導体素子の特性に大きな影響を与え半導体集積回
路の信頼性及び製造歩留りを低下させるという問
題があつた。
また、半導体基板を複数個の装置に出し入れす
るので、製造時間が長くなり、歩留りが低下する
等の問題もあつた。
るので、製造時間が長くなり、歩留りが低下する
等の問題もあつた。
本発明の目的は、上記問題を除去し、半導体集
積回路の特性、信頼性及び製造歩留りを向上させ
ることのできる半導体集積回路の製造装置を提供
することにある。
積回路の特性、信頼性及び製造歩留りを向上させ
ることのできる半導体集積回路の製造装置を提供
することにある。
本発明の半導体集積回路の製造装置は、半導体
基板を搬送する2つのロードロツク室間に複数の
スパツタ室と加熱室とを有し前記半導体基板上に
複数層の金属膜またはシリサイド膜をインライン
方式により成長させる半導体集積回路の製造装置
であつて、前記ロードロツク室間の前記スパツタ
室の前または前記加熱室の後に前記半導体基板表
面の清浄化または膜質安定化のためのプラズマ処
理室を設けたものである。
基板を搬送する2つのロードロツク室間に複数の
スパツタ室と加熱室とを有し前記半導体基板上に
複数層の金属膜またはシリサイド膜をインライン
方式により成長させる半導体集積回路の製造装置
であつて、前記ロードロツク室間の前記スパツタ
室の前または前記加熱室の後に前記半導体基板表
面の清浄化または膜質安定化のためのプラズマ処
理室を設けたものである。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第1図は本発明の第1の実施例のブロツク図で
あり、本発明を、チタン−窒化チタン−アルミニ
ウムからなる三層構造の配線を形成するための金
属膜を、連続的に成長させる装置に応用した場合
である。
あり、本発明を、チタン−窒化チタン−アルミニ
ウムからなる三層構造の配線を形成するための金
属膜を、連続的に成長させる装置に応用した場合
である。
第1図において、ウエーハ供給カセツト2から
供給されたシリコンからなるウエーハ1は、イン
ライン方式により、ロードロツク室3A、チタ
ン・スパツタ室4、窒化チタン・スパツタ室5、
加熱室6、プラズマ処理室7、第1アルミ・スパ
ツタ室8A、第2アルミ・スパツタ室8B、ロー
ドロツク室3Bへ順次送られ、収納カセツト9に
収納される。
供給されたシリコンからなるウエーハ1は、イン
ライン方式により、ロードロツク室3A、チタ
ン・スパツタ室4、窒化チタン・スパツタ室5、
加熱室6、プラズマ処理室7、第1アルミ・スパ
ツタ室8A、第2アルミ・スパツタ室8B、ロー
ドロツク室3Bへ順次送られ、収納カセツト9に
収納される。
この間、チタン・スパツタ室4及び窒化チタ
ン・スパツタ室5において、ウエーハ1の表面に
チタンと窒化チタン膜とが形成される。
ン・スパツタ室5において、ウエーハ1の表面に
チタンと窒化チタン膜とが形成される。
窒化チタン膜は、通常アルゴンと窒素の混合ガ
スによるスパツタで、チタン・ターゲツトを用い
て成長されるが、そのままでは膜質が悪く、この
上に形成されるアルミニウム膜とウエーハのシリ
コとの反応を阻止するバリア膜としては不十分で
ある。すなわち、成膜後の窒化チタン膜には多く
の微小欠陥が存在するため、この欠陥を通してア
ルミニウムがシリコン表面に達して反応する。
スによるスパツタで、チタン・ターゲツトを用い
て成長されるが、そのままでは膜質が悪く、この
上に形成されるアルミニウム膜とウエーハのシリ
コとの反応を阻止するバリア膜としては不十分で
ある。すなわち、成膜後の窒化チタン膜には多く
の微小欠陥が存在するため、この欠陥を通してア
ルミニウムがシリコン表面に達して反応する。
発明者は、高温処理の代りにプラズマ処置によ
りこの窒化チタン膜中の微小欠陥を除去できると
いうことを発見した。
りこの窒化チタン膜中の微小欠陥を除去できると
いうことを発見した。
すなわち、従来は窒化チタン膜を形成したの
ち、一度、ウエーハを取り出し加熱炉で約600℃
の高温で熱処理していたが、本第1の実施例で
は、窒化チタン・スパツタ室5の後に300℃で熱
処理する加熱室6とプラズマ処理室7とを設けて
あり、ウエーハはこのプラズマ処理室7で約300
℃でアンモニア(NH3)ガスを用いたRFプラズ
マで処理されるため、窒化チタン膜中に形成され
た微小欠陥はほぼ完全に除かれ、安定な窒化チタ
ン膜が形成される。
ち、一度、ウエーハを取り出し加熱炉で約600℃
の高温で熱処理していたが、本第1の実施例で
は、窒化チタン・スパツタ室5の後に300℃で熱
処理する加熱室6とプラズマ処理室7とを設けて
あり、ウエーハはこのプラズマ処理室7で約300
℃でアンモニア(NH3)ガスを用いたRFプラズ
マで処理されるため、窒化チタン膜中に形成され
た微小欠陥はほぼ完全に除かれ、安定な窒化チタ
ン膜が形成される。
従つて、第1の実施例によれば、インライン方
式で従来実現が困難であつたバリア性の高い窒化
チタン膜を形成できるため、配線の信頼性は向上
すると共に熱処理が低温でなされる為、後工程で
形成される半導体素子の特性は安定したものとな
る。
式で従来実現が困難であつたバリア性の高い窒化
チタン膜を形成できるため、配線の信頼性は向上
すると共に熱処理が低温でなされる為、後工程で
形成される半導体素子の特性は安定したものとな
る。
第2図は本発明の第2の実施例のブロツク図で
あり、本発明を金属膜形成装置に適用した場合で
ある。
あり、本発明を金属膜形成装置に適用した場合で
ある。
すなわち、この第2の実施例は、金属膜成長前
のウエーハ表面清浄化の為のプラズマ処理室をイ
ンラインに組み込んだものであり、ウエーハ1
は、供給カセツト2、ロードロツク室3A、プラ
ズマ処理室(弗化水素ガスプラズマ処理)7A、
シリサイド・スパツタ室(モリブデン・シリサイ
ドスパツタ)10、加熱室(400℃)6、アル
ミ・スパツタ室8、ロード・ロツク室3B、収納
カセツト9の順に処理される。
のウエーハ表面清浄化の為のプラズマ処理室をイ
ンラインに組み込んだものであり、ウエーハ1
は、供給カセツト2、ロードロツク室3A、プラ
ズマ処理室(弗化水素ガスプラズマ処理)7A、
シリサイド・スパツタ室(モリブデン・シリサイ
ドスパツタ)10、加熱室(400℃)6、アル
ミ・スパツタ室8、ロード・ロツク室3B、収納
カセツト9の順に処理される。
このように第2の実施例においては、コンタク
ト導通のさまたげとなる自然酸化膜をプラズマ処
理室10においてインライン方式で除去できる利
点がある。
ト導通のさまたげとなる自然酸化膜をプラズマ処
理室10においてインライン方式で除去できる利
点がある。
以上説明したように本発明は、インライン方式
による半導体集積回路の製造装置の一部にプラズ
マ処理室を組み込むことにより、従来安定しなか
つた半導体装置の諸特性を安定させることがで
き、特性及び信頼性の向上と高い歩留を実現でき
る効果がある。
による半導体集積回路の製造装置の一部にプラズ
マ処理室を組み込むことにより、従来安定しなか
つた半導体装置の諸特性を安定させることがで
き、特性及び信頼性の向上と高い歩留を実現でき
る効果がある。
また、数台の装置を必要とした工程を単一の装
置で処理できるため、高い生産性を実現できる効
果もある。
置で処理できるため、高い生産性を実現できる効
果もある。
第1図及び第2図は、本発明の第1及び第2の
実施例のブロツク図である。 1……ウエーハ、2……ウエーハ供給カセツ
ト、3A,3B……ロードロツク室、4……チタ
ン・スパツタ室、5……窒化チタン・スパツタ
室、6……加熱室、7,7A……プラズマ処理
室、8……アルミ・スパツタ室、8A……第1ア
ルミ・スパツタ室、8B……第2アルミ・スパツ
タ室、9……収納カセツト、10……シリサイ
ド・スパツタ室。
実施例のブロツク図である。 1……ウエーハ、2……ウエーハ供給カセツ
ト、3A,3B……ロードロツク室、4……チタ
ン・スパツタ室、5……窒化チタン・スパツタ
室、6……加熱室、7,7A……プラズマ処理
室、8……アルミ・スパツタ室、8A……第1ア
ルミ・スパツタ室、8B……第2アルミ・スパツ
タ室、9……収納カセツト、10……シリサイ
ド・スパツタ室。
Claims (1)
- 【特許請求の範囲】 1 半導体基板を搬送する2つのロードロツク室
間に複数のスパツタ室と加熱室とを有し前記半導
体基板上に複数層の金属膜またはシリサイド膜を
インライン方式により成長させる半導体集積回路
の製造装置であつて、前記ロードロツク室間の前
記スパツタ室の前または前記加熱室の後に前記半
導体基板表面の清浄化または膜質安定化のための
プラズマ処理室を設けたことを特徴とする半導体
集積回路の製造装置。 2 プラズマ処理室で用いるソースガスは活性ガ
スである特許請求の範囲第1項記載の半導体集積
回路の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13914187A JPS63303062A (ja) | 1987-06-02 | 1987-06-02 | 半導体集積回路の製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13914187A JPS63303062A (ja) | 1987-06-02 | 1987-06-02 | 半導体集積回路の製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63303062A JPS63303062A (ja) | 1988-12-09 |
JPH0586473B2 true JPH0586473B2 (ja) | 1993-12-13 |
Family
ID=15238508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13914187A Granted JPS63303062A (ja) | 1987-06-02 | 1987-06-02 | 半導体集積回路の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63303062A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
US5651868A (en) * | 1994-10-26 | 1997-07-29 | International Business Machines Corporation | Method and apparatus for coating thin film data storage disks |
JP3732250B2 (ja) * | 1995-03-30 | 2006-01-05 | キヤノンアネルバ株式会社 | インライン式成膜装置 |
TW552306B (en) | 1999-03-26 | 2003-09-11 | Anelva Corp | Method of removing accumulated films from the surfaces of substrate holders in film deposition apparatus, and film deposition apparatus |
KR100667886B1 (ko) | 2005-07-01 | 2007-01-11 | 주식회사 에스에프에이 | 인라인 스퍼터링 시스템 |
US7442650B2 (en) | 2007-01-10 | 2008-10-28 | International Business Machines Corporation | Methods of manufacturing semiconductor structures using RIE process |
JP5657527B2 (ja) * | 2008-06-09 | 2015-01-21 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板をコーティングするためのコーティングシステム及び方法 |
WO2014058612A1 (en) * | 2012-10-09 | 2014-04-17 | Applied Materials, Inc. | Indexed inline substrate processing tool |
-
1987
- 1987-06-02 JP JP13914187A patent/JPS63303062A/ja active Granted
Non-Patent Citations (2)
Title |
---|
RAPID THERMAL PROCESSING OF TITANIUM SILICIDE FILMS R.A.POWELL,ET AL.SEMICONDUCTOR INTERNATIONAL=1984 * |
SEMICONDUCTOR WORLD 1986 3f´l«´c * |
Also Published As
Publication number | Publication date |
---|---|
JPS63303062A (ja) | 1988-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
US5043300A (en) | Single anneal step process for forming titanium silicide on semiconductor wafer | |
US6029680A (en) | Method for in situ removal of particulate residues resulting from cleaning treatments | |
JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
JP2002505531A5 (ja) | ||
US20060223308A1 (en) | Apparatus for manufacturing a semiconductor device and method of forming the same | |
JPWO2007049510A1 (ja) | 処理方法及び記録媒体 | |
JPH0586473B2 (ja) | ||
JPH07122621A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
US7781337B2 (en) | Forming method of silicide film | |
JPH04100221A (ja) | 半導体装置の製造方法 | |
JP3199945B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
JPH03224236A (ja) | 被処理体の処理方法及び処理装置 | |
JP3576323B2 (ja) | 化合物半導体の熱処理方法 | |
JP3210510B2 (ja) | 半導体装置の製造方法 | |
JPH05182925A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JP7175151B2 (ja) | 搬送方法 | |
TWI840569B (zh) | 低k介電質之自形成阻障層 | |
RU1389603C (ru) | Способ создани металлизации интегральных схем | |
JP3191346B2 (ja) | 貼り合わせ基板の製造方法 | |
JPS6294937A (ja) | 半導体集積回路装置の製造方法 | |
JPH04226023A (ja) | 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法 | |
JPH0786208A (ja) | 被処理体の処理方法 | |
JP2000353780A (ja) | 容量素子の製造方法及び容量素子 | |
JPH03104220A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |