JPH0586065B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、実装される半導体集積回路素子（以
下IC素子という）の外周と内側に夫々有する複
数の電源供給用電極に接合可能な長いインナーリ
ードを有するTAB用テープキヤリアに関する。

［従来の技術］ 従来のTAB用テープキヤリアにおいては、１
本のインナーリードとIC素子の電極１個とを接
合するように構成されていた。第４図に従来構造
のTAB用テープキヤリアの平面図を示す。同図
に示すように、従来のTAB用テープキヤリア３
０は、中央にIC素子取付用デバイスホール１４、
両側に所定間隔で空けられたパイロツトホール１
８を有する有機絶縁性フイルム１２と、その上に
所定のリードパターンで形成されたリード１６か
らなり、リード１６のインナーリード２６はデバ
イスホール１４に延伸しており、アウターリード
２８は有機絶縁性フイルム１２に貼着されてい
る。

TAB用テープキヤリアの構造は、第４図に示
すようにインナーリード２６のデバイスホール１
４への延伸長さは各リード共、同じ長さに設計さ
れている。この延伸長さは通常0.05〜0.10mmの突
き出しであり、リードの幅は0.05〜0.08mm、リー
ドの厚さは0.018〜0.035mmの銅箔からなるフイン
ガー状である。第５図にはIC素子２０の取付の
構造を示すが、同図に示すようにIC素子２０の
外周に配列された電極２２に対して位置合せして
接合されている。電極２２は約20μmの厚さのAu
めつき電極であり、これと半田あるいは錫めつき
されたインナーリード２６が加熱ツールにより接
合される構造となつている。

［発明が解決しようとする課題］ 現在、TAB用パツケージは高速化が進んでお
り、発熱が問題となるが、従来のモールド型のパ
ツケージと比較して薄型で熱放散性が良いため、
パソコン用等の高速の論理演算素子等への応用が
広まつて来た。

これは有機絶縁性フイルムであるポリイミドの
誘電率が小さいため伝送の遅延時間が小さく高速
化に有利なためでもある。この伝送遅延時間は回
路のインピーダンスに比例するので、発熱による
インピーダンスの上昇は高速化に不利となる。こ
の点TAB用テープキヤリアは薄型パツケージで
発熱を小さくおさえることができる面でも、高速
化に有利である。

しかし、コンピユーターの論理演算素子用とし
て用いる場合には、素子の高集積化により駆動電
圧を益々高くする必要があり電源供給用のIC素
子電極を多数設ける必要がでてきた。この電源供
給用の電極はIC素子の外周に配置するよりもIC
素子の内側にも集約して何点かに分散させた方
が、配線抵抗を小さくできることから好ましい。
これには従来構造のTAB用テープキヤリアでは
１リード１電極の１：１の接合点しか取れず都合
が悪かつた。

ところで、IC素子の複数の電源用電極と接合
させるために、リードの幅を広くして大リード３
４を用い、第３図の様な配列ももちろん考えられ
るが電極を外周に集める分、素子が大きくなり、
かつ電源電極を分散出来ない制約がある。

また、IC素子のモールド型パツケージでは
TABテープキヤリアの代わりにリードフレーム
を用いているが、この場合も複数の電源電極から
リードフレームのインナーリード１本に複数の
Auワイヤをボンデイングすることが考えられる。
しかし、この場合も、IC素子の電極をIC素子の
内側に設けるとボンデイングAuワイヤの長さが
長くなつてしまい、樹脂モールド時前記ワイヤが
切れやすくなる。一方、ボンデイングAuワイヤ
の長さを長くしないためには、第３図に示すよう
に、電極はIC素子の外周にしか設けることがで
きず、IC素子を大きくしなければならなくなつ
てしまう。

本発明の目的は、上記従来技術の問題点を解消
し、さらに高速化に伴なう発熱の問題に対応でき
るTAB用テープキヤリアを提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明は半導体集
積回路素子の外周と内側に夫々電源供給用の電極
を有する当該半導体集積回路素子の実装に用いら
れるものであり、半導体集積回路素子組み込み用
デバイスホールを有する有機絶縁性フイルムテー
プと、該有機絶縁性フイルム上に所定のリードパ
ターンで形成された複数の金属箔リードとを備
え、前記金属箔リードのうち10％以上の金属箔リ
ードのインナーリードを前記半導体集積回路素子
の前記外周と内側に夫々有する複数の電源供給用
電極に接合できるように他の金属箔リードより長
くしたことを特徴とするTAB用テープキヤリア
を提供するものである。

前記有機絶縁性フイルムは、ポリイミドフイル
ムまたはガラスエポキシフイルムであるのが好ま
しい。

また、前記金属箔は、銅箔または銅合金箔であ
るのが好ましい。

以下に、本考案をさらに詳細に説明する。

本発明に用いられている有機絶縁性フイルム
は、所定幅の長尺のテープであつて、加工性がよ
く、耐熱性、耐放射線性、耐湿性などを有し、絶
縁性に優れた有機高分子材料製フイルムであれば
何でもよく、有機絶縁材料としては、例えば、代
表的にポリイミド、ガラスエポキシ、エポキシ樹
脂、エポキシポリイミド、ポリイミドシリコー
ン、感光性ポリイミドなどを挙げることができ
る。このテープの厚さはTAB用テープキヤリア
に用いられるテープ厚を有していればよく、特に
限定されないが、例えば、通常75〜125μm程度と
すればよい。

また、本発明に用いられる金属箔としては、導
電性のよい金属製でフオトエツチング法などによ
り、リードパターンを形成できる金属箔であれ
ば、いかなるものでもよく、例えば代表的に銅
箔、銅合金箔などが挙げられる。

また、この金属箔の厚さは特に限定的ではな
く、TAB用テープキヤリアとして必要な厚さを
両面の金属箔のリードパターン、剛性等により適
宜選択すればよいが、例えば、18〜35μm程度と
すればよい。

本発明のTAB用テープキヤリアは、テープ状
の有機絶縁性フイルム上に接着剤により金属箔を
貼着し、フオトエツチング等により、IC素子に
対応するリードパターンを形成したものである
が、デバイスホール内のインナーリードを除き、
従来のTAB用テープキヤリアと同じである。従
つて、金属箔層に形成されるリードパターンは第
１図および第２図に示すリードパターンに限定さ
れるものではなく、搭載されるIC素子の電極の
配列に応じて適宜必要なリードパターンとすれば
よい。

本発明の最も特徴とするところは、デバイスホ
ール内に延伸するインナーリードの長さを長くし
て、IC素子の外周と内側に夫々有する複数の電
源供給用電極と接合できるようにしたことにあ
る。この長いインナーリードの長さや形状は、接
合するIC素子の複数の電源供給用電極の配列に
応じて定めればよいが、長いインナーリードは全
リードの10％以上とすることによつて高速化に伴
う発熱を十分緩和することができる。

本発明においては、この長いインナーリード
は、発熱等が問題となる電源供給電極を２点ある
いは３点以上の複数点に分けて設け、この複数点
と接合するのに用いる。

ここで、本発明の長インナーリードの多点接合
可能なTAB用テープキヤリアでは、インナーリ
ードが平面の銅箔などの金属箔であり、上述した
ような、ワイヤボンデイングするリードフレーム
のボンデイングワイヤが長いために生じる断線等
の問題が少ないばかりか、封止する際に、液状レ
ジンで封止するためにリード切れなどの心配がな
い。

本発明に用いられる接着剤は、金属箔を有機絶
縁性フイルムに好適に貼り付けることができれば
どのようなものでもよく、絶縁性を有し、耐熱
性、耐湿性を有するものが好ましく、例えば、代
表的にエポキシ系接着剤、ウレタン系接着剤、シ
リコーン樹脂系接着剤などが挙げられる。

［実施例］ 以下に、本発明に係るTAB用テープキヤリア
を添付の図面に示す好適実施例に基づいてさらに
詳細に説明するが、本発明はこれに限定されるわ
けではない。

第１図および第２図は、本発明のTAB用テー
プキヤリアの部分平面図である。

同図に示すように、本発明のテープキヤリア１
０は、中央にデバイスホール１４を有する有機絶
縁性フイルム１２と、有機絶縁性フイルム１２上
に接着剤層を介して所定のリードパターンで、形
成された複数の金属箔リード１６（第１図、第２
図には一部のみ示す。）とを有している。フイル
ム１２は両側に所定間隔で連続する搬送用のパイ
ロツトホール１８が設けられている。

リード１６は本発明の最も特徴とする部分で、
IC素子２０組み込み用デバイスホール１４に延
伸し、IC素子の電源供給用電極２２と接合され
る多電極接合用の長いインナーリード２４または
１電極接続用の短いインナーリード２６と配線基
板に接続されるアウターリード２８から構成され
る。

ここで多電極接合用の長インナーリード２４は
全リード１６の10％以上とする。

この理由は、10％以上とすると、電源電極用と
して分散させた時の熱放散効果が大であるからで
ある。

IC素子の電源供給電極用の長インナーリード
２４を電源電圧の上昇に対応できるように、短イ
ンナーリード２６より幅を太くしてもよい。

（実施例 １） 第２図に示すTAB用テープキヤリアを、有機
絶縁性フイルム１２として0.125mm厚、幅35mmの
ポリイミドテープを用い、金属箔として圧延銅箔
を用いて作製した。

このポリイミドテープの表面にはエポキシ系の
熱融着型の接着剤が塗布されており、このテープ
にデバイスホール１４をプレスパンチングにより
開口させた後、35μmの厚さの圧延銅箔26.3mm幅
を貼付けた後、フオトエツチング法によりインナ
ーリード１０ピンのTABテープキヤリア１０を
作製した。

インナーリードの形状は幅0.65mmであり、長さ
は短インナーリード２６がデバイスホール１４の
壁面から突き出しが0.45mm、長インナーリード２
４は1.1mmに設計した。第２図では、電極パツド
２２の数とインナーリード２４，２６の数は省略
して図示してあるがインナーリード２４，２６の
ピツチは1.50mmである。

（実施例 ２） 実施例１において長インナーリード２４のリー
ド幅を0.95mmと太くして電源入力のアツプに対応
できる構造とした。

実施例１、２の両方共電極との接合はインナー
リードへの0.5μmの無電解錫めつきを施して、従
来通りの方法でギヤングボンデイング（Gang
Bonding：一括接合）した。

この結果、実施例１、２共IC素子の小型化が
図れ、約10％小さくできた。また、発熱を分散さ
せて、小さくできた。

［発明の効果］ 以上、詳述したように、本発明によれば、イン
ナーリードの一部をIC素子の複数の電源供給用
電極と接合される多電極接合可能なインナーリー
ドとしたので、IC素子電極の発熱を分散させる
ことができるので、電極当りの発熱を小さくでき
るTAB用テープキヤリアを提供できる。

また、本発明によれば、この多電極接合用長イ
ンナーリードを用いるので、IC素子の外周のみ
ならず、内部にもIC素子電極を配置したIC素子
を用いることにより、IC素子の小型化を図るこ
とができる。ここで、上記長インナーリードの割
合を全リードの10％以上とすることにより、約10
％以上のIC素子の小型化が可能となる。

【図面の簡単な説明】

第１図は、本発明に係るTAB用テープキヤリ
アの部分平面図である。第２に図は、本発明に係
るTAB用テープキヤリアの平面図である。第３
図は、従来のTAB用テープキヤリアの部分平面
図である。第４図は、従来のTAB用テープキヤ
リアの部分平面図である。第５図は、IC素子が
取り付けられた従来のTAB用テープキヤリアの
斜視図である。 符号の説明、１０，３０，３２……TAB用テ
ープキヤリア、１２……有機絶縁性フイルム、１
４……デバイスホール、１６……リード、１８…
…パイロツトホール、２０……IC素子、２２…
…IC素子電極、２４……長インナーリード、２
６……（短）インナーリード、２８……アウター
リード、３４……太いリード。

Claims (1)

【特許請求の範囲】
1. １ 半導体集積回路素子の外周と内側に夫々電源
   供給用の電極を有する当該半導体集積回路素子の
   実装に用いられるものであり、半導体集積回路素
   子組み込み用デバイスホールを有する有機絶縁性
   フイルムテープと、該有機絶縁性フイルム上に所
   定のリードパターンで形成された複数の金属箔リ
   ードとを備え、前記金属箔リードのうち10％以上
   の金属箔リードのインナーリードを前記半導体集
   積回路素子の前記外周と内側に夫々有する複数の
   電源供給用電極に接合できるように他の金属箔リ
   ードより長くしたことを特徴とするTAB用テー
   プキヤリア。