JPH0585044B2 - - Google Patents

Info

Publication number
JPH0585044B2
JPH0585044B2 JP62237898A JP23789887A JPH0585044B2 JP H0585044 B2 JPH0585044 B2 JP H0585044B2 JP 62237898 A JP62237898 A JP 62237898A JP 23789887 A JP23789887 A JP 23789887A JP H0585044 B2 JPH0585044 B2 JP H0585044B2
Authority
JP
Japan
Prior art keywords
address
signal
image information
window
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62237898A
Other languages
English (en)
Other versions
JPS6479823A (en
Inventor
Tosha Morita
Hiroshi Kamata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62237898A priority Critical patent/JPS6479823A/ja
Publication of JPS6479823A publication Critical patent/JPS6479823A/ja
Publication of JPH0585044B2 publication Critical patent/JPH0585044B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> この発明は、メモリに格納された画像情報を順
次読出して、他のメモリに転送することなく直接
CRTにマルチウインドウを表示するハードウエ
アウインドウ方式の画像情報表示装置に関する。
<従来の技術> メモリに格納された複数のウインドウの画像情
報を順次読出して、CRT上にマルチウインドウ
を表示する方式として、ソフトウエアウインドウ
方式とハードウエアウインドウ方式がある。
上記ソフトウエアウインドウ方式は、メモリに
格納されている複数のウインドウの画像情報を一
旦他のフレームメモリに転送し、転送された複数
のウインドウの位置決めや重ね合せ等の編集をそ
のフレームメモリ上で行つた後、フレームメモリ
から編集された画像情報を順次読出してCRT上
に表示する方式である。一方、上記ハードウエア
ウインドウ方式は、上記メモリに格納されている
各ウインドウの画像情報を、CRTの走査期間中
にメモリのアドレスを指定するポインタを切り替
えて順次読出し、フレームメモリ等に転送するこ
となく直接CRT上に表示する方式である。
ソフトウエアウインドウ方式の場合は、CRT
に表示する一画面の画像情報の全てを予めフレー
ムメモリに転送するので、ウインドウの作成に時
間がかかる反面、表示の自由度が大きい。一方、
ハードウエアウインドウ方式の場合は、ポインタ
によつてメモリのアドレスを切り替えて画像情報
を読出してCRTに表示するので、ウインドウの
作成に時間がかからない反面、表示の自由度が少
ない。
従来、ハードウエアウインドウ方式による画像
情報表示装置としては次のようなものがある。こ
の画像情報表示装置は、第10図に示すように
CRT画像上を垂直方向に任意の走査線に対応し
た「ストリツプ」に分割し(走査線数まで無制限
に分割可能)、さらに、各ストリツプは水平方向
に任意のビツト幅をもつた「タイル」に分割する
(分割数は最大16)。したがつて、第1ウインドウ
51は、(ストリツプ2・タイル2)の52と
(ストリツプ3・タイル2)のタイル53によつ
て構成されている。すなわち、複数のタイルを組
み合わせてウインドウの形状を任意に変えたり、
重ね合わされた複数のウインドウを表現したりす
ることができる。メモリ上に設けられるウインド
ウ・デイスクリプタは、第11図に示すように一
つ以上のストリツプ・デイスクリプタを表示順に
リンクして構成している。そして、各々のストリ
ツプ・デイスクリプタは、ヘツダと一つ以上のタ
イル・デイスクリプタを表示順に連続してリンク
した構造になつている。上記ヘツダはストリツプ
の走査線数、次に表示すべきストリツプ・デイス
クリプタへのポインタ及びそのストリツプに含ま
れるタイル・デイスクリプタ数を有する。また、
上記タイル・デイスクリプタは、そのタイルの
幅、メモリ中のスタート・アドレスおよび1画素
当たりのビツト数等を有している。
内蔵デイスプレイ・プロセサは1フレーム毎
に、デイスクリプタ・ポインタ・レジスタ55の
内容を読み出して、このポインタで示されるウイ
ンドウ・デイスクリプタの最初のストリツプ・デ
イスクリプタから順に、リンクしたストリツプ・
デイスクリプタを読出して画像を表示する。すな
わち、例えばストリツプ・デイスクリプタ56を
そのストリツプの表示に移る前の水平帰線中に読
み出して内部レジスタにセツトする。そして、ス
トリツプ・デイスクリプタ56中の例えばタイ
ル・デイスクリプタ57で指定されたビツトマツ
プデータ58をCRTに転送して表示する。この
ようにしてストリツプ・デイスクリプタ56の表
示が終了すると、ヘツダ59中のポインタに従つ
て水平帰線時間内に再び次のストリツプ・デイス
クリプタ60を読み出し同様の操作を繰り返す。
<発明が解決しようとする問題点> しかしながら、上記従来のハードウエアウイン
ドウ方式の画像情報表示装置は、CRT画面上を
複数のストリツプとタイルに分割して、各ストリ
ツプ、各タイル分の画像パラメータを格納したス
トリツプ・デイスクリプタとタイル・デイスクリ
プタを持ち、上記複数のタイル・デイスクリプタ
列から成るストリツプ・デイスクリプタを1フレ
ーム毎に水平帰線時間中に順次読出してCRTに
表示するようになつているので、ウインドウ表示
に時間がかかるという問題がある。また、各ウイ
ンドウの重なりの優先順位や表示位置等を変更す
る場合は、変更すべき画像パラメータの数が多く
面倒であるという問題もある。また、各ウインド
ウ毎に、例えば白黒反転表示させたい場合でも、
簡単にこのような表示制御ができなかつた。
そこで、この発明の目的は、ウインドウをスト
リツプとタイルに分割することなく、ウインドウ
1つに付きウインドウの幅、大きさ、位置、スタ
ートアドレスおよび反転表示指示等の画像パラメ
ータだけを持ち、この画像パラメータを内部レジ
スタに格納することによつて、ウインドウの画像
パラメータを水平帰線時間中に読出す必要がな
く、高速にマルチウインドウを表示できると共
に、簡単に各ウインドウの重なりや表示位置の変
更更にウインドウ毎の反転表示ができる画像情報
表示装置を提供することにある。
<問題点を解決するための手段> 上記目的を達成するため、この発明は、画像情
報を格納するメモリを有し、上記メモリに格納さ
れた画像情報を順次読出してCRTに表示する画
像情報表示装置において、上記CRTに表示され
る画像上に設定された複数の矩形領域に対応して
設けられ、上記CRTの走査位置が上記矩形領域
内にあるか否かを表わすアクテイブ信号と上記矩
形領域の画像情報が格納された上記メモリのアド
レスを表わすアドレス信号及び前記メモリの矩形
領域の画像情報を反転させるか否かを指示する指
示信号とを夫々出力するところの複数のアドレス
生成部と、外部から入力される優先順信号と上記
アドレス生成部から出力される上記アクテイブ信
号に基づいて、上記複数のアドレス生成部から出
力される複数のアドレス信号の内から有効なアド
レス信号を決定するアドレス決定部と、前記アド
レス決定部によつて決定された有効アドレス信号
によつて上記メモリから読出される画像情報を、
対応のアドレス生成部から出力される反転させる
か否かの指示信号に応答して反転制御するデータ
反転回路とを備え、前記有効アドレス信号により
メモリから画像情報を順次読出して上記CRTに
複数の矩形領域を表示する際に、矩形領域単位で
反転表示できるようにした画像情報表示装置にあ
る。
<作用> 複数のアドレス生成部から、このアドレス生成
部が対応している矩形領域のアドレスを表わすア
ドレス信号と、CRTの走査位置が上記矩形領域
内にあるか否かを表わすアクテイブ信号が出力さ
れると、このアクテイブ信号と外部から入力され
る優先順信号に基づいて、上記複数のアドレス生
成部から出力された複数のアドレス信号の内から
1つの有効な有効アドレス信号がアドレス決定部
によつて決定される。また、前記アドレス決定部
によつて決定された有効アドレス信号によつてメ
モリから読出される画像情報を、対応のアドレス
生成部から出力される反転させるか否かの指示信
号によりデータ反転回路が動作し、つまり反転指
示があると前記データ反転回路によりメモリから
読出される画像情報を反転して出力しまた反転指
示がなければメモリから読出される画像情報をそ
のまま出力させる。
したがつて、上記有効アドレス信号で表わされ
るメモリのアドレスから画像情報を読出して、複
数の矩形領域を順次CRTに表示することができ
ると共にその矩形領域毎に反転表示させることも
できる。
<実施例> 以下、この発明を図示の実施例によつて詳細に
説明する。
第1図は、この発明の一実施例のブロツク図で
あり、背景画面の他に3つのウインドウが表示可
能な画像情報表示装置を示す。アドレス生成部で
あるコントローラ1〜コントローラ4は、各々第
2図の背景画面と第1ウインドウ〜第3ウインド
ウに対応し、また、図示しないアドレス生成回路
やウインドウ領域判定回路等を有する。上記アド
レス生成回路は、対応した背景画面またはウイン
ドウの画像情報が格納されているRAM(ランダ
ムアクセスメモリ)9のアドレスを表わすアドレ
ス信号ADD1〜ADD4を出力する。また、上記
ウインドウ領域判定回路はCRT13の走査位置
が対応するウインドウ内にあるか否かを表わすア
クテイブ信号ON1〜ON4を出力する回路であ
る。
選択回路5は、上記コントローラ1〜コントロ
ーラ4から出力されるアクテイブ信号ON1〜
ON4と、データセツト回路14より与えられる
コントローラ1〜コントローラ4の優先順位を表
わす優先順信号により、コントローラ1〜コント
ローラ4が出力するアドレス信号ADD1〜ADD
4の内から、有効なアドレス信号を選択するため
の選択信号SLを出力する回路である。マルチプ
レクサ6は、上記選択回路5から出力される選択
信号SLに基づいて、アドレス信号ADD1〜ADD
4の内から、今のCRT11の走査位置に対して
有効なRAMアドレス信号を選択する。上記選択
回路5とマルチプレクサ6によつてアドレス決定
部を構成する。
上記コントローラ1〜コントローラ4から出力
される有効分信号DEo4〜DEo4は、各々アドレ
ス信号ADD1〜ADD4に対応するRAM9に格
納された画像データ中の有効分を表わす信号であ
る。マルチプレクサ7は、上記選択回路5から出
力されるアドレス選択信号SLに基づいて、上記
有効分信号DEo1〜DEo4の内から、上記RAM
アドレスに対応してRAM9から出力される画像
データ(以下、RAMデータと言う)の有効分を
決めるためのRAMデータ有効分信号DEを選択
する。
他方、前記コントローラ1〜コントローラ4は
各々アドレス信号ADD1〜ADD4に対応する
RAM9に格納された画像データを反転表示させ
るか否かの指示信号NPo1〜NPo4をマルチプ
レクサ8に出力する。この指示信号NPo1〜
NPo4は出力“1”で反転指示を行なう。
前記マルチプレクサ8は上記選択回路5から出
力されるアドレス選択信号SLに基づいて、前記
指示信号NPo1〜NPo4の内から、上記RAMア
ドレスに対応した指示信号を選択して反転指示信
号NPをデータ反転回路10に出力する。この場
合、反転指示信号NPが“1”で反転指示を行な
い、データ反転回路10はメモリ9から読出され
た画素データを反転指示信号NPに基づいて制御
する。この時、データが2値データであれば白、
黒反転になるが、多値データの場合には濃度変
換、色変換になる。
上記RAM9は、上記マルチプレクサ6より与
えられるRAMアドレスとCPUバスより与えられ
るアドレスに対して、時分割に画像データを出力
し、あるいは書き込む(書込みはCPUバスによ
り与えられるアドレスに対してだけである)2ポ
ートRAMである。このRAM9より出力された
画像データはデータ反転回路10を介してデータ
出力回路11へ送られる。このデータ出力回路1
1は、RAM9より出力されるRAMデータの内、
上記マルチプレクサから出力されるRAMデータ
有効分信号DEで示される有効分だけをパラレ
ル/シリアル変換回路12へ送出する。上記パラ
レル/シリアル変換回路12は、データ出力回路
11より出力されるRAMデータの有効分をパラ
レル/シリアル変換し、CRT13へビデオ信号
を送出する。
CPU15はこの画像情報表示装置全体を制御
し、インターフエイス回路16は画像情報を入出
力する回路である。また、データセツト回路14
は、コントローラ1〜コントローラ4に対してウ
インドウアドレス、ウインドウ領域に関するデー
タ及びこのデータの反転指示を出力する一方、選
択回路5に対してコントローラ1〜コントローラ
4の優先順位を表わす優先順信号をCRTの垂直
走査期間中に出力する回路である。すなわち、コ
ントローラ1〜コントローラ4には、各々第3図
に示すように、データセツト回路14からCRT
画面上において対応する1つのウインドウの領域
を指定するためのパラメータlX,lY,lVおよび
lHが与えられ、さらに、スタートアドレスSAと
ビツトマツプ幅BHも与えられる。第4図は第3
図に示したウインドウ領域をメモリマツプ上に示
したものである。
コントローラ1〜コントローラ4は、各々
CRT13の走査位置がパラメータlX,lY,lV,
lHで示されるウインドウ領域に入るときアクテ
イブ信号ONを“1”にし、アドレス信号ADDと
有効分信号DEoを出力する。そうすると、このよ
うにして各コントローラ1〜コントローラ4から
出力されるアクテイブ信号ON1〜ON4とデー
タセツト回路14から指示される優先順信号に基
づいて、選択回路5は選択信号SLを出力する。
そして、選択回路5から出力される選択信号SL
に基づいて、マルチプレクサ6はコントローラ1
〜コントローラ4から出力されるアドレス信号
ADD1〜ADD4の内、今のCRTの走査位置に対
して有効なアドレス信号を選択してRAMアドレ
ス信号としてRAM9に出力する。一方、選択回
路5から出力される選択信号SLに基づいてコン
トローラ1〜コントローラ4から出力される指示
信号NPo1〜NPo4の1つが選択され、データ
反転回路10にNP信号が出力される。また、前
記選択信号SLに基づいて、マルチプレクサ7は
コントローラ1〜コントローラ4から出力される
有効分信号DEo1〜DEo4の内、RAMアドレス
信号を出力したコントローラからの有効分信号
DEoを選択して、RAMデータ有効分信号DEと
してデータ出力回路11に出力する。
データ出力回路11は、マルチプレクサ7より
出力されるRAMデータ有効分信号DEに基づい
て、RAM9より出力されてデータ反転回路10
を介したRAMデータの中から有効分だけを選択
して、順番にCRT13の走査タイミングに合せ
てパラレル/シリアル変換回路12へ出力してパ
ラレル/シリアル変換する。このようにして得ら
れたビデオ信号は、CRT13へ出力されてマル
チウインドウの画像が表示されるのである。
したがつて、第5図のようにウインドウが重な
つた場合、重なつている斜線領域の重なりの上下
は、データセツト回路14からの優先順信号によ
つて指定される第1ウインドウと第2ウインドウ
の優先順位を入れ替えるだけで変えることができ
る。またCRT画面中で1つのウインドウが上下
左右に移動するスクロール時には、パラメータ
lX,lYを書き替えるだけでよく、また、ウイン
ドウ内がパンニングするパンニング時には、1つ
のウインドウのスタートアドレスSAだけを書き
替えるだけでよく、非常に簡単で高速なウインド
ウ制御を可能にしている。更にウインドウの表示
を反転指示だけで制御できる。
次にコントローラの説明を行う。第6図にコン
トローラのブロツク図を示す。レジスタ21,2
2,25,26,27,28および29は、
各々、データセツト回路14から入力された上記
パラメータlX,lH,lYおよびlVと、スタートア
ドレスSAとビツトマツプ幅BHと反転指示NPを
格納する。lSレジスタ24は、水平走査で最初に
出力するスタートアドレスSAの画像データの中
で、どれだけが有効かを示すパラメータlSを格納
(第4図参照)し、EFレジスタ23は前回の演算
で指定されたRAMデータ有効分信号DEを格納
する。
lAレジスタ32は、水平走査方向の領域演算
を行う場合に使用するレジスタであり、第1カウ
ンタ33は垂直走査方向の領域演算を行う場合に
使用するダウンカウンタである。また、AXレジ
スタ34はアドレス生成演算を行う場合に使用す
るレジスタであり、第2カウンタ39は加算器3
6からの出力信号を取込みカウントすると共に、
アドレス信号ADDを出力する。
マルチプレクサ29,30,31は、各々lA
レジスタ32、第1カウンタ33、AXレジスタ
34に出力するデータを選択し、マルチプレクサ
35は効分信号DEoを出力する場合に使用する。
アンドゲート38は減算器37から出力される信
号HAと第1カウンタ33から出力される信号
VAの論理積の結果をアクテイブ信号ONとして
出力する。
以下、上記コントローラにおけるウインドウの
水平走査方向領域認識動作、および、ウインドウ
領域中にあるときのRAM8のアドレス算出動作
について説明する。
第7図はウインドウの水平走査方向領域認識の
フローチヤートである。このフローチヤートに従
つて水平走査方向領域認識を詳細に説明する。
ステツプS1で、水平走査がスタートすると、水
平走査方向で本コントローラがアクテイブである
か否かを表わす信号HAを“0”にして、水平走
査方向でアクテイブでないとする。
ステツプS2で、lXレジスタ21に格納されて
いるパラメータlXを、マルチプレクサ29によ
つて選択してlAレジスタ32に格納する。
ステツプS3で、lAレジスタ32の内容が0以
下であるか否かを判別し、0以下であればステツ
プS7に進み、そうでなければステツプS4に進む。
ステツプS4で、前回の演算で第1図のマルチプ
レクサ7から出力されたRAMデータ有効分信号
DEを取込み、EFレジスタ23に格納する。
ステツプS5で、減算器37でlAレジスタ32
の内容からEFレジスタ23の内容を減算し、そ
の結果をlAレジスタ32に再度格納する。
ステツプS6で、lAレジスタ32の内容が0以
下であるか否かを判別し、0以下であればステツ
プS7に進み、そうでなければステツプS5に戻る。
ステツプS7で、lAレジスタ32の内容が0以
下になると、CRTの走査位置がウインドウの水
平走査方向領域内に入つたので信号HAを“1”
にして、本コントローラが水平走査方向でアクテ
イブであるとする。
ステツプS8で、lHレジスタ22に格納されて
いるパラメータlHをlAレジスタ32に格納し、
最初に出力するデータ中の有効分はパラメータlS
で示される値であるから(第4図参照)、lSレジ
スタ24に格納されているパラメータlSを有効分
信号DEoとして出力する。
ステツプS9で、減算器37でlAレジスタ32
の内容からEFレジスタ23の内容を減算し、そ
の結果をlAレジスタ32に再度格納する。ここ
で、上記ステツプS8で有効分信号DEoとして出力
されたパラメータlSは、ステツプS7で本コントロ
ーラはアクテイブとなつているから第1図のマル
チプレクサ7でRAMデータ有効分信号DEとし
て選択されて本コントローラに再度入力され、
EFレジスタ23に格納されている。したがつて、
上述の減算は“lH−lS”となる。さらに、1つ
の画像データのデータ長を表わす32を次の有効
分信号DEoとして出力する。
ステツプS10で、lAレジスタ32の内容が32
以下であるか否かを判別し、32以下であればス
テツプS11に進み、そうでなければステツプS9
戻る。すなわち、ウインドウの水平走査方向の未
走査分の長さから次の画像データの有効長を減算
し、その結果が画像データ長である32以下にな
ると、次のCRT走査位置はウインドウ領域外に
なるとするのである。
ステツプS11で、上記ステツプS10で32以下に
なつたときのlAレジスタ32の内容を有効分信
号DEoとして出力する。
ステツプS12で、次のCRTの走査位置はウイン
ドウの水平走査方向領域外になるので信号HAを
“0”にして、本コントローラは水平走査方向で
アクテイブでないとし、ステツプS1に戻る。
第8図はウインドウの垂直走査方向領域認識の
フローチヤートである。このフローチヤートに従
つて垂直走査方向領域認識動作を詳細に説明す
る。
ステツプS21で、垂直走査がスタートすると、
垂直走査方向で本コントローラがアクテイブであ
るか否かを表わす信号VAを“0”にして、垂直
走査方向でアクテイブでないとする。
ステツプS22で、lYレジスタ25に格納されて
いるパラメータlYを、第1カウンタ33に格納
する。
ステツプS23で、CRTの水平走査ごとにダウン
カウンタである第1カウント33をカウントダウ
ンする。
ステツプS24で、第1カウンタ33の内容が0
以下か否かを判別し、0以下であればステツプ
S25に進み、そうでなければステツプS23に戻る。
ステツプS25で、第1カウンタ33の内容が0
以下になると、CRTの走査位置がウインドウの
垂直方向領域内に入つたので信号VAを“1”に
して本コントローラが垂直走査方向でアクテイブ
であるとする。
ステツプS26で、lVレジスタ26に格納されて
いるパラメータlVを第1カウンタ33に格納す
る。
ステツプS27で、CRTの水平走査ごとに、第1
カウンタ33をカウントダウンする。
ステツプS28で、第1カウンタ33の内容が0
以下か否かを判別し、0以下であればステツプ
S29に進み、そうでなければステツプS27に戻る。
ステツプS29で、第1カウンタ33の内容が0
以下になると、CRTの走査位置はウインドウの
垂直走査方向領域外であるので、信号VAを
“0”にして、本コントローラは垂直走査方向で
アクテイブでないとし、ステツプS21に戻る。
このようにして、例えば本コントローラを第2
図の第2ウインドウに対応する第1図のコントロ
ーラ3とすると、CRTの走査位置が第2図にお
けるP1にあるときは、走査位置P1は第2ウイン
ドウの水平走査方向領域Hおよび垂直走査方向領
域Vのいずれにも入らないので、上記第7図のフ
ローチヤートによつて出力される信号HA、第8
図のフローチヤートによつて出力される信号VA
は共に“0”となり、第6図のアンドゲート38
から出力されるアクテイブ信号ON3は“0”と
なる。
したがつて、このとき出力するアドレス信号
ADD3はマルチプレクサ6によつて選択されな
い。
CRTの走査位置がP2にあるときは、P2は第2
ウインドウの水平走査方向領域H内にあるが垂直
走査方向領域V内にはないので、信号HAは
“1”、信号VAは“0”となり、アンドゲート3
8から出力されるアクテイブ信号ON3は“0”
となる。したがつて、P1のときと同様にアドレ
ス信号ADD3は選択されない。
CRTの走査位置がP3にあるときは、P3は水平
走査方向領域Hおよび垂直走査方向領域Vに入る
ので、信号HA、信号VAは共に“1”となりア
クテイブ信号ON3は“1”となる。そして、後
述するようにしてコントローラ3から出力される
アドレス信号ADD3は、上記“1”となつたア
クテイブ信号ON3に基づく選択信号SLで、マル
チプレクサ6によつてRAMアドレス信号として
選択される。さらに、CRTの走査位置がP4にあ
るときは、P4は水平走査方向領域Hおよび垂直
走査方向領域V内にあるので、上記P3のときと
同様にアクテイブ信号ON3は“1”となる。そ
れと同時に、走査位置P4は、第1ウインドウの
水平、垂直両方向領域内にもあるのでコントロー
ラ2から出力されるアクテイブ信号ON2も
“1”となる。ところが、この場合は第1図のデ
ータセツト回路14から選択回路5にコントロー
ラ2の優先順位が高いことを表わす優先順信号が
出力されており、この優先順信号と“1”とであ
るアクテイブ信号ON2,ON3に基づく選択信
号SLによつて、マルチプレクサ6はアドレス信
号ADD3を選択せずに、コントローラ2から出
力されるアドレス信号ADD2を選択する。その
結果、走査位置P4には第1ウインドウの画像が
表示されるのである。
第9図はアドレス信号出力のフローチヤートで
ある。このフローチヤートに従つてコントローラ
からアドレス信号ADDを出力する動作を詳細に
説明する。
ステツプS41で、CRTの水平走査がスタートす
る。
ステツプS42で、SAレジスタ27に格納されて
いるスタートアドレスSAをAXレジスタ34に
格納する。
ステツプS43で、AXレジスタ34の内容(す
なわちスタートアドレスSA)と第2カウンタ3
9に格納する。
ステツプS44で、CRTの走査位置が、本コント
ローラに対応したウインドウの垂直走査方向領域
内であるか否かを判別し、領域内(すなわち、第
8図のフローチヤートにおいて信号VAが“1”)
であればステツプS45に進み、そうでなければ
(すなわち信号VAが“0”であれば)領域内に
入るまで待つ。
ステツプS45で、CRTの走査位置が、本コント
ローラに対応したウインドウの水平走査方向領域
内であるか否かを判別し、領域内(すなわち、第
7図のフローチヤートにおいて信号HAが“1”)
であればステツプS46に進み、そうでなければ
(すなわち信号HAが“0”であれば)領域内に
入るまで待つ。ここまでの間、第2カウンタ39
からは、アドレス信号ADDとしてスタートアド
レスSAが出力されるが、本コントローラはアク
テイブ状態ではないので、このアドレス信号
ADDは第1図のマルチプレクサ6で選択されな
い。
ステツプS46で、CRT走査位置がウインドウの
垂直、水平走査方向領域内(すなわち、アクテイ
ブ信号ONが“1”)であれば、第2カウンタ3
9は1回だけカウントアツプし、その内容をアド
レス信号ADDとして出力する。この間、本コン
トローラに対応したウインドウのメモリマツプ
(第4図参照)において、アドレスはスタートア
ドレスSAから、図中右方向に1データ分だけ進
行する。
ステツプS47で、CRTの走査位置がウインドウ
の水平走査方向領域内であるか否かを判別し、ま
た領域内にあればステツプS46に戻つて第2カウ
ンタ39をカウントアツプし、そうでなければス
テツプS48に進む。
ステツプS48で、第4図のメモリマツプ上でア
ドレスが順次図中右方向に進行して、ついに
CRTの走査位置がウインドウの水平走査方向領
域外に出ると、垂直走査スタートがスタートし、
加算器36でAXレジスタ34の内容(すなわ
ち、スタートアドレスSA)とBHレジスタ38
に格納されたビツトマツプ幅BHを加算して次の
水平走査のスタートアドレス(第4図中、上記ス
タートアドレスSAの下隣のアドレス)を算出し、
その結果を第2カウンタ39に格納すると共に、
アドレス信号ADDとして出力する。
ステツプS49で、CRTの走査位置がウインドウ
の垂直走査方向領域内か否かを判別し、まだ、領
域内であればステツプS45に戻り、ステツプS45
走査位置がウインドウの水平走査方向領域であれ
ば、CRTの次の水平走査時に再びステツプS46
第2カウンタ39をカウントアツプしながらアド
レスを出力する。そうでなければ、本コントロー
ラに対応したウインドウの全表示を終了し、ステ
ツプS41に戻る。
このようにして、例えば本コントローラを第2
図の第2ウインドウに対応する第1図のコントロ
ーラ3とすると、CRTの走査位置が第2ウイン
ドウの水平、垂直走査方向領域H,V内にあると
きは、コントローラ3は第4図のメモリマツプ上
のスタートアドレスSAから順次図中右方向にア
ドレスを算出してアドレス信号ADD3を出力す
る。そして、CRT走査位置が第2ウインドウの
水平走査方向領域H外に出ると、コントローラ3
は自動的に次の水平走査時のスタートアドレスを
算出して第2カウンタ39に設定し、CRTの次
の水平走査における走査位置が再び第2ウインド
ウの水平走査方向領域H内に入るのを待つ。再度
CRT走査位置が第2ウインドウの水平走査領域
H内に入ると、コントローラ3は上記次の水平走
査時のスタートアドレスから順次アドレスを算出
してアドレス信号ADD3を出力するのである。
すなわち、この画像情報表示装置は、まず、今
CRT13の走査位置が存在する背景またはウイ
ンドウに対応している1以上のコントローラか
ら、第7図および第8図のアルゴリズムで“1”
のアクテイブ信号ONが出力されると共に、第9
図のアルゴリズムで画像データのアドレスを示す
アドレス信号ADDが出力される。そうすると、
“1”のアクテイブ信号ONを出力したコントロ
ーラであつて、かつ、データセツト回路14から
与えられた優先順位の高いただ1つのコントロー
ラから出力されたアドレス信号ADDのみが選択
される。そして、そのアドレス信号ADD(すなわ
ち、RAMアドレス)で表わされるRAM9のア
ドレスから画像データが読出され、また反転指示
信号NPに基づいてその画像データが反転回路1
0で処理され、そしてその画像データの内RAM
データ有効信号DEで示される有効部分のみがデ
ータ出力回路11から出力されてCRT上に表示
される。CRTの走査位置が移動するに従つて以
上の動作を繰返して、マルチウインドウを表示す
るのである。
したがつて、この画像情報表示装置によればウ
インドウをストリツプとタイルに分割する必要が
ないので画像パラメータを少なく(1つのウイン
ドウに付き7つのパラメータ)でき、各ウインド
ウの重なりの優先順位や表示位置等を簡単に変更
することができる。さらに各ウインドウ毎の反転
表示制御が簡単にできると共に画像パラメータを
水平帰線時間中に読出す必要がなく、高速にマル
チウインドウを表示することができる。
<発明の効果> 以上より明らかなように、この発明は画像情報
を格納するメモリを有し、上記メモリに格納され
た画像情報を順次読出してCRTに表示する画像
情報表示装置において、 上記CRTに表示される画像上に設定された複
数の矩形領域に対応して設けられ、上記CRTの
走査位置が上記矩形領域内にあるか否かを表わす
アクテイブ信号と上記矩形領域の画像情報が格納
された上記メモリのアドレスを表わすアドレス信
号及び前記メモリの矩形領域の画像情報を反転さ
せるか否かを指示する指示信号とを夫々出力する
ところの複数のアドレス生成部と、 外部から入力される優先順信号と上記アドレス
生成部から出力される上記アクテイブ信号に基づ
いて、上記複数のアドレス生成部から出力される
複数のアドレス信号の内から有効な有効アドレス
信号を決定するアドレス決定部と、前記アドレス
決定部によつて決定された有効アドレス信号によ
つて上記メモリから読出される画像情報を、対応
のアドレス生成部から出力される反転させるか否
かの指示信号に応答して反転制御するデータ反転
回路とを備え、前記有効アドレス信号によりメモ
リから画像情報を順次読出して上記CRTに複数
矩形領域を表示する際に、矩形領域単位で反転表
示できるようにした画像情報表示装置としたもの
であり、マルチウインドウを表示するための画像
パラメータを少なくして各矩形領域の重なりの優
先順位や表示位置等の変更を簡単に実行すること
ができる。更に、各ウインドウ毎の反転表示制御
が簡単にできると共に画像パラメータを水平帰線
時間中に読出す必要がなく、高速にマルチウイン
ドウを表示することができる。
【図面の簡単な説明】
第1図はこの発明の画像情報表示装置の一実施
例のブロツク図、第2図はマルチウインドウの表
示例の図、第3図はウインドウの領域指定パラメ
ータの説明図、第4図は第3図のウインドウ領域
をウインドウマツプ上に示した図、第5図はウイ
ンドウの重なりを示す図、第6図は第1図におけ
るコントローラのブロツク図、第7図はウインド
ウの水平走査方向領域認識のフローチヤート、第
8図はウインドウの垂直走査方向領域認識のフロ
ーチヤート、第9図はアドレス信号出力のフロー
チヤート、第10図は従来のハードウエアウイン
ドウ方式におけるストリツプとタイルの説明図、
第11図は第10図におけるウインドウ・デイス
クリプタの構成例と対応する画面の説明図であ
る。 1,2,3,4…コントローラ、5…選択回
路、6,7,8…マルチプレクサ、9…RAM、
10…データ反転回路、11…データ出力回路、
13…CRT、14…データセツト回路、15…
CPU、21,22,23,24,25,26,
27,28,32,34,40…レジスタ、2
9,30,31,35…マルチプレクサ、33,
39…カウンタ、36…加算器、37…減算器、
38…アンドゲート。

Claims (1)

  1. 【特許請求の範囲】 1 画像情報を格納するメモリを有し、上記メモ
    リに格納された画像情報を順次読出してCRTに
    表示する画像情報表示装置において、 上記CRTに表示される画像上に設定された複
    数の矩形領域に対応して設けられ、上記CRTの
    走査位置が上記矩形領域内にあるか否かを表わす
    アクテイブ信号と上記矩形領域の画像情報が格納
    された上記メモリのアドレスを表わすアドレス信
    号及び前記メモリの矩形領域の画像情報を反転さ
    せるか否かを指示する指示信号とを夫々出力する
    ところの複数のアドレス生成部と、 外部から入力される優先順信号と上記アドレス
    生成部から出力される上記アクテイブ信号に基づ
    いて、上記複数のアドレス生成部から出力される
    複数のアドレス信号の内から有効な有効アドレス
    信号を決定するアドレス決定部と、 前記アドレス決定部によつて決定された有効ア
    ドレス信号によつて上記メモリから読出される画
    像情報を、対応のアドレス生成部から出力される
    反転させるか否かの指示信号に応答して反転制御
    するデータ反彫回路とを備え、前記有効アドレス
    信号によりメモリから画像情報を順次読出して上
    記CRTに複数の矩形領域を表示する際に、矩形
    領域単位で反転表示できるようにした画像情報表
    示装置。
JP62237898A 1987-09-22 1987-09-22 Image information display device Granted JPS6479823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62237898A JPS6479823A (en) 1987-09-22 1987-09-22 Image information display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62237898A JPS6479823A (en) 1987-09-22 1987-09-22 Image information display device

Publications (2)

Publication Number Publication Date
JPS6479823A JPS6479823A (en) 1989-03-24
JPH0585044B2 true JPH0585044B2 (ja) 1993-12-06

Family

ID=17022062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62237898A Granted JPS6479823A (en) 1987-09-22 1987-09-22 Image information display device

Country Status (1)

Country Link
JP (1) JPS6479823A (ja)

Also Published As

Publication number Publication date
JPS6479823A (en) 1989-03-24

Similar Documents

Publication Publication Date Title
EP0473391B1 (en) Display of scrolling background images composed of characters
US5754161A (en) Graphic display scrolling apparatus
US5047755A (en) Image information display apparatus
KR100770622B1 (ko) 중첩 표시 가능한 디스플레이 컨트롤러
JPS6145279A (ja) スム−ジング回路
JPH0426273B2 (ja)
JPH0526235B2 (ja)
JPH07262367A (ja) デジタル画像信号処理装置および方法
JPH0585044B2 (ja)
JPH0441831B2 (ja)
JP2609628B2 (ja) メモリアドレス制御装置
JP3307736B2 (ja) 画像データ転送装置
JP2002258827A (ja) 画像表示装置
JP4000693B2 (ja) 画像表示装置及び画像表示方法
JP2506960B2 (ja) ディスプレイ制御装置
JP2820068B2 (ja) 画像データ合成表示装置
JP2599045B2 (ja) 垂直方向拡大回路
JPH0567185A (ja) 画像表示処理装置
JPH04354069A (ja) 画像処理装置
JP3247441B2 (ja) 画像処理装置
JPS5881065A (ja) 多重ビデオスクロール表示装置
JPH04186293A (ja) 画像処理システム
JPH08336105A (ja) 画像データ表示制御方法及びこれを用いた画像表示制御装置
JPH03196189A (ja) 画像信号処理装置
JPH0863595A (ja) 画像の回転処理方法およびその装置