JPH0581915B2 - - Google Patents

Description

【発明の詳細な説明】

（発明の分野） この発明は、自動リズム演奏機能を有するとと
もに楽音発生および自動リズム音発生の制御を中
央処理装置（CPU）によつて行なうようにした
電子楽器に関する。 （発明の背景） 近年、マイクロプロセツサやこのマイクロプロ
セツサを用いたマイクロコンピユータシステム等
の発展に伴い、電子楽器の楽音発生制御をこのよ
うなマイクロプロセツサ等のCPUを用いて行な
うようになつてきた。 しかし、このような電子楽器においては、自動
リズム演奏機能を付加する場合、自動リズム音発
生は鍵盤における押鍵検出やパネルスイツチ走査
等とは別個の専用ICまたはCPU等を用いて制御
していた。 （発明の目的） この発明の目的は、楽音発生制御用のCPUを
備えた電子楽器において、自動リズム演奏装置を
付加するに際し、このCPUを自動リズム演奏の
制御に兼用し、通常時は鍵盤やパネルスイツチの
状態をCPUによつて検出してそれらの検出情報
に基づき楽音の発生を制御させるようにするとと
もに、自動リズム音発生時にはCPUにインタラ
プト（割込み）をかけてこれらの通常動作を停止
させ、リズム音の発生制御を優先的に行なわせる
という構想に基づき、自動リズム演奏装置を付加
する際における回路構成の簡略化を図ることにあ
る。換言すれば、この発明は、このようなCPU
制御による電子楽器に用いて好適な自動リズム演
奏装置を提供することを目的とする。 （発明の概要） 上記目的を達成するため、この発明に係る電子
楽器は、 複数の操作子を有し、発生すべき楽音を指示す
る演奏操作子手段と、 操作子楽音情報に基づき楽音信号を発生する楽
音発生手段と、 リズム音情報に基づきリズム音信号を発生する
リズム音発生手段と、 リズム演奏における複数のタイミングにおい
て、各タイミングで発生すべきリズム音信号を指
示するリズムパターンデータを記憶したパターン
記憶手段と を備え、前記パターン記憶手段に記憶されたリズ
ムパターンデータを読出し、該読出したリズムパ
ターンデータに基づき発生すべきリズム音に関す
るリズム音情報を前記リズム音発生手段に対して
出力することにより自動リズム演奏を行う電子楽
器において、 リズム演奏におけるリズムテンポを設定するた
めのテンポ設定操作子と、 テンポデータに対応した周期的な信号を発生す
る周期信号発生手段と、 (a) 前記演奏操作子手段の操作子の操作状態に基
づく楽音信号の発生を前記楽音発生手段に指示
する操作子楽音情報を前記楽音発生手段に対し
て出力する第１の処理と、 (b) 前記テンポ設定操作子で設定されるリズムテ
ンポに基づき前記周期信号発生手段に前記テン
ポデータを供給する第２の処理と、 (c) 前記周期信号発生手段から発生される周期的
な信号を割込信号として受けて、前記複数のタ
イミングのうちの自動リズム演奏の進行に応じ
た１つのタイミング分の自動リズム演奏に関す
る第３の処理であつて、前記第１の処理あるい
は第２の処理に割り込んで行われる処理と を実行するCPUと を備えたことを特徴とする。 以下図面を用いてこの発明の実施例を説明す
る。 （実施例の全体構成説明） 第１図はこの発明の１実施例に係る電子楽器の
構成を示す。 同図において、鍵盤１０は、図示しない上鍵盤
（UK）、下鍵盤（LK）およびペダル鍵盤（PK）
等を備え、演奏者の押鍵操作に応じた押鍵情報を
発生する。 パネル２０は、楽音選択用操作子２１とリズム
用操作子２２とを備え、楽音選択およびリズム種
類選択などの操作子情報を発生する。リズム用操
作子２２は、第２図に示すように、マーチ、ワル
ツ、スイング等のリズム種類を選択するためのリ
ズム選択スイツチ２３，２３−１，２３−２，
…、リズムの開始および停止を制御するスター
ト・ストツプスイツチ２４、リズム音におけるド
ラム系音量とシンバル（ノイズ）系音量との音量
比を設定するためのバランス設定子２５、リズム
音の音量（鍵盤音とのミキシング比）を設定する
ためのトータルボリウム２６、および自動リズム
演奏のテンポを設定するためのテンポ設定子２７
等を含んでいる。 なお、これらのバランス設定子２５、トータル
ボリウム２６およびテンポ設定子２７は多段のデ
イジタルスイツチ、または両端に電圧を印加した
可変抵抗器とこの可変抵抗器の摺動端子電圧を
Ａ／Ｄ変換するＡ／Ｄ変換器とを組み合せたもの
等を使用することができる。 中央処理装置（CPU）３１は、この電子楽器
全体の動作を制御する。このCPU３１には、ア
ドレスバスADBとデータバスDBとからなるバス
ライン３７が接続され、このバスライン３７に
は、プログラムメモリ３２、ワーキングメモリ３
３、リズムパターンメモリ３４、パターン先頭ア
ドレスメモリ３５および対数音量メモリ３６等の
記憶装置や、さらに、それぞれ、キースイツチイ
ンターフエース３８、パネルインターフエース３
９、鍵楽音インターフエース４０、リズムインタ
ーフエース４１およびパネルデータインターフエ
ース４２等の入出力インターフエースを介して上
述の鍵盤１０、パネル２０、鍵盤音形成回路６５
およびリズム音発生回路７０等の入出力装置が接
続されている。 CPU３１は、これらの鍵盤１０およびパネル
２０をそれぞれキースイツチインターフエース３
８およびパネルインターフエース３９を介し走査
して鍵盤１０の各鍵の押鍵状態および操作子の操
作状態を検出し、楽音に関する押鍵情報および楽
音選択用操作子情報を鍵楽音インターフエース４
０を介して鍵盤音形成回路６５に送出するととも
に、リズム音に関するリズム用操作子情報はスタ
ート・ストツプスイツチ２４およびテンポ設定子
２７等の情報をリズムインターフエース４１に送
出し、また、バランス設定子２５およびトータル
ボリウム２６等の情報をパネルデータインターフ
エース４２を介してリズム音発生回路７０に送出
する。さらに、後述するように、リズムインター
フエース４１から所定時間ごとのリズム音発生タ
イミング信号RINTが送出されると、リズム選択
スイツチ２３で選択されたリズム種類情報に対応
したリズム音に関する各種のデータをリズムイン
ターフエース４１を介してリズム音発生回路７０
に送出する。 鍵盤音形成回路６５はCPU３１からの楽音に
関する情報を入力して複数（例えば10個）の時分
割チヤンネルで鍵盤音データを形成し、これらの
データが時分割多重化された鍵盤音信号を発生す
る。リズム音発生回路７０はCPU３１からのリ
ズム音に関する各種の情報およびデータを入力し
て８個の時分割音源形成チヤンネルそれぞれにつ
いて１種類、計８種類の打楽器音信号を形成し、
これらの打楽器音信号を打楽器およびリズムの種
類によつて音源ごとに中央スピーカ向けと左スピ
ーカ向けとに振り分けて出力する。これらの鍵盤
音信号および中央スピーカ向け打楽器音信号は
Ｄ／Ａ変換器９１、増巾器９２およびスピーカ９
３を含む中央サウンドシステム９０を介し、また
左スピーカ向け打楽器音信号はＤ／Ａ変換器９
６、増巾器９７およびスピーカ９８を含む左サウ
ンドシステム９５を介してそれぞれ音響信号に変
換され発音される。 （各部の詳細説明） １ 記憶装置 プログラムメモリ３２は、CPU３１の制御
プログラムが格納されたリードオンメモリ
（ROM）である。 ワーキングメモリ３３はランダムアクセスメ
モリ（RAM）からなり、その一部にCPU３１
が制御プログラムを実行する際に発生する各種
データを一時格納するためのワーキングエリア
が設けられている。このワーキングエリアは第
１表に示すようなレジスタまたはフラグ等で構
成される。

【表】 なお、以下の説明においては各レジスタ等お
よびその内容は同一のラベル名で表わすものと
する。例えば拍数レジスタもその内容もいずれ
もHKPEとなる。また、第１表において、テ
ンポレジスタTEMPO、トータル音量レジスタ
TOTELVおよびリズム種類レジスタ
RHYPTNにはそれぞれリズム用操作子２２の
テンポ設定子２７、トータルボリウム２６およ
びリズム選択スイツチ２３の操作子情報が格納
され、また、ドラム系音量比レジスタ
RHDLEVおよびシンバル（ノイズ）系音量比
レジスタRHCLEVにはバランス設定子２５か
らの操作子情報が格納される。 リズムパターンメモリ３４は、ROMで構成
され、第３図ａに示すように、マーチ、ワル
ツ、…スイング等の各リズム種類ごとのリズム
パターンが格納されている。これらのリズムパ
ターンとしては、それぞれ第３図ｂの拡大図に
示すように、先頭アドレスに格納された楽器グ
ループナンバデータIGN、ならびに続く各ア
ドレスに格納された、各拍内タイミングにおけ
るイベントデータEVT、16進法表示で「OD」
（以下「＄OD」と記す）の拍エンドデータBE
およびリズムパターンの最後のリターンデータ
（小節エンドデータ）RNT（＄OF）が格納され
ている。 ここで楽器グループとは、マーチ、ワルツ等
のリズム音を発生するための楽器音をリズム音
発生回路７０における音源形成チヤンネル数の
８種類ずつ抽出して形成した楽器グループで、
この楽器グループごとにグループを形成する楽
器を各音源形成チヤンネルに割り当てている。
この実施例においては、マーチ、タンゴのリズ
ム音発生用に０、ワルツ、バラード用に１とい
うように０〜７の楽器グループナンバIGNに
対応する８つの楽器グループが設けられてお
り、例えば楽器グループナンバIGNの値が１
の場合はチヤンネル番号０〜７で表わされる各
チヤンネルに対しチヤンネル０はトツプシンバ
ル（TCY）、チヤンネル１はハイハツト
（HH）、…、チヤンネル５はスネアドラムブラ
ツシユロール（SDB）、…というようにワルツ
およびバラードのリズム音を発生するための８
種類の楽器が割り当てられている。この楽器グ
ループの概念を導入することにより、この電子
楽器においては各リズム種類ごとに最大８種類
の楽器音からなるオートリズムを発生すること
ができる。因みに従来のオートリズム演奏装置
においては全種類のリズム音で用いられる楽器
が音源形成チヤンネル数、例えば８種類であつ
て、１つのリズム音に用いられる楽器は音源形
成チヤンネル数より少ないのが通常であるが、
この実施例によると、例えばリズム種類ごとに
所望の８種類、全リズム種類では任意数の楽器
音を用いてリズム音を形成することも容易であ
る。 第１図の電子楽器は１ビートすなわち１拍の
１／１２を単位とするタイミングでリズムを発音す
るように構成されており、リズムパターンメモ
リ３４内のイベントデータEVTもこのビート
で示される12個の拍内タイミング順に格納され
ている。このイベントデータEVTは第３図ｃ
に示すように８ビツトのメモリの２バイトを用
い、第１バイトの下位４ビツト（第４〜１ビツ
ト）にイベントの発生する拍内タイミング
HTIM、第７〜５ビツトに音源を形成すべき
チヤンネルナンバCHN、第２バイトの上位４
ビツト（第８〜５ビツト）にその拍内タイミン
グで発生する打楽器音のピツチPITCH、第４
ビツトは空白ビツトで、第３〜１ビツトにその
打楽器音演奏の強弱すなわちそのタイミングで
発生する打楽器音が楽譜上でフオルテシモ
（ff）〜ピアニシモ（pp）のいずれであるかを
示すレベルデータLEVELが格納されている。
拍エンドデータBEは拍と拍との境界を示し、
リターンデータRNTはリズムパターンの最後
尾（リズムが１小節パターンであるときは小節
エンド）を示す。また、これらの拍エンドデー
タBEおよびリターンデータRNTは直前のイベ
ントデータEVTに示された拍内タイミング以
後、その拍内でのイベントすなわちリズム音の
発生はないことを示す。 第１図において、パターン先頭アドレスメモ
リ３５はリズムパターンメモリ３４における各
リズム種類のリズムパターンの先頭アドレスが
格納されており、リズム種類レジスタの内容
RHYPTNの入力により各リズムパターン先頭
アドレスを出力する変換ROMである。 対数音量メモリ３６はトータル音量
TOTLEVおよびドラム系音量比RHDLEVと
シンバル系音量比RHCLEVとを対数変換する
変換ROMである。これらの各音量および音量
比は対数変換された後演算され、各８ビツトの
シンバル系音量CLEVおよびドラム系音量
DLEVとしてパネルデータインターフエース４
２を介してリズム音発生回路７０に送出され
る。ここでシンバル系音量CLEVはトータル音
量TOTLEとシンバル系音量比RHCLEVとの
積として得られるが、上述の対数音量メモリ３
６において対数変換される結果、これらの対数
値の和として容易かつ速やかに演算することが
できる。 ２ リズムインターフエース４１ リズムインターフエース４１はCPU３１が
出力するリズム音源データを一時格納したり、
CPU３１からの指令によつて格納しているデ
ータをシリアルデータPTNDATに変換してリ
ズム音発生回路７０に転送したり、CPU３１
からのリズムスタート信号を入力したときおよ
びその後１ビートごとにCPU３１にデータ転
送処理を割り込みで行なわせるための割込信号
RINTを発生したりする。 第４図にリズムインターフエース４１の詳細
ブロツク図を示す。同図において、デコーダ４
３は、CPU３１（第１図）からアドレスバス
ADBに送出されるアドレス信号が、テンポレ
ジスタ４４、リズム音源データレジスタ４５、
チヤンネルレジスタ４６およびフアンクシヨン
レジスタ４７のいずれかを指定するものである
とき、そのアドレス信号に応じて各レジスタ４
４〜４７にロード信号RHYDEC１〜４を送出
する。従つてCPU３１がデータバスDBを介し
て送出するデータがCPU３１がアドレス指定
するレジスタに格納される。 テンポレジスタ４４にはテンポデータレジス
タTEMPOの内容が変更される都度、新たなテ
ンポデータTEMPOが格納され、テンポPOM
４８はテンポレジスタ４４の出力するテンポデ
ータTEMPOをカウンタ４９のプリセツトデー
タPSDに変換する。カウンタ４９はロード端
子LDすなわちOR回路５０の出力が“１”のと
きプリセツトデータPSDがプリセツトされ、
続いてクロツク発生回路５１の出力する一定周
波数のクロツク信号φをカウントし、オーバー
フローしたときに出力端子C₀に“１”を出力
する。この出力はOR回路５０の一方の入力端
子に入力され、カウンタ４９はオーバーフロー
するたびにプリセツトされる。すなわち、この
カウンタ４９はオーバーフロー値をＮ、プリセ
ツト値をＭとするとクロツク信号φの周波数を
１／（Ｎ−Ｍ）に分周してテンポ設定子２７
（第２図）に設定されたテンポの出力を発生す
る。なお、このカウンタ４９としてはプリセツ
トした後クロツク信号φをダウンカウントして
カウント値０で出力端子C₀に“１”を出力し、
クロツク信号φを１／Ｍに分周するものでもよ
く、また他の周知の可変分周形のカウンタでも
よい。OR回路５０の他方の入力端子はフアン
クシヨンレジスタ４７のスタート出力端子に接
続されており、フアンクシヨンレジスタ４７が
後述するスタート信号STARTを発生したとき
にもカウンタ４９をプリセツトする。このOR
回路の出力はさらに割込信号RINTとして
CPU３１に送出され、CPU３１はカウンタ４
９がプリセツトされると同時に後述の割込処理
動作を開始する。クロツク発生回路５１の出力
はOR回路５２の一方の入力端子に入力され、
OR回路５２の出力はクロツク発生回路５１の
リセツト端子に接続されているので、このクロ
ツク発生回路５１は出力を発生すると直ちにリ
セツトされ、従つて短いパルス巾のクロツク信
号φを発生する。また、このOR回路５２の他
方の入力端子には前記スタート信号STARTが
入力され、従つてスタート信号発生時にはカウ
ンタ４９がプリセツトされるとともにクロツク
発生回路５１もリセツトされる。 CPU３１（第１図）によつてリズムパター
ンメモリ３４から読み出されたイベントデータ
EVTは、３ビツトのレベルLEVEL、および４
ビツトのピツチPITCHが７ビツトのデータと
してリズム音源データレジスタ４５に格納さ
れ、チヤンネルナンバCHNはチヤンネルレジ
スタ４６に一時格納される。チヤンネルカウン
タ５３はチヤンネルタイミング信号ChTを０
から７まで繰り返しカウントし、比較器５４は
このチヤンネルカウンタ５３の出力とチヤンネ
ルレジスタ４６の出力するチヤンネルナンバ
CHNとを比較して、これらが一致したとき
AND回路５５を介してチヤンネル合致信号
CHEQを送出する。フリツプフロツプ５６はチ
ヤンネルレジスタ４６のロード信号RHYDEC
３によつてセツトされ、前記チヤンネル合致信
号CHEQによつてリセツトされるもので、チヤ
ンネル合致信号CHEQは比較器５４の出力とフ
リツプフロツプ５６のセツト出力Ｑとの論理積
として出力することにより、チヤンネルナンバ
CHNをロードした後は１回に限りチヤンネル
タイミング信号ChT前縁の微分波形としての
チヤンネル合致信号CHEQが出力される。この
チヤンネル合致信号CHEQはセレクタ５７の
SB端子に入力され、このチヤンネル合致信号
CHEQが発生したときのみ８ステージ７ビツト
のシフトレジスタ５８にリズム音源データレジ
スタ４５に格納されたレベルLEVEL、ピツチ
PITCH等のデータがロードされる。また、チ
ヤンネル合致信号CHEQはキーオン信号KON
として８ステージ１ビツトのシフトレジスタ５
９にOR回路６０を介して格納される。これら
のシフトレジスタ５８，５９およびチヤンネル
カウンタ５３はいずれも同一のチヤンネルタイ
ミング信号ChTによつて動作しているので、
リズム音源データレジスタ４５に格納されたデ
ータはシフトレジスタ５８，５９のチヤンネル
タイミングと同期してチヤンネルレジスタ４６
内のチヤンネルナンバCHNに対応するチヤン
ネルにロードされる。 フアンクシヨンレジスタ４７は、CPU３１
のアドレス指定によりデコーダ４３の出力
RHYDEC４が“１”のときにCPU３１からデ
ータバスDBを介して送出されるデータを取り
込む。このデータ値がＳ｜01のときは短い時間の
パルスであるスタート信号STARTを送出した
後レジスタ４７は自動的にクリアする。また、
データ値がＳ｜20のときはシフトレジスタ５８お
よび５９の８チヤンネル分の全データが後述す
るＰ／Ｓ変換器６１からシリアルな出力として
出力される時間トランスフア信号TRANSを出
力し、後は自動的にクリアする。 Ｐ／Ｓ変換器６１にはそのパラレルデータ入
力端子Ｐ２〜Ｐ９に、シフトレジスタ５８，５
９に８つの各チヤンネルごとに格納されたリズ
ムデータがチヤンネルタイミング信号ChTと
同期してチヤンネルごとに順次入力しており、
またロード端子LDにはチヤンネルタイミング
信号ChTが入力している。そしてフアンクシ
ヨンレジスタ４７がトランスフア信号TRANS
を発生すると、このＰ／Ｓ変換器６１はチヤン
ネルタイミング信号ChTが“１”の区間にＰ
１〜Ｐ９のデータを１チヤンネル分取り込み、
この取り込んだデータをチヤンネルタイミング
信号ChTが“０”の区間にシリアルデータ
PTNDATに変換してクロツク信号φでリズム
音発生回路７０に送出する。これを８回繰り返
すことにより、全８チヤンネル分のデータを送
出する。また、フアンクシヨンレジスタ４７か
らのトランスフア信号TRANSはインバータ６
２を介してAND回路６３の一方の入力端子に
供給され、このAND回路６３を非導通状態に
する。これにより、シフトレジスタ５９の出力
端からAND回路６３およびORゲート６０を介
してシフトレジスタ５９の入力端に至る循環路
が遮断される。すなわち、シフトレジスタ５９
に格納されたキーオン信号KONはＰ／Ｓ変換
器６１からリズム音発生回路７０に送出された
後、消去される。 なお、Ｐ１はマーカーまたは入力確認信号と
して常時“１”が入力され、このためリズム音
発生回路７０においては、データが転送される
と“０”連続入力データが少なくともＰ１で
“１”に変化するのでＰ２〜Ｐ９が全部“０”
のデータであつても最初のＰ１の“１”データ
によつて以下の“０”データがリズムインター
フエース４１から転送された有効なものである
ことを判別することができる。 ３ パネルデータインターフエース４２ 第１図において、パネルデータインターフエ
ース４２はCPU３１がリズム用操作子２２の
トータルボリウム２６およびバランス設定子２
５からそれぞれ読み込んだトータル音量
TOTLEVおよびドラム系音量比RHDLEV、
シンバル系音量比RHCLEVを対数変換し、か
つ演算して得た各８ビツトのシンバル系音量
CLEVおよびドラム系音量DLEVを16ビツトの
シリアルデータLVINTに変換してリズム音発
生回路７０に送出するとともにに、リズムパタ
ーンメモリ３４から読み出した楽器グループナ
ンバデータIGNをシリアルデータPANCDDに
変換してやはりリズム音発生回路７０に送出す
る。 ４ CPU３１ CPU３１は、ブログラムカウンタ（PC）、
Ａレジスタ(A)、Ｘレジスタ(X)およびＹレジスタ
(Y)等を有するマイクロプロセツサ等で構成され
る。 次に第５〜９図のフローチヤートを参照しな
がらCPU３１の動作を説明する。 通常動作モード 第５図を参照して、この電子楽器に電源が投
入されると、CPU３１はプログラムメモリ３
２に格納された制御プログラムに従つて動作を
開始する（ステツプ100）。ステツプ101では
CPU３１、ワーキングメモリ３３およびリズ
ムインターフエース４１等の各レジスタ、フラ
グ等をクリアして回路全体をイニシヤライズ
し、ステツプ102で鍵盤１０およびパネル２０
の各操作子を走査して変更のあつた操作子およ
びその操作子情報を検出する。この検出は、例
えば各操作子ごとの操作子情報とワーキングメ
モリ３３内に設けられている各レジスタ
TEMPO、TOTLEV、RHDLEV、
RHCLEV、RHYPTN等に格納された前回の
操作子情報との排他的論理和が０でない場合を
操作子情報変更すなわちイベント有りとして検
出することができる。なお、このステツプ102
ではリズムスタート・ストツプスイツチ２４が
スタートまたはストツプ側に押圧された場合に
もその操作子情報を検出する。操作子情報とし
ては例えばトータルボリウム２６およびバラン
ス設定子２５による設定値をそれぞれデイジタ
ルデータ０〜15で表わし、このデータをワーキ
ングメモリ３３のトータル音量レジスタ
TOTLEV、ドラム系音量比レジスタ
RHDLEVおよびシンバル系音量比レジスタ
RHCLEVに格納する。 ステツプ103ではステツプ102でイベントが検
出されたか否かを判定し、イベントがなければ
ステツプ102に戻つてさらにイベントの検出を
行ない、イベント有ならば以降のステツプにお
いて検出されたイベントの種類に応じた処理を
行なう。 ステツプ102で検出されたイベントが鍵の押
下もしくは解除または楽音選択用操作子２１の
押下による楽音変更であるときはステツプ110
に進む。ステツプ110では、各鍵データまたは
楽音選択データを処理して鍵楽音インターフエ
ース４０に出力する。鍵楽音インターフエース
４０はこれらのデータをさらに鍵楽音形成回路
６５に送出する。 前記イベントがスタート・ストツプスイツチ
２４によるスタート指令であれば、ステツプ
120でワーキングメモリ３３内のリズムランフ
ラグRHYRUNをセツトした後、ステツプ121
でリズムテンポを同期させる。これはリズムイ
ンターフエース４１のフアンクシヨンレジスタ
４７（第４図）にデータ＄01をロードしてフア
ンクシヨンレジスタ４７にスタート信号
STARTを発生させ、このスタート信号によつ
てカウンタ４９およびクロツク発生器５１をリ
セツトすることにより行なう。また、このスタ
ート信号STARTの発生によつてリズムインタ
ーフエース４１からCPU３１に割り込みがか
かり、CPU３１は後述する第７図のステツプ
200以降の割込処理RHIRQによりリズムイン
ターフエース４１およびパネルデータインター
フエース４２を介してリズム音発生回路７０に
リズム音に関する各シリアルデータ
PTNDAT、LVINT、PANCDD等を送出す
る。 ステツプ102におけるイベントがスタート・
ストツプスイツチ２４（第２図）によるリズム
ストツプであるときは、ステツプ131でデータ
転送命令を送出する。これは、リズムインター
フエース４１のフアンクシヨンレジスタ４７
（第４図）にデータ＄20をロードすることによ
つて行ない、この結果、リズム音源データ
PTNDATがリズム音発生回路７０に転送され
る。さらにステツプ132で第１表に示すリズム
ランフラグRHYRUN、拍変化時フラグ
RDISPF等のリズム関係レジスタおよびフラグ
をクリアする。 ステツプ102におけるイベントがテンポ設定
子２７によるテンポの変更であるときは、ステ
ツプ140でテンポデータTEMPOをリズムイン
ターフエース４１のテンポレジスタ４４（第４
図）にロードする。このテンポレジスタ４４に
格納されたテンポデータにより１ビートのピツ
チすなわちリズムパターンを読み出すテンポが
決定される。 ステツプ102におけるイベントがトータルボ
リウム２６またはバランス設定子２５の設定値
の変更であるときは、これら各操作子の値
TOTLEV、RHDLEV、RHCLEVをそれぞれ
対数音量メモリ３６を参照して対数に変換した
後加算（音量としては掛算）してシンバル系音
量CLEVおよびドラム系音量DLEVを求め、シ
リアルデータLVINTに変換してリズム音発生
回路７０に送出する。 ステツプ102におけるイベントがリズム選択
スイツチ２３の押下によるリズム種類
RHYPTNの変更であるときは、第６図に示す
リズムセツト処理RHYSET１６０を実行す
る。すなわち、ステツプ163では小節内タイミ
ングカウンタTIMINGの内容を参照して拍数
レジスタHKPEの拍数をタイミングTIMING
が０〜11なら１に、12〜23なら２に、24〜35な
ら３に、36〜47なら４にそれぞれセツトする。
これは変更後のリズムを変更前と同一のタイミ
ングで継続させるためで、ステツプ167で同一
拍数、同一拍内タイミングのリズムパターンデ
ータが格納されたアドレスにパターンポインタ
PHPNTをセツトする際に用いる。ステツプ
164ではリズムランフラグRHYRUNを検査し
リズム進行中であればステツプ165で拍エンド
フラグRHHENDをクリアする。これは拍エン
ドフラグRHHENDがセツトされたままになつ
ていると、変更後のリズムが変更時のタイミン
グ以降にイベントデータを有するときこれらの
イベントデータの読取をスキツプしてしまうか
らである（第９図ステツプ401参照）。変更後の
リズムにおいても変更時のタイミング以降にイ
ベントデータが存在しないときはリズムポイン
タRHPNTをセツトする際に拍エンドフラグ
RHHENDをセツトする。ステツプ164の判定
がリズム停止中のときはリズムストツプ処理の
際ステツプ132において拍エンドフラグ
RHHENDは既にクリアされているのでステツ
プ165をスキツプしてステツプ166に進む。 ステツプ166では、リズム種類レジスタの内
容RHYPTNで先頭パターンアドレスメモリ３
５をアドレスして選択されたリズム種類の先頭
アドレスを読み出して先頭アドレスレジスタ
RHYROMに格納する。ステツプ167ではリズ
ムパターンメモリ３４を先頭アドレス
RHYROMとパターンポインタRHPNTとの和
で示されるアドレスで指定して先頭アドレスか
らから順次読み出し、読み出された拍エンドデ
ータBEの数および拍内タイミングHTIMと拍
数HKPEおよびタイミングTIMINGとを比較
してパターンポインタRPNTをセツトする。
ステツプ168ではリズムパターンメモリ３４の
先頭アドレスRHYROMに格納された楽器グル
ープナンバIGNを読み出してパネルデータイ
ンターフエース４２に出力する。パネルデータ
インターフエース４２はこの楽器グループナン
バIGNをシリアルデータPANCDDに変換して
リズム音発生回路７０に送出する。 ステツプ169ではリズム種類RHYPTNが３
拍子および４拍子のいずれであるかを判定し、
３拍子であればステツプ170で、４拍子であれ
ばステツプ171で最大タイミングレジスタ
TMPMAXにそれぞれ１小節内の最大タイミ
ング数である35および47を記憶させる。 ステツプ102でイベント検出後、イベントの
種類ごとにステツプ110〜171の処理を終了する
と再びステツプ102に戻つて新たなイベントの
検出を行なう。 割込モード 前述したように第１図の電子楽器においては
スタート・ストツプスイツチ２７をスタートに
したとき、およびその後カウンタ４９が設定さ
れたテンポに従つて１拍の1/12すなわち１ビー
トをカウントする度にリズムインターフエース
４１からCPU３１に割込信号RINTが送出さ
れる。従つてCPU３１はリズムスタート時と
以後の１ビートごとに第７図の割込処理
INTRPT２００を実行する。 先ず、ステツプ201では割込処理終了後もと
の状態に復帰できるように各レジスタ、プログ
ラムカウンタ等をセーブし、続いて第８図に示
すリズム音発生データ出力処理RHIRQ２１０
を実行する。 第８図を参照して、ステツプ211でリズムラ
ンフラグRHYRUNを検査してリズムが進行中
か否かを判定する。この判断がNOすなわちリ
ズムが停止している場合はリズム音データを出
力する必要はないからこの処理RHIRQ２１０
を終了し、ステツプ260（第７図）で直ちに割り
込みを解除し、もとの第５または６図の通常モ
ードのルーチンに復帰する。ステツプ211でリ
ズムが進行中ならばリズムデータ出力サブルー
チンRHYCNV４００（第９図）に進む。 第９図を参照してステツプ401では拍エンド
フラグRHHENDを検査し、拍エンドであれば
以後拍オーバーするまでのタイミング
TMPCNTにイベントデータは存在しないから
そのままもとのルーチン（第８図）に戻る。拍
エンドでなければステツプ402でリズムポイン
タRHPNTの内容をＹレジスタにセツトし、
続いてステツプ403および404で読出パターン先
頭アドレスRHYROMとＹレジスタの内容（す
なわちリズムポインタの内容RHPNT）との
和でリズムパターンメモリ３４をアドレスして
第３図ｃの第１バイトのチヤンネルデータ
CHNおよび拍内タイミングデータHTIMを読
み出しＡレジスタおよびＸレジスタに格納す
る。次にステツプ405でＡレジスタの内容とＳ｜
OFとの論理積を求めＡレジスタの内容を下位
４ビツトの拍内タイミングデータだけ残し、ス
テツプ406でこの拍内タイミングとテンポカウ
ンタTMPCNTで示されるタイミングが一致す
るか否かを判定する。ステツプ406でこれらの
タイミングが一致していればこのデータは現在
処理すべきタイミングTMPCNTのもので有効
であるから、ステツプ407でポインタとしての
Ｙレジスタの内容を歩進させ、ステツプ408で
第３図ｃのイベントデータEVTの第２バイト
のピツチPITCHおよびレベルLEVELデータを
読み出してＡレジスタに格納する。ステツプ
409ではＡレジスタに格納されたピツチおよび
レベルデータをリズム音源データレジスタ４５
（第４図）に、また、Ｘレジスタに格納されて
いるチヤンネルナンバCHNはチヤンネルレジ
スタ４６（第４図）に出力する。 ステツプ410ではさらに次のイベントデータ
EVTを読み出すべくリズムポインタとしての
Ｙレジスタの内容をさらに歩進する。ステツプ
411〜414ではステツプ403〜406の手順を繰り返
しステツプ407〜414で現在のタイミング
TMPCNTと同一の拍内タイミングを有するイ
ベントデータEVTを全て読み出す。ステツプ
406または414において同一拍内タイミングを有
するイベントデータが存在しないときはステツ
プ415に進み、ステツプ405または413でＡレジ
スタに残したタイミングデータがＳ｜OD以上か
否かを判定する。拍内タイミングは必ずＳ｜Ｏ〜
Ｓ｜Ｂであるので、Ａレジスタの内容ＡがＳ｜OD
以上になるのは拍エンドデータBEかリターン
データRNTを読み取つたときである。そこで
上記判定でＡレジスタ≧Ｓ｜ODのときは次にス
テツプ416でＡレジスタ＝Ｓ｜OFか否か判定し、
Ａレジスタ＝Ｓ｜OFすなわちリターンであれば
ステツプ417でＹレジスタをクリアし、Ａレジ
スタ≠Ｓ｜OFすなわち拍エンドであればステツ
プ417をスキツプしてステツプ418に進む。ステ
ツプ418では拍エンドフラグRHHENDをセツ
トし、ステツプ419でＹレジスタの内容を歩進
し、ステツプ420でリズムポインタRHPNTに
Ｙレジスタの内容をセツトし、もとのルーチン
（第８図ステツプ240）に戻る。上記のステツプ
417、419および420の処理によりリターンデー
タRNTが検出されたときリズムポインタ
PHPNTは１にセツトされ、また拍エンドデー
タBEが検出されたときはリズムポインタ
RHPNTはステツプ419において拍エンドデー
タBEが格納された番地の次の番地を示すこと
となる。ステツプ415の判定において拍内タイ
ミングが拍エンドおよびリターンのいずれでも
ない場合はステツプ420に進み、リズムポイン
タPHPNTにタイミングTMPCNTと一致しな
い拍内タイミングを読み出したときの番地がそ
のまま格納された後第８図のルーチンのステツ
プ240に戻る。 第８図を参照して、ステツプ240ではリズム
インターフエース４１にデータ転送命令を送出
する。これはフアンクシヨンレジスタ４７（第
４図）をアドレスで指定してＳ｜20をロードする
ことによつて行なう。すると、フアクシヨンレ
ジスタ４６が転送信号TRANSを出力し、この
信号がＰ／Ｓ変換器６０に印加され、ステツプ
409でリズムインターフエース４１に出力され
シフトレジスタ５８にチヤンネルごとに格納さ
れているピツチおよびレベルデータならびにシ
フトレジスタ５９に格納されているキーオンデ
ータKONなどがＰ／Ｓ変換器６１で９ビツト
のシリアルデータPTNDATに変換されリズム
音発生回路７０（第１図）に送出される。 ステツプ241でテンポカウンタTMPCNTを
歩進してステツプ242でテンポカウンタの内容
TMPCNTから拍オーバーか否かを判定する。
１拍内のタイミングは０〜11の12個であるから
テンポカウンタの示すタイミングTMPCNTが
オーバーフローしたときは拍オーバーである。
ステツプ242で拍オーバーと判定されると、次
にステツプ243でタイミングカウンタTIMING
を歩進する。拍オーバーのときは小節オーバー
である可能性があるから、次にステツプ244で
ステツプ242の拍オーバーは小節オーバーか否
かをタイミングカウンタの内容TIMINGが最
大テンポ数TMPMAXに達したか否かで判定
する。小節オーバーであれば、ステツプ245で
拍エンドフラグRHHENDをリセツトし、ステ
ツプ246でタイミングカウンタTIMINGおよび
テンポカウンタTMPCNTをリセツトした後、
第７図のステツプ260に戻る。また拍オーバー
ではあるが小節オーバーでないときはステツプ
247で拍エンドフラグRHHENDをリセツトし、
ステツプ248でテンポカウンタTMPCNTをリ
セツトした後、第７図のステツプ260に戻る。
また拍オーバーではあるが小節オーバーでない
ときはステツプ247で拍エンドフラグ
RHHENDをリセツトし、ステツプ248でテン
ポカウンタTMPCNTをリセツトした後、第７
図のステツプ260に戻る。 ステツプ242の判定で拍オーバーでないとき
はステツプ249でタイミングカウンタTIMING
をインクリメントした後、ステツプ250で第７
図のステツプ260に戻る。 第７図を参照して、リズム音発生データ出力
処理RHIRQ（第８図）のステツプ211、246、
248および249からステツプ250でリターンした
後、ステツプ260ではこの割込処理INTRPTを
実行するために待避させていたプログラムカウ
ンタおよび各レジスタ等を復帰させ、割込前の
通常モード（第５および６図）の処理に戻る。 ５ リズム音発生回路７０ 第１０図はリズム音発生回路７０の詳細ブロ
ツク図を示す。このリズム音発生回路７０は
Ｓ／Ｐ変換器７１、セレクタ７２、８ステージ
７ビツトのシフトレジスタ７３、Ｓ／Ｐ変換ラ
ツチ回路７４、チヤンネルカウンタ７５、楽器
ナンババランスチヤンネルROM７６、リズム
音信号発生回路７７、エンベロープジエネレー
タ７８、Ｓ／Ｐ変換回路７９、音量セレクタ８
０、レベル制御回路８１およびスピーカセレク
タ８２を具備し、制御部３０（第１図）のリズ
ムインターフエース４１およびパネルデータイ
ンターフエース４２からシリアルに送出される
リズムに関するデータPTNDAT、LVINT、
PANCDDを入力し、８個の時分割チヤンネル
のそれぞれにおいて打楽器音信号を発生する。 このリズム音発生回路７０全体はクロツク信
号φ_ABで駆動され、８つのリズム音源形成チヤ
ンネルがこのクロツク信号φ_ABの１周期ごとに
順次区切られるタイムスロツトごとに時分割で
形成される。この８つのチヤンネルのそれぞれ
に楽器グループを構成する８種類の打楽器が１
つずつ割り当てられる。 Ｓ／Ｐ変換器７１はリズムインターフエース
４１（第１図）から転送されるシリアルデータ
PTNDATをパラレルデータに変換するととも
に８チヤンネル分のパラレルデータを内蔵する
バツフアーメモリに一時格納し、チヤンネルカ
ウンタ７５と同期して１チヤンネル分ずつ出力
端子Ｐ９〜Ｐ２に出力する。 セレクタ７２は普段はセレクト端子SBが
“０”であるから入力端子Ａに入力する信号を
出力する。従つてシフトレジスタ７３は一旦入
力した信号をクロツクφ_ABごとに順次シフトし
て循環させながら記憶している。このシフトレ
ジスタ７３はＳ／Ｐ変換器７１の出力端Ｐ２に
キーオン信号KONが発生してセレクタ７２の
セレクト端子SBが“１”のときＳ／Ｐ変換器
７１の出力端Ｐ９〜Ｐ３に発生するリズム音源
データが入力される。この場合、送出側のリズ
ムインターフエース４１（第１図）とチヤンネ
ルを一致させるためには、例えばフアンクシヨ
ンレジスタ４７（第４図）のトランスフア信号
をチヤンネルカウンタ５３のチヤンネル０に同
期して発生させ、必らずチヤンネル０から順に
チヤンネル７までのデータを転送するととも
に、受入側のリズム音発生回路７０においては
Ｓ／Ｐ変換器７１の出力をチヤンネルカウンタ
７５の出力するチヤンネル番号が０のところか
ら順にチヤンネルカウンタ７５の出力またはシ
ステムクロツクφ_ABと同期して出力させる。 Ｓ／Ｐ変換ラツチ回路７４はパネルデータイ
ンターフエース４２（第１図）から転送される
楽器グループナンバデータIGNを含む８ビツ
トのシリアルデータPANCDDをパラレルデー
タに変換するとともにこのパラレルデータを次
にシリアルデータPANCDDが入力するまでラ
ツチする。 チヤンネルカウンタ７５はシステムクロツク
信号φ_ABをカウントして０〜７のチヤンネルナ
ンバCHNを出力する。 楽器ナンババランスチヤンネルROM７６は
楽器グループナンバIGNとチヤンネルカウン
ト値が入力されると、５ビツトの楽器ナンバ
INOすなわち楽器名と、この楽器がシンバル
（ノイズ）系とドラム系のいずれであるかを示
す１ビツトの音源群信号BALと、この楽器音
を発音するスピーカが中央か左かを示す１ビツ
トの発音制御信号CHAとを発生する変換ROM
である。 リズム音信号発生回路７７は楽器ナンババラ
ンスチヤンネルROM７６の出力する５ビツト
の楽器ナンバINOおよびシフトレジスタ７３
の出力する４ビツトのピツチデータPITCHに
基づいて打楽器音波形を発生する。このリズム
音信号発生回路としては公知の波形メモリ方式
または演算方式のものを用いることができる。
波形メモリ方式の場合は楽器ナンバINOおよ
びピンチデータPITCHでメモリのスタート・
エンドアドレスを指定する。演算方式の場合は
ピツチの決定および音色を決定するための定数
の設定を楽器ナンバINOで行ない、ピツチデ
ータPITCHはピツチの若干の修正に用いる。 エンベロープジエネレータ７８はＳ／Ｐ変換
器７１の出力端Ｐ２に発生するキーオン信号
KONをアタツクとして楽器ナンババランスチ
ヤンネルROM７６の出力する楽器ナンバINO
で定まるエンベロープデータEGを発生する。 Ｓ／Ｐ変換回路７９はパネルデータインター
フエース４２の出力するシンバル系音量CLEV
およびドラム系音量DLEVからなるシリアルデ
ータLVINTをパラレルデータに変換して一時
記憶する。 音量セレクタ８０は楽器ナンババランスチヤ
ンネルROM７６の発生する音源群信号BALに
従いシンバル系音量CLEVまたはドラム系音量
DLEVのいずれかを選択してレベル制御回路８
１に送出する。 レベル制御回路８１は例えば乗算器よりな
り、リズム音信号発生回路７７からの音源波形
データ、音量セレクタ８０からのシンバル系音
量CLEVまたはドラム系音量DLEV、シフトレ
ジスタ７３からのレベルデータLEVELおよび
エンベロープジエネレータ７８からのエンベロ
ープデータEGをチヤンネルごとに演算して時
分割多重化した打楽器音信号を発生する。 スピーカセレクタ８２は楽器ナンババランス
チヤンネルROM７６の発生する発音チヤンネ
ル信号に基づき、レベル制御回路８１で発生し
た打楽器音信号をそれぞれ中央および左チヤン
ネルサウンドシステム９０および９５（第１
図）の振り分けて出力する。 なお、ここで説明した実施例の電子楽器の各
ブロツクと本発明の構成要件とは、ほぼ以下の
ように対応する。ただし、以下の記載では、先
に実施例の電子楽器の各ブロツクを掲げ、後に
該ブロツクに対応する本発明の構成要件を掲げ
る。 鍵盤１０（第１図）など…演奏操作子手段 鍵盤音形成回路６５（第１図）など…楽音
発生手段 リズム音発生回路７０（第１図）など…リ
ズム音発生手段 リズムパターンメモリ３４（第１図）など
…パターン記憶手段 テンポ設定子２７（第１図）など…テンポ
設定操作子 カウンタ４９などリズムインターフエース
４１（第４図）のうち特に割込信号RINTの
出力に係る部分など…周期信号発生手段 中央処理装置（CPU）３１…CPU （発明の効果） 以上のようにこの発明によると、自動リズム演
奏装置を付加するに際し、電子楽器における楽音
の発生を制御しているCPUを用いてリズム音の
発生を制御するようにしているため、リズム音発
生制御用としての別個のCPUもしくは専用ICが
不要となり回路構成の簡略化および装置のコスト
ダウンを図ることができる。 なお、第３の処理である自動リズムに関する処
理は、鍵盤音とは異なり、操作者によつて任意に
設定されたテンポに応じたタイミング（周期）で
繰返し行われるので、常時行う必要がない。一
方、演奏操作子の操作はいつ行われるか判らない
ので、第１の処理である演奏操作子の操作に応じ
た処理は高い頻度で行う必要がある。本発明によ
れば、自動リズムに関する処理を、操作者が設定
した任意のテンポに応じたタイミングにおいての
み割り込みによつて行つているので効率がよく、
CPUのクロツク周波数を高くすることなく演奏
操作子の操作に応じた処理の方を総体的に頻繁に
行うことができる。

【図面の簡単な説明】

第１図はこの発明の１実施例に係る電子楽器の
ブロツク構成図、第２図は第１図の楽器のパネル
のリズム部における各操作子の配置図、第３図は
第１図の楽器のリズムパターンメモリに格納され
たデータ構成図、第４図は第１図の楽器のリズム
インターフエースの詳細ブロツク図、第５〜９図
は第１図の楽器の動作説明のためのフローチヤー
ト、そして、第１０図は第１図の楽器のリズム音
発生回路の詳細ブロツク図である。 １０：鍵盤、２１：楽音選択用操作子、２２：
リズム用操作子、２３，２３−１，２３−２，
…：リズム選択スイツチ、３１：CPU、３４：
リズムパターンメモリ、４１：リズムインターフ
エース、６５：鍵盤音形成回路、７０：リズム音
発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数の操作子を有し、発生すべき楽音を指示
   する演奏操作子手段と、 操作子楽音情報に基づき楽音信号を発生する楽
   音発生手段と、 リズム音情報に基づきリズム音信号を発生する
   リズム音発生手段と、 リズム演奏における複数のタイミングにおい
   て、各タイミングで発生すべきリズム音信号を指
   示するリズムパターンデータを記憶したパターン
   記憶手段と を備え、前記パターン記憶手段に記憶されたリズ
   ムパターンデータを読出し、該読出したリズムパ
   ターンデータに基づき発生すべきリズム音に関す
   るリズム音情報を前記リズム音発生手段に対して
   出力することにより自動リズム演奏を行う電子楽
   器において、 リズム演奏におけるリズムテンポを設定するた
   めのテンポ設定操作子と、 テンポデータに対応した周期的な信号を発生す
   る周期信号発生手段と、 (a) 前記演奏操作子手段の操作子の操作状態に基
   づく楽音信号の発生を前記楽音発生手段に指示
   する操作子楽音情報を前記楽音発生手段に対し
   て出力する第１の処理と、 (b) 前記テンポ設定操作子で設定されるリズムテ
   ンポに基づき前記周期信号発生手段に前記テン
   ポデータを供給する第２の処理と、 (c) 前記周期信号発生手段から発生される周期的
   な信号を割込信号として受けて、前記複数のタ
   イミングのうちの自動リズム演奏の進行に応じ
   た１つのタイミング分の自動リズム演奏に関す
   る第３の処理であつて、前記第１の処理あるい
   は第２の処理に割り込んで行われる処理と を実行するCPUと を備えたことを特徴とする電子楽器。