JPH0580744A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0580744A JPH0580744A JP3267174A JP26717491A JPH0580744A JP H0580744 A JPH0580744 A JP H0580744A JP 3267174 A JP3267174 A JP 3267174A JP 26717491 A JP26717491 A JP 26717491A JP H0580744 A JPH0580744 A JP H0580744A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frame buffer
- register group
- registers
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】 表示画面のスクロールあるいは表示画面上の
矩形領域の移動などの処理を高速化する。 【構成】 ＣＲＴ５の画面上の移動前の位置に相当する
フレームバッファメモリ１のアドレスから読出された画
像データはレジスタ群２に送出される。レジスタ群２は
フレームバッファメモリ１から読出された画像データを
保持する。レジスタ群２に保持された画像データは画面
上の移動後の位置に相当するフレームバッファメモリ１
のアドレスに書込まれる。フレームバッファメモリ１に
書込まれた画像データをＣＲＴ５の画面上に表示するこ
とで、矩形領域内の画像データの表示位置を移動する。
矩形領域の移動などの処理を高速化する。 【構成】 ＣＲＴ５の画面上の移動前の位置に相当する
フレームバッファメモリ１のアドレスから読出された画
像データはレジスタ群２に送出される。レジスタ群２は
フレームバッファメモリ１から読出された画像データを
保持する。レジスタ群２に保持された画像データは画面
上の移動後の位置に相当するフレームバッファメモリ１
のアドレスに書込まれる。フレームバッファメモリ１に
書込まれた画像データをＣＲＴ５の画面上に表示するこ
とで、矩形領域内の画像データの表示位置を移動する。
Description
【０００１】
【技術分野】本発明は画像処理装置に関し、特に画像デ
ータの移動表示に関する。
ータの移動表示に関する。
【０００２】
【従来技術】従来、画像処理装置においては、表示画面
のスクロールあるいは表示画面上のウィンドウなどの矩
形領域の移動を行おうとする場合、プロセッサによって
表示用のフレームバッファメモリから画像データを読出
し、該画像データに基づいてプロセッサで生成された移
動後の画像データをフレームバッファに書込むという処
理を行っている。
のスクロールあるいは表示画面上のウィンドウなどの矩
形領域の移動を行おうとする場合、プロセッサによって
表示用のフレームバッファメモリから画像データを読出
し、該画像データに基づいてプロセッサで生成された移
動後の画像データをフレームバッファに書込むという処
理を行っている。
【０００３】このような従来の画像処理装置では、フレ
ームバッファメモリとプロセッサとの間のデータの入出
力がバスを介して行われているので、データ転送性能が
バス幅で制限されてしまい、表示画面のスクロールある
いは表示画面上の矩形領域の移動などの処理性能が遅く
なるという問題がある。
ームバッファメモリとプロセッサとの間のデータの入出
力がバスを介して行われているので、データ転送性能が
バス幅で制限されてしまい、表示画面のスクロールある
いは表示画面上の矩形領域の移動などの処理性能が遅く
なるという問題がある。
【０００４】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、表示画面のスクロール
あるいは表示画面上の矩形領域の移動などの処理を高速
化することができる画像処理装置の提供を目的とする。
点を除去すべくなされたもので、表示画面のスクロール
あるいは表示画面上の矩形領域の移動などの処理を高速
化することができる画像処理装置の提供を目的とする。
【０００５】
【発明の構成】本発明による画像処理装置は、表示装置
に表示する画像データを格納するフレームバッファを有
する画像処理装置であって、前記フレームバッファに対
する１回のアクセスで前記フレームバッファから複数の
ピクセルデータを読出す読出し手段と、前記読出し手段
によって前記フレームバッファから読出された複数のピ
クセルデータを保持する保持手段と、前記フレームバッ
ファに対する１回のアクセスで前記保持手段に保持され
た前記複数のピクセルデータを前記表示装置での移動位
置に対応する前記フレームバッファのアドレスに書込む
書込み手段とを設けたことを特徴とする。
に表示する画像データを格納するフレームバッファを有
する画像処理装置であって、前記フレームバッファに対
する１回のアクセスで前記フレームバッファから複数の
ピクセルデータを読出す読出し手段と、前記読出し手段
によって前記フレームバッファから読出された複数のピ
クセルデータを保持する保持手段と、前記フレームバッ
ファに対する１回のアクセスで前記保持手段に保持され
た前記複数のピクセルデータを前記表示装置での移動位
置に対応する前記フレームバッファのアドレスに書込む
書込み手段とを設けたことを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、フレームバッファメモリ１
は各々画像データを格納するＶＲＡＭ（ビデオランダム
アクセスメモリ）１１，１２からなり、アドレスバス10
0 を介して供給されるアドレスＡ1 〜Ａ10によってアク
セスされる。ここで、ＶＲＡＭ１１，１２のうちどちら
にアクセスするかは、アドレスバス100を介してＶＲＡ
Ｍ１１，１２各々のライトイネーブルピン（ＷＥ）に供
給される下位１ビットのアドレスＡ10の値によって制御
される。
ック図である。図において、フレームバッファメモリ１
は各々画像データを格納するＶＲＡＭ（ビデオランダム
アクセスメモリ）１１，１２からなり、アドレスバス10
0 を介して供給されるアドレスＡ1 〜Ａ10によってアク
セスされる。ここで、ＶＲＡＭ１１，１２のうちどちら
にアクセスするかは、アドレスバス100を介してＶＲＡ
Ｍ１１，１２各々のライトイネーブルピン（ＷＥ）に供
給される下位１ビットのアドレスＡ10の値によって制御
される。
【０００８】レジスタ群２は各々１ピクセルの画像デー
タを保持するレジスタ２１〜２４からなり、レジスタ２
１，２３はデータバス101 を介してＶＲＡＭ１１に接続
され、レジスタ２２，２４はデータバス102 を介してＶ
ＲＡＭ１２に接続されている。ここで、ＶＲＡＭ１１，
１２のシリアルデータは夫々データバス103 ，104 を介
してセレクタ３に送出され、ＶＲＡＭ１１，１２のシリ
アルデータのうち一方がセレクタ３で選択される。セレ
クタ３で選択されたシリアルデータはデータバス105 を
介して表示制御部４に送出され、データバス106 を介し
て表示制御部４からＣＲＴ５に送出されて表示される。
タを保持するレジスタ２１〜２４からなり、レジスタ２
１，２３はデータバス101 を介してＶＲＡＭ１１に接続
され、レジスタ２２，２４はデータバス102 を介してＶ
ＲＡＭ１２に接続されている。ここで、ＶＲＡＭ１１，
１２のシリアルデータは夫々データバス103 ，104 を介
してセレクタ３に送出され、ＶＲＡＭ１１，１２のシリ
アルデータのうち一方がセレクタ３で選択される。セレ
クタ３で選択されたシリアルデータはデータバス105 を
介して表示制御部４に送出され、データバス106 を介し
て表示制御部４からＣＲＴ５に送出されて表示される。
【０００９】図２は本発明の一実施例による表示画面上
でのスクロールを示す図である。これら図１および図２
を用いて本発明の一実施例の動作について説明する。
尚、本実施例ではプロセッサ（図示せず）からの１回の
命令でフレームバッファメモリ１とレジスタ群２との間
でデータ転送できる領域（バウンダリ）が水平方向に連
続した４ピクセルとなっている。
でのスクロールを示す図である。これら図１および図２
を用いて本発明の一実施例の動作について説明する。
尚、本実施例ではプロセッサ（図示せず）からの１回の
命令でフレームバッファメモリ１とレジスタ群２との間
でデータ転送できる領域（バウンダリ）が水平方向に連
続した４ピクセルとなっている。
【００１０】図２に示すように、ＣＲＴ５の画面上の矩
形領域ａ内において位置ａ1 の画像データ「1234」を位
置ａ2 に移動する場合、まず位置ａ1 に相当するフレー
ムバッファメモリ１のアドレスから画像データ「1234」
が読出されてレジスタ群２に送出される。すなわち、位
置ａ1 に相当するＶＲＡＭ１１，１２のアドレスから画
像データ「1 」，「2 」が読出されると、画像データ
「1 」，「2 」は夫々データバス101 ，102 を介してレ
ジスタ群２のレジスタ２１，２２に保持される。
形領域ａ内において位置ａ1 の画像データ「1234」を位
置ａ2 に移動する場合、まず位置ａ1 に相当するフレー
ムバッファメモリ１のアドレスから画像データ「1234」
が読出されてレジスタ群２に送出される。すなわち、位
置ａ1 に相当するＶＲＡＭ１１，１２のアドレスから画
像データ「1 」，「2 」が読出されると、画像データ
「1 」，「2 」は夫々データバス101 ，102 を介してレ
ジスタ群２のレジスタ２１，２２に保持される。
【００１１】次に、ＶＲＡＭ１１，１２のアドレスが１
つ更新され、ＶＲＡＭ１１，１２の連続するアドレスか
ら画像データ「3 」，「4 」が読出される。ＶＲＡＭ１
１，１２から読出された画像データ「3 」，「4 」は夫
々データバス101 ，102 を介してレジスタ群２のレジス
タ２３，２４に保持される。
つ更新され、ＶＲＡＭ１１，１２の連続するアドレスか
ら画像データ「3 」，「4 」が読出される。ＶＲＡＭ１
１，１２から読出された画像データ「3 」，「4 」は夫
々データバス101 ，102 を介してレジスタ群２のレジス
タ２３，２４に保持される。
【００１２】レジスタ群２のレジスタ２１〜２４に夫々
保持された画像データ「1 」，「2」，「3 」，「4 」
は位置ａ2 に相当するＶＲＡＭ１１，１２のアドレスに
書込まれる。この場合、ＶＲＡＭ１１，１２のライトイ
ネーブルピンにはイネーブル信号が入力される。また、
画像データ「1 」，「2 」，「3 」，「4 」のＶＲＡＭ
１１，１２への書込みは読出し時と同様に、レジスタ２
１，２２に保持された画像データ「1 」，「2 」がまず
位置ａ2 に相当するＶＲＡＭ１１，１２のアドレスに書
込まれる。次に、ＶＲＡＭ１１，１２のアドレスが１つ
更新され、その更新されたＶＲＡＭ１１，１２のアドレ
スにレジスタ２３，２４に夫々保持された画像データ
「3 」，「4 」が書込まれる。これによって、矩形領域
ａ内の位置ａ1 の画像データ「1234」が位置ａ2 に移動
されることになる。
保持された画像データ「1 」，「2」，「3 」，「4 」
は位置ａ2 に相当するＶＲＡＭ１１，１２のアドレスに
書込まれる。この場合、ＶＲＡＭ１１，１２のライトイ
ネーブルピンにはイネーブル信号が入力される。また、
画像データ「1 」，「2 」，「3 」，「4 」のＶＲＡＭ
１１，１２への書込みは読出し時と同様に、レジスタ２
１，２２に保持された画像データ「1 」，「2 」がまず
位置ａ2 に相当するＶＲＡＭ１１，１２のアドレスに書
込まれる。次に、ＶＲＡＭ１１，１２のアドレスが１つ
更新され、その更新されたＶＲＡＭ１１，１２のアドレ
スにレジスタ２３，２４に夫々保持された画像データ
「3 」，「4 」が書込まれる。これによって、矩形領域
ａ内の位置ａ1 の画像データ「1234」が位置ａ2 に移動
されることになる。
【００１３】表示画面上のウィンドウの内部に完全に含
まれている領域や、ウィンドウの右端または左端に境界
が一致している領域の場合、その領域をフレームバッフ
ァメモリ１からレジスタ群２に読出し、数ピクセル上の
領域にそのまま書込むことによって、１サイクルで４ピ
クセル移動させることができる。この移動動作を繰返し
行うことによって、表示画面のスクロールを高速に行う
ことができる。
まれている領域や、ウィンドウの右端または左端に境界
が一致している領域の場合、その領域をフレームバッフ
ァメモリ１からレジスタ群２に読出し、数ピクセル上の
領域にそのまま書込むことによって、１サイクルで４ピ
クセル移動させることができる。この移動動作を繰返し
行うことによって、表示画面のスクロールを高速に行う
ことができる。
【００１４】図３は本発明の他の実施例の構成を示すブ
ロック図である。図において、本発明の他の実施例は図
１に示すＶＲＡＭ１１，１２のライトイネーブルピンに
マスク制御回路６を接続した以外は本発明の一実施例と
同様の構成となっており、同一構成要素には同一符号を
付してある。また、それら同一構成要素の動作も本発明
の一実施例と同様である。
ロック図である。図において、本発明の他の実施例は図
１に示すＶＲＡＭ１１，１２のライトイネーブルピンに
マスク制御回路６を接続した以外は本発明の一実施例と
同様の構成となっており、同一構成要素には同一符号を
付してある。また、それら同一構成要素の動作も本発明
の一実施例と同様である。
【００１５】マスク制御回路６はＶＲＡＭ１１，１２の
ライトイネーブルピンへのイネーブル信号の出力を制御
し、レジスタ群２からＶＲＡＭ１１，１２への画像デー
タのピクセル毎の書込み禁止制御を行っている。
ライトイネーブルピンへのイネーブル信号の出力を制御
し、レジスタ群２からＶＲＡＭ１１，１２への画像デー
タのピクセル毎の書込み禁止制御を行っている。
【００１６】図４は本発明の他の実施例による表示画面
上でのスクロールを示す図である。これら図３および図
４を用いて本発明の他の実施例の動作について説明す
る。尚、本実施例では本発明の一実施例と同様に、プロ
セッサからの１回の命令でフレームバッファメモリ１と
レジスタ群２との間でデータ転送できる領域が水平方向
に連続した４ピクセルとなっている。
上でのスクロールを示す図である。これら図３および図
４を用いて本発明の他の実施例の動作について説明す
る。尚、本実施例では本発明の一実施例と同様に、プロ
セッサからの１回の命令でフレームバッファメモリ１と
レジスタ群２との間でデータ転送できる領域が水平方向
に連続した４ピクセルとなっている。
【００１７】図４に示すように、ＣＲＴ５の画面上にお
いて矩形領域ｂ内の位置ｂ1 の画像データ「123 」を位
置ｂ2 に移動する場合、まず位置ｂ1 に相当するフレー
ムバッファメモリ１のアドレスから矩形領域ｂ内の画像
データ「123 」および矩形領域ｂ外の画像データ「4 」
が読出されてレジスタ群２に送出される。すなわち、位
置ｂ1 に相当するＶＲＡＭ１１，１２のアドレスから画
像データ「1 」，「2」が読出されると、画像データ「1
」，「2 」は夫々データバス101，102 を介してレジス
タ群２のレジスタ２１，２２に保持される。
いて矩形領域ｂ内の位置ｂ1 の画像データ「123 」を位
置ｂ2 に移動する場合、まず位置ｂ1 に相当するフレー
ムバッファメモリ１のアドレスから矩形領域ｂ内の画像
データ「123 」および矩形領域ｂ外の画像データ「4 」
が読出されてレジスタ群２に送出される。すなわち、位
置ｂ1 に相当するＶＲＡＭ１１，１２のアドレスから画
像データ「1 」，「2」が読出されると、画像データ「1
」，「2 」は夫々データバス101，102 を介してレジス
タ群２のレジスタ２１，２２に保持される。
【００１８】次に、ＶＲＡＭ１１，１２のアドレスが１
つ更新され、ＶＲＡＭ１１，１２の連続するアドレスか
ら画像データ「3 」，「4 」が読出される。ＶＲＡＭ１
１，１２から読出された画像データ「3 」，「4 」は夫
々データバス101 ，102 を介してレジスタ群２のレジス
タ２３，２４に保持される。
つ更新され、ＶＲＡＭ１１，１２の連続するアドレスか
ら画像データ「3 」，「4 」が読出される。ＶＲＡＭ１
１，１２から読出された画像データ「3 」，「4 」は夫
々データバス101 ，102 を介してレジスタ群２のレジス
タ２３，２４に保持される。
【００１９】レジスタ２１，２２に保持された画像デー
タ「1 」，「2」がまず位置ｂ2 に相当するＶＲＡＭ１
１，１２のアドレスに書込まれる。次に、ＶＲＡＭ１
１，１２のアドレスが１つ更新され、その更新されたＶ
ＲＡＭ１１，１２のアドレスにレジスタ２３，２４に夫
々保持された画像データ「3 」，「4 」が書込まれるこ
とになるが、このときマスク制御回路６がＶＲＡＭ１２
のライトイネーブルピンにディスエーブル信号を出力す
るので、更新されたＶＲＡＭ１１のアドレスにレジスタ
２３に保持された画像データ「3 」のみが書込まれる。
すなわち、レジスタ２４に保持された矩形領域ｂ外の画
像データ「4 」のＶＲＡＭ１２への書込みはマスク制御
回路６によって禁止される。これによって、矩形領域ｂ
内の画像データ「123 」のみが位置ｂ1 から位置ｂ2 に
移動されることになる。
タ「1 」，「2」がまず位置ｂ2 に相当するＶＲＡＭ１
１，１２のアドレスに書込まれる。次に、ＶＲＡＭ１
１，１２のアドレスが１つ更新され、その更新されたＶ
ＲＡＭ１１，１２のアドレスにレジスタ２３，２４に夫
々保持された画像データ「3 」，「4 」が書込まれるこ
とになるが、このときマスク制御回路６がＶＲＡＭ１２
のライトイネーブルピンにディスエーブル信号を出力す
るので、更新されたＶＲＡＭ１１のアドレスにレジスタ
２３に保持された画像データ「3 」のみが書込まれる。
すなわち、レジスタ２４に保持された矩形領域ｂ外の画
像データ「4 」のＶＲＡＭ１２への書込みはマスク制御
回路６によって禁止される。これによって、矩形領域ｂ
内の画像データ「123 」のみが位置ｂ1 から位置ｂ2 に
移動されることになる。
【００２０】上記の場合、画像データが矩形領域ｂの右
端を越えて表示されている例について述べたが、画像デ
ータが矩形領域ｂの左端を越えて表示されているときに
も上述した動作と同様にして矩形領域ｂ外の画像データ
のＶＲＡＭ１１，１２への書込みをマスク制御回路６で
マスクすることによってスクロールが可能となる。よっ
て、レジスタ群２からフレームバッファメモリ１への書
込み時に、ＶＲＡＭ１１，１２への画像データの書込み
をマスク制御回路６によって制御することで、矩形領域
ｂ内の画像データのみのスクロールを高速に行うことが
できる。
端を越えて表示されている例について述べたが、画像デ
ータが矩形領域ｂの左端を越えて表示されているときに
も上述した動作と同様にして矩形領域ｂ外の画像データ
のＶＲＡＭ１１，１２への書込みをマスク制御回路６で
マスクすることによってスクロールが可能となる。よっ
て、レジスタ群２からフレームバッファメモリ１への書
込み時に、ＶＲＡＭ１１，１２への画像データの書込み
をマスク制御回路６によって制御することで、矩形領域
ｂ内の画像データのみのスクロールを高速に行うことが
できる。
【００２１】図５は本発明の別の実施例の構成を示すブ
ロック図である。図において、本発明の別の実施例は図
１に示すＶＲＡＭ１１，１２のライトイネーブルピンに
マスク制御回路６を接続し、レジスタ７１〜７４を縦属
接続して構成するレジスタ群７をレジスタ群２の代りに
設けた以外は本発明の一実施例と同様の構成となってお
り、同一構成要素には同一符号を付してある。また、そ
れら同一構成要素の動作も本発明の一実施例と同様であ
る。
ロック図である。図において、本発明の別の実施例は図
１に示すＶＲＡＭ１１，１２のライトイネーブルピンに
マスク制御回路６を接続し、レジスタ７１〜７４を縦属
接続して構成するレジスタ群７をレジスタ群２の代りに
設けた以外は本発明の一実施例と同様の構成となってお
り、同一構成要素には同一符号を付してある。また、そ
れら同一構成要素の動作も本発明の一実施例と同様であ
る。
【００２２】マスク制御回路６はＶＲＡＭ１１，１２の
ライトイネーブルピンへのイネーブル信号の出力を制御
し、レジスタ群７からＶＲＡＭ１１，１２への画像デー
タのピクセル毎の書込み禁止制御を行っている。
ライトイネーブルピンへのイネーブル信号の出力を制御
し、レジスタ群７からＶＲＡＭ１１，１２への画像デー
タのピクセル毎の書込み禁止制御を行っている。
【００２３】レジスタ群７は縦属接続されたレジスタ７
１〜７４から構成されており、レジスタ７１〜７４各々
に保持される画像データを右側または左側にシフトする
ことができる。これによって、画像データの領域内の相
対的な位置移動を行うことができる。
１〜７４から構成されており、レジスタ７１〜７４各々
に保持される画像データを右側または左側にシフトする
ことができる。これによって、画像データの領域内の相
対的な位置移動を行うことができる。
【００２４】図６は本発明の別の実施例による表示画面
上でのスクロールを示す図である。これら図５および図
６を用いて本発明の別の実施例の動作について説明す
る。尚、本実施例では本発明の一実施例と同様に、プロ
セッサからの１回の命令でフレームバッファメモリ１と
レジスタ群７との間でデータ転送できる領域が水平方向
に連続した４ピクセルとなっている。
上でのスクロールを示す図である。これら図５および図
６を用いて本発明の別の実施例の動作について説明す
る。尚、本実施例では本発明の一実施例と同様に、プロ
セッサからの１回の命令でフレームバッファメモリ１と
レジスタ群７との間でデータ転送できる領域が水平方向
に連続した４ピクセルとなっている。
【００２５】図６に示すように、ＣＲＴ５の画面上にお
いて矩形領域ｃ内の位置ｃ1 の画像データ「1234」を矩
形領域ｄ内の位置ｄ1 ，ｄ2 に移動する場合、まず矩形
領域ｃ内の位置ｃ1 に相当するフレームバッファメモリ
１のアドレスから画像データ「1234」が読出されてレジ
スタ群７に送出される。すなわち、矩形領域ｃ内の位置
ｃ1 に相当するＶＲＡＭ１１，１２のアドレスから画像
データ「1 」，「2 」が読出されると、画像データ「1
」，「2 」は夫々データバス101，102 を介してレジス
タ群７のレジスタ７１，７２に保持される。
いて矩形領域ｃ内の位置ｃ1 の画像データ「1234」を矩
形領域ｄ内の位置ｄ1 ，ｄ2 に移動する場合、まず矩形
領域ｃ内の位置ｃ1 に相当するフレームバッファメモリ
１のアドレスから画像データ「1234」が読出されてレジ
スタ群７に送出される。すなわち、矩形領域ｃ内の位置
ｃ1 に相当するＶＲＡＭ１１，１２のアドレスから画像
データ「1 」，「2 」が読出されると、画像データ「1
」，「2 」は夫々データバス101，102 を介してレジス
タ群７のレジスタ７１，７２に保持される。
【００２６】レジスタ７１，７２に保持された画像デー
タ「1 」，「2」はレジスタ群７のシフト動作によって
レジスタ７３，７４にシフトされる。レジスタ７３，７
４にシフトされた画像データ「1 」，「2 」は矩形領域
ｄ内の位置ｄ1 に相当するＶＲＡＭ１１，１２のアドレ
スに夫々書込まれる。
タ「1 」，「2」はレジスタ群７のシフト動作によって
レジスタ７３，７４にシフトされる。レジスタ７３，７
４にシフトされた画像データ「1 」，「2 」は矩形領域
ｄ内の位置ｄ1 に相当するＶＲＡＭ１１，１２のアドレ
スに夫々書込まれる。
【００２７】次に、ＶＲＡＭ１１，１２のアドレスが１
つ更新され、ＶＲＡＭ１１，１２の連続するアドレスか
ら画像データ「3 」，「4 」が読出される。ＶＲＡＭ１
１，１２から読出された画像データ「3 」，「4 」は夫
々データバス101 ，102 を介してレジスタ群２のレジス
タ７３，７４に保持される。
つ更新され、ＶＲＡＭ１１，１２の連続するアドレスか
ら画像データ「3 」，「4 」が読出される。ＶＲＡＭ１
１，１２から読出された画像データ「3 」，「4 」は夫
々データバス101 ，102 を介してレジスタ群２のレジス
タ７３，７４に保持される。
【００２８】レジスタ７３，７４に保持された画像デー
タ「3 」，「4」はレジスタ群７のシフト動作によって
レジスタ７１，７２にシフトされる。レジスタ７１，７
２にシフトされた画像データ「3 」，「4 」は矩形領域
ｄ内の位置ｄ2 に相当するＶＲＡＭ１１，１２のアドレ
スに夫々書込まれる。
タ「3 」，「4」はレジスタ群７のシフト動作によって
レジスタ７１，７２にシフトされる。レジスタ７１，７
２にシフトされた画像データ「3 」，「4 」は矩形領域
ｄ内の位置ｄ2 に相当するＶＲＡＭ１１，１２のアドレ
スに夫々書込まれる。
【００２９】上述の如く、矩形領域ｃがＸ方向およびＹ
方向に移動して矩形領域ｄの位置にくる場合、フレーム
バッファメモリ１とレジスタ群７との間において領域単
位で画像データを転送していては、Ｘ方向の移動に関し
ては４ピクセルを単位とした移動しかできない。ピクセ
ル単位で移動したい場合には領域内でのピクセルの位置
が常に一定であるとは限らないので、ピクセルの位置が
移動前と移動後とで異なってしまうことがある。
方向に移動して矩形領域ｄの位置にくる場合、フレーム
バッファメモリ１とレジスタ群７との間において領域単
位で画像データを転送していては、Ｘ方向の移動に関し
ては４ピクセルを単位とした移動しかできない。ピクセ
ル単位で移動したい場合には領域内でのピクセルの位置
が常に一定であるとは限らないので、ピクセルの位置が
移動前と移動後とで異なってしまうことがある。
【００３０】そのような場合に、レジスタ７１〜７４の
間で画像データをシフトすることによって、ＶＲＡＭ１
１，１２からレジスタ７１〜７４に読込んだ画像データ
をシフトして移動後のピクセルの位置にすることによっ
て、ピクセル単位の移動を正確に行うことができる。
間で画像データをシフトすることによって、ＶＲＡＭ１
１，１２からレジスタ７１〜７４に読込んだ画像データ
をシフトして移動後のピクセルの位置にすることによっ
て、ピクセル単位の移動を正確に行うことができる。
【００３１】このように、フレームバッファメモリ１か
ら読出した複数ピクセルの画像データをレジスタ群２，
７に同時に保持し、レジスタ群２，７に保持した複数ピ
クセルの画像データをフレームバッファメモリ１に同時
に書込むようにすることによって、表示画面のスクロー
ルあるいは表示画面上の矩形領域の移動などの処理を高
速化することができる。
ら読出した複数ピクセルの画像データをレジスタ群２，
７に同時に保持し、レジスタ群２，７に保持した複数ピ
クセルの画像データをフレームバッファメモリ１に同時
に書込むようにすることによって、表示画面のスクロー
ルあるいは表示画面上の矩形領域の移動などの処理を高
速化することができる。
【００３２】また、マスク制御回路６によって複数ピク
セルの画像データのフレームバッファメモリ１への書込
み禁止を制御することによって、一回の転送領域中の一
部ピクセルの画像データだけを移動することもできる。
さらに、レジスタ群７に保持された画像データをシフト
することによって、領域内の画像データをピクセル単位
でずらすことができるので、任意の位置関係にある画像
データの移動も高速に行うことができる。
セルの画像データのフレームバッファメモリ１への書込
み禁止を制御することによって、一回の転送領域中の一
部ピクセルの画像データだけを移動することもできる。
さらに、レジスタ群７に保持された画像データをシフト
することによって、領域内の画像データをピクセル単位
でずらすことができるので、任意の位置関係にある画像
データの移動も高速に行うことができる。
【００３３】
【発明の効果】以上説明したように本発明によれば、フ
レームバッファに対する１回のアクセスで読出された複
数のピクセルデータを保持手段に保持しておき、この保
持された複数のピクセルデータを表示画面での移動位置
に対応するフレームバッファのアドレスに１回のアクセ
スで書込むことによって、表示画面のスクロールあるい
は表示画面上の矩形領域の移動などの処理を高速化する
ことができるという効果がある。
レームバッファに対する１回のアクセスで読出された複
数のピクセルデータを保持手段に保持しておき、この保
持された複数のピクセルデータを表示画面での移動位置
に対応するフレームバッファのアドレスに１回のアクセ
スで書込むことによって、表示画面のスクロールあるい
は表示画面上の矩形領域の移動などの処理を高速化する
ことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例による表示画面上でのスクロ
ールを示す図である。
ールを示す図である。
【図３】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図４】本発明の他の実施例による表示画面上でのスク
ロールを示す図である。
ロールを示す図である。
【図５】本発明の別の実施例の構成を示すブロック図で
ある。
ある。
【図６】本発明の別の実施例による表示画面上でのスク
ロールを示す図である。
ロールを示す図である。
１ フレームバッファメモリ ２，７ レジスタ群 ３ セレクタ ４ 表示制御回路 ５ ＣＲＴ ６ マスク制御回路 １１，１２ ＶＲＡＭ ２１〜２４，７１〜７４ レジスタ
Claims (3)
- 【請求項１】 表示装置に表示する画像データを格納す
るフレームバッファを有する画像処理装置であって、前
記フレームバッファに対する１回のアクセスで前記フレ
ームバッファから複数のピクセルデータを読出す読出し
手段と、前記読出し手段によって前記フレームバッファ
から読出された複数のピクセルデータを保持する保持手
段と、前記フレームバッファに対する１回のアクセスで
前記保持手段に保持された前記複数のピクセルデータを
前記表示装置での移動位置に対応する前記フレームバッ
ファのアドレスに書込む書込み手段とを設けたことを特
徴とする画像処理装置。 - 【請求項２】 前記書込み手段による前記複数のピクセ
ルデータの書込み時に前記複数のピクセルデータのうち
所定のピクセルデータの書込みを禁止する禁止手段を設
けたことを特徴とする請求項１記載の画像処理装置。 - 【請求項３】 前記保持手段を複数のレジスタから構成
し、前記複数のレジスタ各々を縦属接続するようにした
ことを特徴とする請求項１記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267174A JPH0580744A (ja) | 1991-09-18 | 1991-09-18 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267174A JPH0580744A (ja) | 1991-09-18 | 1991-09-18 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580744A true JPH0580744A (ja) | 1993-04-02 |
Family
ID=17441136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3267174A Pending JPH0580744A (ja) | 1991-09-18 | 1991-09-18 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580744A (ja) |
-
1991
- 1991-09-18 JP JP3267174A patent/JPH0580744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291582A (en) | Apparatus for performing direct memory access with stride | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| JPH0355832B2 (ja) | ||
| KR19990007345A (ko) | 그래픽 처리장치 및 그래픽 처리방법 | |
| JPH0580744A (ja) | 画像処理装置 | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPH0547174A (ja) | マルチポートメモリ | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JPH05189581A (ja) | 図形データの書込装置 | |
| JPS6146978A (ja) | Ｃｒｔ表示装置 | |
| JPH05313644A (ja) | 画像メモリ | |
| JPS6352392B2 (ja) | ||
| JPH05241762A (ja) | フレーム・メモリのスクロール方法およびその装置 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPS5997180A (ja) | 画像表示方式 | |
| JP2003281554A (ja) | 描画装置及び方法 | |
| JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPH06202601A (ja) | ビデオ表示用メモリ集積回路 | |
| JPH02292629A (ja) | 表示制御回路 | |
| JPS6324475A (ja) | フレ−ムメモリ制御方式 | |
| JPS6040034B2 (ja) | 表示装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPS63292376A (ja) | 画像メモリ装置 | |
| JPH04205678A (ja) | 画像情報処理装置 |