JPH0575460A - A/d変換器 - Google Patents
A/d変換器Info
- Publication number
- JPH0575460A JPH0575460A JP3232108A JP23210891A JPH0575460A JP H0575460 A JPH0575460 A JP H0575460A JP 3232108 A JP3232108 A JP 3232108A JP 23210891 A JP23210891 A JP 23210891A JP H0575460 A JPH0575460 A JP H0575460A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- bit
- bits
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】1ビットあたりの分解能を落とすことなく基準
電圧発生部を不要にしマイクロプロセッサとのインター
フェースの容易なA/D変換器を提供する。 【構成】MビットA/D変換回路2の出力をM−1ビッ
ト目を取り除く出力取り出し回路4に入力し、出力取り
出し回路の出力5としてA/D変換回路5の出力からM
−1ビット目を取り除いたM−1ビットのデータを出力
とすることで使いやすい出力が得られる。
電圧発生部を不要にしマイクロプロセッサとのインター
フェースの容易なA/D変換器を提供する。 【構成】MビットA/D変換回路2の出力をM−1ビッ
ト目を取り除く出力取り出し回路4に入力し、出力取り
出し回路の出力5としてA/D変換回路5の出力からM
−1ビット目を取り除いたM−1ビットのデータを出力
とすることで使いやすい出力が得られる。
Description
【0001】
【産業上の利用分野】本発明は、マイクロプロセッサと
のインターフェースに有効なデータ取り出し回路を有す
るA/D変換器に関するものである。
のインターフェースに有効なデータ取り出し回路を有す
るA/D変換器に関するものである。
【0002】
【従来の技術】A/D変換器はマイクロプロセッサなど
と組み合わされて使用されることが多く、A/D変換器
のビット数は使用するマイクロプロセッサのビット数M
−1と同じものが用いられる。このようにA/D変換器
のビット数が決まるために、目標とする1ビットあたり
の分解能を確保するためA/D変換器に外部より電源と
は別に基準電位を供給する。一般的には、高電位側の基
準電圧VREFHと低電位側の基準電位VREFLを供
給する。A/D変換を用いたシステムとしては単一電源
のものが望まれており、通常は図4に示すような抵抗1
5,16,17を電源18とGND19の間に直列に接続した回路
にタップ20,21 を設けて基準電位を作っている。
と組み合わされて使用されることが多く、A/D変換器
のビット数は使用するマイクロプロセッサのビット数M
−1と同じものが用いられる。このようにA/D変換器
のビット数が決まるために、目標とする1ビットあたり
の分解能を確保するためA/D変換器に外部より電源と
は別に基準電位を供給する。一般的には、高電位側の基
準電圧VREFHと低電位側の基準電位VREFLを供
給する。A/D変換を用いたシステムとしては単一電源
のものが望まれており、通常は図4に示すような抵抗1
5,16,17を電源18とGND19の間に直列に接続した回路
にタップ20,21 を設けて基準電位を作っている。
【0003】
【発明が解決しようとする課題】このような従来のA/
D変換器では電源以外の基準電位を必要とし、またこの
基準電位発生部では定常的に電流が流れるため時代の要
求である低消費電力化を実現できないという問題があ
る。
D変換器では電源以外の基準電位を必要とし、またこの
基準電位発生部では定常的に電流が流れるため時代の要
求である低消費電力化を実現できないという問題があ
る。
【0004】本発明は上記問題を解決するもので、低消
費電力でマイクロプロセッサとのインターフェースに有
効なA/D変換器を提供することを目的とするものであ
る。
費電力でマイクロプロセッサとのインターフェースに有
効なA/D変換器を提供することを目的とするものであ
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明のA/D変換器は、MビットA/D変換回路
と、このMビットの出力からM−1ビット目を取り除き
M−1ビットのデータを出力する取り出し回路を有し、
さらには入力判定回路と、その出力を制御入力として取
り出し回路の出力をクリップするクリップ回路を有する
ものである。
に、本発明のA/D変換器は、MビットA/D変換回路
と、このMビットの出力からM−1ビット目を取り除き
M−1ビットのデータを出力する取り出し回路を有し、
さらには入力判定回路と、その出力を制御入力として取
り出し回路の出力をクリップするクリップ回路を有する
ものである。
【0006】
【作用】本発明は上記した構成により、電源を基準電位
として使用可能にすることで基準電位発生部を不要と
し、またMビットマイクロプロセッサのビット数に応じ
たM−1ビットの出力を得られる低消費電力でマイクロ
プロセッサとのインターフェースに有効なA/D変換器
が得られる。
として使用可能にすることで基準電位発生部を不要と
し、またMビットマイクロプロセッサのビット数に応じ
たM−1ビットの出力を得られる低消費電力でマイクロ
プロセッサとのインターフェースに有効なA/D変換器
が得られる。
【0007】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1は本発明の一実施例のA/D変換器のブロ
ック図である。図1において、アナログ入力1から入っ
たアナログ信号はMビットA/D変換回路2によってM
ビットのデジタル信号3に変換される。デジタル信号3
は出力取り出し回路4に入力され、取り出し回路の出力
5よりM−1ビットのデジタル信号として出力される。
明する。図1は本発明の一実施例のA/D変換器のブロ
ック図である。図1において、アナログ入力1から入っ
たアナログ信号はMビットA/D変換回路2によってM
ビットのデジタル信号3に変換される。デジタル信号3
は出力取り出し回路4に入力され、取り出し回路の出力
5よりM−1ビットのデジタル信号として出力される。
【0008】図2は出力取り出し回路4の一例を示す回
路図である。図2において、出力バッファ6〜10にM−
1ビット目を取り除いたデータを入力し、出力5にM−
1ビットの出力を得ている。
路図である。図2において、出力バッファ6〜10にM−
1ビット目を取り除いたデータを入力し、出力5にM−
1ビットの出力を得ている。
【0009】表1にM=4の場合(4ビットA/D変換
回路、3ビットマイクロプロセッサとのインターフェー
スを取る場合)について各部の出力値を示した。ここで
は全てオフセットバイナリー、16進数表示としてある。
回路、3ビットマイクロプロセッサとのインターフェー
スを取る場合)について各部の出力値を示した。ここで
は全てオフセットバイナリー、16進数表示としてある。
【0010】表1において、「A/D変換回路出力」
は、アナログ入力1に入力されるアナログ入力電圧に対
するMビットA/D変換回路2の出力であり、アナログ
入力電圧に対し0からFまで順次変化して行く。本実施
例でのアナログ入力範囲はアナログ入力電圧A〜Bの範
囲(以下使用範囲と記す)である。「MSB切捨て」は
比較のためにMビットA/D変換回路2の出力のMSB
を取り除いた場合を示した。このとき、使用範囲内にお
いて8通りの出力は得られるが、アナログ入力電圧に対
して順次変化しておらず使いにくい出力となっている。
「3ビット目取り除き」は本実施例の取り出し回路4の
出力5であり、使用範囲内で0から7まで順次変化して
おり使いやすい出力となっていることがわかる。
は、アナログ入力1に入力されるアナログ入力電圧に対
するMビットA/D変換回路2の出力であり、アナログ
入力電圧に対し0からFまで順次変化して行く。本実施
例でのアナログ入力範囲はアナログ入力電圧A〜Bの範
囲(以下使用範囲と記す)である。「MSB切捨て」は
比較のためにMビットA/D変換回路2の出力のMSB
を取り除いた場合を示した。このとき、使用範囲内にお
いて8通りの出力は得られるが、アナログ入力電圧に対
して順次変化しておらず使いにくい出力となっている。
「3ビット目取り除き」は本実施例の取り出し回路4の
出力5であり、使用範囲内で0から7まで順次変化して
おり使いやすい出力となっていることがわかる。
【0011】
【表1】
【0012】図3は図1の取り出し回路4の出力にクリ
ップ回路11を接続したもので、クリップ回路11の出力13
がA/D変換器の出力となる。A/D変換回路2の出力
3は入力判定回路12に入り、A/D変換回路2の出力が
表1の使用範囲内にあるかどうかを判定して制御信号14
を発生する。クリップ回路11は制御信号14の値に応じて
クリップ回路11の出力13に取り出し回路4の出力5をそ
のまま出力するか、最大値または最小値を出力する。表
1の「3ビット目取り除きクリップ付」はクリップ回路
11の出力13を示したものであり、使用範囲内は「3ビッ
ト目取り除き」と同じ出力であり、使用範囲外では最小
値または最大値にクリップされていることがわかる。こ
れはノイズなどで使用範囲外のアナログ入力電圧が印加
されたときA/D変換器の出力が大きく変化しないので
有効なものである。
ップ回路11を接続したもので、クリップ回路11の出力13
がA/D変換器の出力となる。A/D変換回路2の出力
3は入力判定回路12に入り、A/D変換回路2の出力が
表1の使用範囲内にあるかどうかを判定して制御信号14
を発生する。クリップ回路11は制御信号14の値に応じて
クリップ回路11の出力13に取り出し回路4の出力5をそ
のまま出力するか、最大値または最小値を出力する。表
1の「3ビット目取り除きクリップ付」はクリップ回路
11の出力13を示したものであり、使用範囲内は「3ビッ
ト目取り除き」と同じ出力であり、使用範囲外では最小
値または最大値にクリップされていることがわかる。こ
れはノイズなどで使用範囲外のアナログ入力電圧が印加
されたときA/D変換器の出力が大きく変化しないので
有効なものである。
【0013】
【発明の効果】以上のように、本発明によれば、1ビッ
トあたりの分解能を落とすことなく基準電位発生部を不
要とし、マイクロプロセッサとのインターフェースを有
効に行うことができる。なお本実施例では、オフセット
バイナリーで説明したが2の補数でも同じことは言うま
でもない。また本実施例ではアナログ入力電圧に対して
出力が増加するA/D変換回路を用いて説明したが、出
力が減少するA/D変換回路を用いても同じことは言う
までもない。
トあたりの分解能を落とすことなく基準電位発生部を不
要とし、マイクロプロセッサとのインターフェースを有
効に行うことができる。なお本実施例では、オフセット
バイナリーで説明したが2の補数でも同じことは言うま
でもない。また本実施例ではアナログ入力電圧に対して
出力が増加するA/D変換回路を用いて説明したが、出
力が減少するA/D変換回路を用いても同じことは言う
までもない。
【図1】本発明の一実施例のA/D変換器のブロック図
である。
である。
【図2】本発明の一実施例のA/D変換器の取り出し回
路の一具体例を示す回路図である。
路の一具体例を示す回路図である。
【図3】本発明の他の実施例のクリップ回路付きA/D
変換器のブロック図である。
変換器のブロック図である。
【図4】従来のA/D変換器の要部を示す回路図であ
る。
る。
1 アナログ入力 2 MビットA/D変換回路 3 デジタル信号 4 出力取り出し回路 5 出力取り出し回路の出力 11 クリップ回路 12 入力判定回路 13 クリップ回路の出力 14 制御信号
Claims (2)
- 【請求項1】 MビットA/D変換回路と、前記A/D
変換回路の出力からM−1ビット目を取り除きM−1ビ
ットのデータを出力する取り出し回路を有するA/D変
換器。 - 【請求項2】 取り出し回路への入力データ1が特定の
範囲にあることを検出する入力判定回路と、前記取り出
し回路からの出力を入力データ2とし、前記入力判定回
路の出力を制御入力として、制御入力の値により最大値
または最小値または入力データ2をそのまま出力するク
リップ回路とを有する請求項1記載のA/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3232108A JP2786031B2 (ja) | 1991-09-12 | 1991-09-12 | A/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3232108A JP2786031B2 (ja) | 1991-09-12 | 1991-09-12 | A/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0575460A true JPH0575460A (ja) | 1993-03-26 |
JP2786031B2 JP2786031B2 (ja) | 1998-08-13 |
Family
ID=16934135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3232108A Expired - Fee Related JP2786031B2 (ja) | 1991-09-12 | 1991-09-12 | A/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2786031B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58172742A (ja) * | 1982-04-05 | 1983-10-11 | Oki Electric Ind Co Ltd | アナログ−デジタル変換デ−タの読込方式 |
JPS60152126A (ja) * | 1984-01-20 | 1985-08-10 | Nec Corp | A−d変換回路 |
JPS63299614A (ja) * | 1987-05-29 | 1988-12-07 | Nippon Columbia Co Ltd | A/d変換器の調整装置 |
JPS6473826A (en) * | 1987-09-14 | 1989-03-20 | Teac Corp | Analog-digital converter |
JPH01225224A (ja) * | 1988-03-03 | 1989-09-08 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
-
1991
- 1991-09-12 JP JP3232108A patent/JP2786031B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58172742A (ja) * | 1982-04-05 | 1983-10-11 | Oki Electric Ind Co Ltd | アナログ−デジタル変換デ−タの読込方式 |
JPS60152126A (ja) * | 1984-01-20 | 1985-08-10 | Nec Corp | A−d変換回路 |
JPS63299614A (ja) * | 1987-05-29 | 1988-12-07 | Nippon Columbia Co Ltd | A/d変換器の調整装置 |
JPS6473826A (en) * | 1987-09-14 | 1989-03-20 | Teac Corp | Analog-digital converter |
JPH01225224A (ja) * | 1988-03-03 | 1989-09-08 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2786031B2 (ja) | 1998-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333006B1 (ko) | 서브-레인징아날로그-디지탈변환기 | |
KR20000010720A (ko) | 다중 출력단을 갖는 디지털 아날로그 변환기 | |
US10305505B1 (en) | Interpolation digital-to-analog converter (DAC) | |
EP0332118A2 (en) | Parallel analog-to-digital converter | |
US5638090A (en) | Window-dependent brightness/tint control for video digital-to-analog converters | |
ATE429075T1 (de) | Verzerrungsarmer digital/analog-umsetzer und digitales signal-synthesizer-system | |
US6927715B2 (en) | Device and control structure of multi-level pulse width modulation | |
JPH04326229A (ja) | 多振幅サンプル発生装置およびその方法 | |
JP2786031B2 (ja) | A/d変換器 | |
JP2001156640A (ja) | ディジタル/アナログ変換器 | |
JPS62281523A (ja) | 変調回路 | |
US20080246642A1 (en) | Digital-to-analog signal converter, and digital-to-analog signal converting method | |
JP3161481B2 (ja) | インターリーブ方式のa/dコンバータのオフセット補償回路 | |
US5684483A (en) | Floating point digital to analog converter | |
JP2718584B2 (ja) | データ変換回路 | |
JP2692289B2 (ja) | 任意波形発生器 | |
EP0173452B1 (en) | Digital limiter | |
EP0178003A1 (en) | Level indicator | |
KR930007592Y1 (ko) | Da 변환기 | |
JP3093800B2 (ja) | デジタル・アナログ変換装置 | |
JPH04323914A (ja) | D/a変換器 | |
JP3837014B2 (ja) | ディジタルアナログ変換装置 | |
JPH05110437A (ja) | 直並列形a/d変換回路 | |
JPH0535451B2 (ja) | ||
JPH05102854A (ja) | フラツシユ型アナログ・デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |