JPH0575407A - パルス幅及び周期可変回路 - Google Patents
パルス幅及び周期可変回路Info
- Publication number
- JPH0575407A JPH0575407A JP3232726A JP23272691A JPH0575407A JP H0575407 A JPH0575407 A JP H0575407A JP 3232726 A JP3232726 A JP 3232726A JP 23272691 A JP23272691 A JP 23272691A JP H0575407 A JPH0575407 A JP H0575407A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- modulo
- pulse width
- counter
- modulo counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【構成】パルス幅設定用のモジュロカウンタ２を備え
る。周期設定用のモジュロカウンタ３を備える。モジュ
ロカウンタ２，３によりセット，リセットされるフリッ
プフロップ回路４を備える。フリップフロップ回路４の
出力とモジュロカウンタ２の入力クロックＣＫとのオア
回路Ｅ２を備える。 【効果】単純な回路を用いて時間的誤差を発生すること
なくパルス幅及び周期を任意に可変することができる。
る。周期設定用のモジュロカウンタ３を備える。モジュ
ロカウンタ２，３によりセット，リセットされるフリッ
プフロップ回路４を備える。フリップフロップ回路４の
出力とモジュロカウンタ２の入力クロックＣＫとのオア
回路Ｅ２を備える。 【効果】単純な回路を用いて時間的誤差を発生すること
なくパルス幅及び周期を任意に可変することができる。
Description
【０００１】
【産業上の利用分野】本発明はパルス幅及び周期可変回
路に関し、特にパルス信号を用いるサーボ制御装置等に
用いられるパルス幅及び周期可変回路に関する。
路に関し、特にパルス信号を用いるサーボ制御装置等に
用いられるパルス幅及び周期可変回路に関する。
【０００２】
【従来の技術】従来のこの種のパルス幅及び周期可変回
路の第一の例は、図３に示すように、１チップマイクロ
コンピュータにおいて、ラッチ回路５と、バッファ６
と、汎用のポート７と、データバス８とからなり、ポー
ト７へのデータ設定によりソフトウェアにより実現する
というものがあった。
路の第一の例は、図３に示すように、１チップマイクロ
コンピュータにおいて、ラッチ回路５と、バッファ６
と、汎用のポート７と、データバス８とからなり、ポー
ト７へのデータ設定によりソフトウェアにより実現する
というものがあった。
【０００３】次に、従来のパルス幅及び周期可変回路の
動作について説明する。
動作について説明する。
【０００４】まず、内蔵プログラムによりラッチ回路５
にデータバス８を介してデータＤとして’１’をクロッ
クＣＫにより設定する。ラッチ回路５の出力はバッファ
６を介してポート７に出力される。
にデータバス８を介してデータＤとして’１’をクロッ
クＣＫにより設定する。ラッチ回路５の出力はバッファ
６を介してポート７に出力される。
【０００５】図４は、ポート７におけるタイムチャート
である。
である。
【０００６】時間ｔＡはラッチ回路５に’１’が設定さ
れているときの出力パルスのレベルの状態すなわちハイ
レベルを示す。次に、ラッチ回路５に’０’を設定する
と、時間ｔＢのように、出力パルスはロウレベルの状態
となる。これを時間ｔＣ，ｔＤ…というように繰返す。
このようにして、ラッチ回路５に’１’及び’０’を設
定する時間により出力パルス周期を変化させることがで
きる。また、’１’の設定時間によりパルス幅を変化さ
せることができる。
れているときの出力パルスのレベルの状態すなわちハイ
レベルを示す。次に、ラッチ回路５に’０’を設定する
と、時間ｔＢのように、出力パルスはロウレベルの状態
となる。これを時間ｔＣ，ｔＤ…というように繰返す。
このようにして、ラッチ回路５に’１’及び’０’を設
定する時間により出力パルス周期を変化させることがで
きる。また、’１’の設定時間によりパルス幅を変化さ
せることができる。
【０００７】次に、従来のパルス幅及び周期可変回路の
第二の例について説明する。
第二の例について説明する。
【０００８】従来のパルス幅及び周期可変回路の第二の
例は、図５に示すように、モジュロカウンタ２と、クロ
ック回路９とを備え、クロック回路９から供給されるモ
ジュロカウンタ２の入力クロックＣＫを選択可能とした
というものであった。
例は、図５に示すように、モジュロカウンタ２と、クロ
ック回路９とを備え、クロック回路９から供給されるモ
ジュロカウンタ２の入力クロックＣＫを選択可能とした
というものであった。
【０００９】モジュロカウンタ２は、予め設定した値で
あるモジュロの数まで計数すると自動的に０にリセット
するカウンタであり、カウンタ２１と、コンパレータ２
２と、データバス８を介して設定されるモジュロを格納
するモジュロレジスタ２３とを備えて構成されていた。
あるモジュロの数まで計数すると自動的に０にリセット
するカウンタであり、カウンタ２１と、コンパレータ２
２と、データバス８を介して設定されるモジュロを格納
するモジュロレジスタ２３とを備えて構成されていた。
【００１０】クロック回路９は、異なる周波数の複数の
クロックＣＫ０〜ＣＫ３から１つのクロックを選択する
マルチプレクサ９１と、マルチプレクサ９１の制御用の
信号を出力する制御部９２とを備えて構成されている。
クロックＣＫ０〜ＣＫ３から１つのクロックを選択する
マルチプレクサ９１と、マルチプレクサ９１の制御用の
信号を出力する制御部９２とを備えて構成されている。
【００１１】次に従来のパルス幅及び周期可変回路の第
二の例の動作について説明する。
二の例の動作について説明する。
【００１２】まず、クロック回路９は、制御部９２の制
御によりマルチプレクサ９１で複数のクロックＣＫ０〜
ＣＫ３から１つのクロックＣＫを選択し、モジュロカウ
ンタ２のカウンタ２１に入力する。次に、データバス８
を介して、モジュロカウンタ２のモジュロレジスタ２３
にモジュロＭを設定する。カウンタ２１は、入力クロッ
クＣＫを計数しカウント値Ｃを出力する。カウント値Ｃ
はコンパレータ２２に入力され、ここで、モジュロレジ
スタ２３からのモジュロＭと比較され、一致すると出力
パルスＣＯを出力する。同時に、カウンタは０にリセッ
トされる。以上の計数動作を繰返す。
御によりマルチプレクサ９１で複数のクロックＣＫ０〜
ＣＫ３から１つのクロックＣＫを選択し、モジュロカウ
ンタ２のカウンタ２１に入力する。次に、データバス８
を介して、モジュロカウンタ２のモジュロレジスタ２３
にモジュロＭを設定する。カウンタ２１は、入力クロッ
クＣＫを計数しカウント値Ｃを出力する。カウント値Ｃ
はコンパレータ２２に入力され、ここで、モジュロレジ
スタ２３からのモジュロＭと比較され、一致すると出力
パルスＣＯを出力する。同時に、カウンタは０にリセッ
トされる。以上の計数動作を繰返す。
【００１３】出力パルスＣＯの周期は、クロック回路９
のクロックＣＫの選択を変えることにより可変される。
また、出力パルスＣＯのパルス幅は、モジュロレジスタ
２３に設定するモジュロＭの値により可変されるという
ものであった。
のクロックＣＫの選択を変えることにより可変される。
また、出力パルスＣＯのパルス幅は、モジュロレジスタ
２３に設定するモジュロＭの値により可変されるという
ものであった。
【００１４】
【発明が解決しようとする課題】上述した従来のパルス
幅及び周期可変回路は、マイクロコンピュータを用いた
ものではプログラムによりパルス幅と周期、すなわち、
時間をそれぞれ制御するため、パルス幅と周期との間に
１命令分の実行時間に相当する誤差が発生するという欠
点があった。また、モジュロカウンタを用いるものは、
周期が入力クロック周波数で決定されるので、任意に周
期を可変するためには周波数が異なる外部クロックを必
要数だけ準備しこれを選択する必要があるため回路が複
雑になるという欠点があった。
幅及び周期可変回路は、マイクロコンピュータを用いた
ものではプログラムによりパルス幅と周期、すなわち、
時間をそれぞれ制御するため、パルス幅と周期との間に
１命令分の実行時間に相当する誤差が発生するという欠
点があった。また、モジュロカウンタを用いるものは、
周期が入力クロック周波数で決定されるので、任意に周
期を可変するためには周波数が異なる外部クロックを必
要数だけ準備しこれを選択する必要があるため回路が複
雑になるという欠点があった。
【００１５】
【課題を解決するための手段】本発明のパルス幅及び周
期可変回路は、入力クロックを予め設定した値であるモ
ジュロの数まで計数すると自動的に０にリセットするカ
ウンタであるｎ（整数）ビットの第一のモジュロカウン
タと、前記第一のモジュロカウンタと同様のｍ（整数）
ビットの第二のモジュロカウンタと、前記第一のモジュ
ロカウンタによりセットされ前記第二のモジュロカウン
タによりリセットされるフリップフロップ回路と、前記
フリップフロップ回路の出力と前記第一のモジュロカウ
ンタの前記入力クロックとの論理和演算を行なう論理回
路とを備えて構成されている。
期可変回路は、入力クロックを予め設定した値であるモ
ジュロの数まで計数すると自動的に０にリセットするカ
ウンタであるｎ（整数）ビットの第一のモジュロカウン
タと、前記第一のモジュロカウンタと同様のｍ（整数）
ビットの第二のモジュロカウンタと、前記第一のモジュ
ロカウンタによりセットされ前記第二のモジュロカウン
タによりリセットされるフリップフロップ回路と、前記
フリップフロップ回路の出力と前記第一のモジュロカウ
ンタの前記入力クロックとの論理和演算を行なう論理回
路とを備えて構成されている。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１は本発明のパルス幅及び周期可変回路
の一実施例を示す回路図である。
の一実施例を示す回路図である。
【００１８】本実施例のパルス幅及び周期可変回路は、
図１に示すように、カウンタスタート用のレジスタ１
と、パルス幅制御用のモジュロカウンタ２と、パルス周
期制御用のモジュロカウンタ３と、フリップフロップ回
路４と、ナンド回路Ｅ１と、モジュロカウンタ２の入力
側のオア回路Ｅ２，Ｅ３と、出力側のバッフア回路Ｅ４
と、インバータＥ５とを備えて構成されている。
図１に示すように、カウンタスタート用のレジスタ１
と、パルス幅制御用のモジュロカウンタ２と、パルス周
期制御用のモジュロカウンタ３と、フリップフロップ回
路４と、ナンド回路Ｅ１と、モジュロカウンタ２の入力
側のオア回路Ｅ２，Ｅ３と、出力側のバッフア回路Ｅ４
と、インバータＥ５とを備えて構成されている。
【００１９】モジュロカウンタ２，３は、前述の従来例
と同様の、予め設定した値であるモジュロの数まで計数
すると自動的に０にリセットするカウンタであり、ビッ
ト数をここではそれぞれ２ビットととするほかは細部に
ついては説明が重複するので省略する。
と同様の、予め設定した値であるモジュロの数まで計数
すると自動的に０にリセットするカウンタであり、ビッ
ト数をここではそれぞれ２ビットととするほかは細部に
ついては説明が重複するので省略する。
【００２０】次に、本実施例の動作について説明する。
【００２１】まず、端子ＴＲにリセット信号Ｒを入力
し、システム全体をリセットする。次に、レジスタ１の
制御によってクロックＣＫを入力し、モジュロカウンタ
２，３をスタートさせる。
し、システム全体をリセットする。次に、レジスタ１の
制御によってクロックＣＫを入力し、モジュロカウンタ
２，３をスタートさせる。
【００２２】モジュロカウンタ２，３の出力はフリップ
フロップ４に入力されこれを動作させる。フリップフロ
ップ４の出力は、バッファ回路Ｅ４を介してパルス幅及
び周期可変回路の出力Ｏとして端子ＴＯから出力され
る。同時に、フリップフロップ４の出力は、モジュロカ
ウンタ２の入力側のオア回路Ｅ２に帰還される。
フロップ４に入力されこれを動作させる。フリップフロ
ップ４の出力は、バッファ回路Ｅ４を介してパルス幅及
び周期可変回路の出力Ｏとして端子ＴＯから出力され
る。同時に、フリップフロップ４の出力は、モジュロカ
ウンタ２の入力側のオア回路Ｅ２に帰還される。
【００２３】図２（Ａ），（Ｂ）は、本実施例の動作の
一例を示すタイムチャ―トである。図２（Ａ）はモジュ
ロカウンタ２のモジュロを２に、モジュロカウンタ３の
モジュロを３にそれぞれ設定した場合を示し、図２
（Ｂ）はモジュロカウンタ２のモジュロを０に、モジュ
ロカウンタ３のモジュロを２にそれぞれ設定した場合を
示す。
一例を示すタイムチャ―トである。図２（Ａ）はモジュ
ロカウンタ２のモジュロを２に、モジュロカウンタ３の
モジュロを３にそれぞれ設定した場合を示し、図２
（Ｂ）はモジュロカウンタ２のモジュロを０に、モジュ
ロカウンタ３のモジュロを２にそれぞれ設定した場合を
示す。
【００２４】図２（Ａ），（Ｂ）において、Ａはモジュ
ロカウンタ２の出力を、Ｂはモジュロカウンタ３の出力
をそれぞれ示す。図２（Ａ），（Ｂ）を比較すると、出
力Ｏのパルス幅及び周期が変化していることが理解でき
る。
ロカウンタ２の出力を、Ｂはモジュロカウンタ３の出力
をそれぞれ示す。図２（Ａ），（Ｂ）を比較すると、出
力Ｏのパルス幅及び周期が変化していることが理解でき
る。
【００２５】
【発明の効果】以上説明したように、本発明のパルス幅
及び周期可変回路は、パルス幅設定用の第一のモジュロ
カウンタと、周期設定用の第二のモジュロカウンタと、
第一，第二のモジュロカウンタによりセット，リセット
されるフリップフロップ回路と、フリップフロップ回路
の出力と第一のモジュロカウンタの入力クロックとの論
理和演算を行なう論理回路とを備えることにより、単純
な回路に用いて時間的な誤差を発生することなくパルス
幅及び周期を任意に可変することができるという効果が
ある。
及び周期可変回路は、パルス幅設定用の第一のモジュロ
カウンタと、周期設定用の第二のモジュロカウンタと、
第一，第二のモジュロカウンタによりセット，リセット
されるフリップフロップ回路と、フリップフロップ回路
の出力と第一のモジュロカウンタの入力クロックとの論
理和演算を行なう論理回路とを備えることにより、単純
な回路に用いて時間的な誤差を発生することなくパルス
幅及び周期を任意に可変することができるという効果が
ある。
【図１】本発明のパルス幅及び周期可変回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】本実施例のパルス幅及び周期可変回路における
動作の一例を示すタイムチャートである。
動作の一例を示すタイムチャートである。
【図３】従来のパルス幅及び周期可変回路の第一の例を
示すブロック図である。
示すブロック図である。
【図４】従来のパルス幅及び周期可変回路における動作
の一例を示すタイムチャートである。
の一例を示すタイムチャートである。
【図５】従来のパルス幅及び周期可変回路の第二の例を
示すブロック図である。
示すブロック図である。
１ レジスタ ２，３ モジュロカウンタ ４ フリップフロップ ５ ラッチ回路 ６ バッファ ７ ポート ８ データバス ９ クロック回路 ２１ カウンタ ２２ コンパレータ ２３ モジュロレジスタ ９１ マルチプレクサ ９２ 制御部 Ｅ１ ナンド回路 Ｅ２，Ｅ３ オア回路 Ｅ４ バッファ回路 Ｅ５ インバータ
Claims (1)
- 【請求項１】 入力クロックを予め設定した値であるモ
ジュロの数まで計数すると自動的に０にリセットするカ
ウンタであるｎ（整数）ビットの第一のモジュロカウン
タと、 前記第一のモジュロカウンタと同様のｍ（整数）ビット
の第二のモジュロカウンタと、 前記第一のモジュロカウンタによりセットされ前記第二
のモジュロカウンタによりリセットされるフリップフロ
ップ回路と、 前記フリップフロップ回路の出力と前記第一のモジュロ
カウンタの前記入力クロックとの論理和演算を行なう論
理回路とを備えることを特徴とするパルス幅及び周期可
変回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232726A JPH0575407A (ja) | 1991-09-12 | 1991-09-12 | パルス幅及び周期可変回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232726A JPH0575407A (ja) | 1991-09-12 | 1991-09-12 | パルス幅及び周期可変回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575407A true JPH0575407A (ja) | 1993-03-26 |
Family
ID=16943826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232726A Pending JPH0575407A (ja) | 1991-09-12 | 1991-09-12 | パルス幅及び周期可変回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224575A (ja) * | 2008-03-17 | 2009-10-01 | Fanuc Ltd | パルスレーザを出力するレーザ発振器及びレーザ加工装置 |
-
1991
- 1991-09-12 JP JP3232726A patent/JPH0575407A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224575A (ja) * | 2008-03-17 | 2009-10-01 | Fanuc Ltd | パルスレーザを出力するレーザ発振器及びレーザ加工装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4413350A (en) | Programmable clock rate generator | |
| JP3294687B2 (ja) | クロック分周器およびモータ駆動制御装置 | |
| US6839783B2 (en) | Programmable state machine interface | |
| JPH0575407A (ja) | パルス幅及び周期可変回路 | |
| EP1612662A2 (en) | Address generator and arithmetic circuit | |
| US20030208513A1 (en) | High speed programmable counter architecture | |
| US5944835A (en) | Method and programmable device for generating variable width pulses | |
| JPS6121879Y2 (ja) | ||
| JP2006318002A (ja) | クロック分周回路 | |
| JP3455356B2 (ja) | 多チャンネルタイマ | |
| JP3338294B2 (ja) | カウンタ回路 | |
| JPS6339939B2 (ja) | ||
| JP3666078B2 (ja) | 分周回路 | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| JP3789448B2 (ja) | システムリソースプリスケーラを搭載したマイクロコントローラ | |
| JPS6213851B2 (ja) | ||
| JP2821363B2 (ja) | 半導体集積回路 | |
| JPH03812B2 (ja) | ||
| JP2004328301A (ja) | 可変分周器および分周制御方法 | |
| JP2744344B2 (ja) | デジタルフェーズロックドループ装置 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| KR100446722B1 (ko) | 타이머회로 | |
| JPH0575403A (ja) | 信号波形生成装置 | |
| JP2777368B2 (ja) | 周波数シンセサイザ | |
| JPH024004A (ja) | パルス発生回路 |