JPH0575171B2 - - Google Patents
Info
- Publication number
- JPH0575171B2 JPH0575171B2 JP6657487A JP6657487A JPH0575171B2 JP H0575171 B2 JPH0575171 B2 JP H0575171B2 JP 6657487 A JP6657487 A JP 6657487A JP 6657487 A JP6657487 A JP 6657487A JP H0575171 B2 JPH0575171 B2 JP H0575171B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon
- oxygen
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に選
択エピタキシヤル成長に関する。
択エピタキシヤル成長に関する。
従来、選択的エピタキシヤル成長法という技術
がある。単結晶シリコン層と酸化膜層が表面に露
出しているとき、単結晶シリコンの表面にのみ単
結晶シリコンをエピタキシヤル成長させるという
技術である。このとき、酸化膜層の表面に単結晶
シリコンは成長しないし、もちろん多結晶シリコ
ンも成長しない。
がある。単結晶シリコン層と酸化膜層が表面に露
出しているとき、単結晶シリコンの表面にのみ単
結晶シリコンをエピタキシヤル成長させるという
技術である。このとき、酸化膜層の表面に単結晶
シリコンは成長しないし、もちろん多結晶シリコ
ンも成長しない。
第３図ｃに示すような構造を持つ半導体装置に
ついて説明する。シリコン基板４の上に単結晶シ
リコン層５と第１酸化膜１ｂがあり、第１酸化膜
１ｂの上に多結晶シリコン２があり、多結晶シリ
コン２の上に第２酸化膜１ａがある。
ついて説明する。シリコン基板４の上に単結晶シ
リコン層５と第１酸化膜１ｂがあり、第１酸化膜
１ｂの上に多結晶シリコン２があり、多結晶シリ
コン２の上に第２酸化膜１ａがある。
次にこの単結晶シリコン５に不純物を拡散して
バイポーラトランジスタを形成した場合を第５図
に示す。下からコレクタ領域１０とベース領域９
とエミツタ領域８となつている。ただし、多結晶
シリコン層２はベース電極として用いるため、ベ
ース領域９と接触し、エミツタ領域８とコレクタ
領域１０に接触してはならない。この半導体装置
においては、ベース領域９とエミツタ領域８とコ
レクタ領域１０を同じ面積で形成できる。これに
より、バイポーラトランジスタの寄生容量を減ら
すことができる。またシリコン基板の表面にコレ
クタ領域１０と同じ導電型で高不純物濃度の層を
延在させ、表面からこの層に達する溝を形成し、
この溝を導電物質で埋めることにより、装置の表
面からコレクタ領域１０との接続をとることがで
きる。
バイポーラトランジスタを形成した場合を第５図
に示す。下からコレクタ領域１０とベース領域９
とエミツタ領域８となつている。ただし、多結晶
シリコン層２はベース電極として用いるため、ベ
ース領域９と接触し、エミツタ領域８とコレクタ
領域１０に接触してはならない。この半導体装置
においては、ベース領域９とエミツタ領域８とコ
レクタ領域１０を同じ面積で形成できる。これに
より、バイポーラトランジスタの寄生容量を減ら
すことができる。またシリコン基板の表面にコレ
クタ領域１０と同じ導電型で高不純物濃度の層を
延在させ、表面からこの層に達する溝を形成し、
この溝を導電物質で埋めることにより、装置の表
面からコレクタ領域１０との接続をとることがで
きる。
次に第３図ｃに示す構造を、前述した選択エピ
タキシヤル成長法を利用して製造する場合につい
て第３図を用いて説明する。
タキシヤル成長法を利用して製造する場合につい
て第３図を用いて説明する。
シリコン基板４の主表面上に第１酸化膜１ｂを
形成する。そして、その上に多結晶シリコン２を
形成する。さらに、その上に第２酸化膜１ａを形
成する（第３図ａ）。
形成する。そして、その上に多結晶シリコン２を
形成する。さらに、その上に第２酸化膜１ａを形
成する（第３図ａ）。
次に、第２酸化膜１ａと多結晶シリコン２と第
１酸化膜１ｂを順にエツチングして穴を開ける
（第３図ｂ）。
１酸化膜１ｂを順にエツチングして穴を開ける
（第３図ｂ）。
そして、先に述べた選択的エピタキシヤル成長
法により、この穴の開いた部分に単結晶シリコン
５を形成する（第３図ｃ）。
法により、この穴の開いた部分に単結晶シリコン
５を形成する（第３図ｃ）。
〔発明が解決しようとする問題点〕
上述した製造方法を用いて単結晶シリコンをエ
ピタキシヤル成長させるとき、シリコン基板４の
表面には単結晶シリコンが成長するが、同時にエ
ツチングにより露出した多結晶シリコン２の表面
には第４図に示すように結晶粒子（グレイン）６
が成長してしまう。
ピタキシヤル成長させるとき、シリコン基板４の
表面には単結晶シリコンが成長するが、同時にエ
ツチングにより露出した多結晶シリコン２の表面
には第４図に示すように結晶粒子（グレイン）６
が成長してしまう。
例えば、従来技術で述べたように、このエピタ
キシヤル成長層にバイポーラトランジスタを形成
する場合は、多結晶シリコン層２はベース電極と
なるため、このトランジスタを動作させると、グ
レイン６のところでリーク電流が生じ、トランジ
スタが正常な動作をしないという欠点がある。
キシヤル成長層にバイポーラトランジスタを形成
する場合は、多結晶シリコン層２はベース電極と
なるため、このトランジスタを動作させると、グ
レイン６のところでリーク電流が生じ、トランジ
スタが正常な動作をしないという欠点がある。
本発明の半導体装置の製造方法は半導体基板の
一主面に、その側面が、第１絶縁膜、導体層、第
２絶縁膜の積層体で構成され、前記導体層の少な
くとも前記側面近傍には酸素が添加又は付着さ
れ、その底部には前記半導体基板の一主面が露出
した溝を形成する工程と、選択エピタキシヤル成
長法により前記溝内に単結晶半導体層を形成する
工程とを有している。
一主面に、その側面が、第１絶縁膜、導体層、第
２絶縁膜の積層体で構成され、前記導体層の少な
くとも前記側面近傍には酸素が添加又は付着さ
れ、その底部には前記半導体基板の一主面が露出
した溝を形成する工程と、選択エピタキシヤル成
長法により前記溝内に単結晶半導体層を形成する
工程とを有している。
第１図は本発明の第１の実施例の縦断面図であ
る。
る。
シリコン基板４の表面に膜厚5000Åの第１酸化
膜１ｂと膜厚1000Åの多結晶シリコン２と膜厚
5000Åの第２酸化膜１ａを順に形成し、次にこれ
らを上から順にエツチングして穴をあける。エツ
チングにより開けた穴において、露出した多結晶
シリコン２の表面に、大気中で10分ぐらい置いて
酸素を付着させる（第１図ａ）。このときエピタ
キシヤル成長を行うシリコン基板上にも酸素が付
着するので、異方性のエツチングを行いシリコン
基板表面を数Åぐらい削る。
膜１ｂと膜厚1000Åの多結晶シリコン２と膜厚
5000Åの第２酸化膜１ａを順に形成し、次にこれ
らを上から順にエツチングして穴をあける。エツ
チングにより開けた穴において、露出した多結晶
シリコン２の表面に、大気中で10分ぐらい置いて
酸素を付着させる（第１図ａ）。このときエピタ
キシヤル成長を行うシリコン基板上にも酸素が付
着するので、異方性のエツチングを行いシリコン
基板表面を数Åぐらい削る。
その直後に、シリコン基板表面に単結晶シリコ
ンを選択的にエピタキシヤル成長させる（第１図
ｂ）。このように露出した多結晶シリコン２の表
面に酸素を付着させた場合、酸素はグレインの成
長を抑えることができるため、多結晶シリコン２
からのグレイン発生を抑えることができる。
ンを選択的にエピタキシヤル成長させる（第１図
ｂ）。このように露出した多結晶シリコン２の表
面に酸素を付着させた場合、酸素はグレインの成
長を抑えることができるため、多結晶シリコン２
からのグレイン発生を抑えることができる。
第２図は本発明の第２の実施例の縦断面図であ
る。
る。
シリコン基板４の表面に膜厚5000Åの第１酸化
膜１ｂを形成する。通常の化学成相成長（CVD）
装置で多結晶シリコンを成長させるとき、同時に
微量の酸素を送ることにより酸素を添加した多結
晶シリコンが成長できる。このようにして、導体
としての機能を失わないように酸素の量を調節
し、酸素を添加した多結晶シリコン７を1000Å形
成する（第２図ａ）。
膜１ｂを形成する。通常の化学成相成長（CVD）
装置で多結晶シリコンを成長させるとき、同時に
微量の酸素を送ることにより酸素を添加した多結
晶シリコンが成長できる。このようにして、導体
としての機能を失わないように酸素の量を調節
し、酸素を添加した多結晶シリコン７を1000Å形
成する（第２図ａ）。
次に膜厚5000Åの第２酸化膜１ａを形成し、そ
の後の工程は第１図に示した工程と同様である
（第２図ｂ）。
の後の工程は第１図に示した工程と同様である
（第２図ｂ）。
このように酸素を添加した多結晶シリコン７を
形成する場合、酸素はグレインの成長を抑えるこ
とができるため、エピタキシヤル成長の工程で酸
素を添加した多結晶シリコン７からのグレインの
成長を抑えることができる。
形成する場合、酸素はグレインの成長を抑えるこ
とができるため、エピタキシヤル成長の工程で酸
素を添加した多結晶シリコン７からのグレインの
成長を抑えることができる。
酸素にはグレインの成長を抑える性質がある。
本発明はこの性質を用い、エツチングにより露出
した多結晶シリコンの表面に酸素を添加するか付
着させることにより、多結晶シリコン２からのグ
レインを有する多結晶シリコン６の成長を抑える
ことができる。そのため、例えば従来技術の項で
述べたように、単結晶シリコンを選択的にエピタ
キシヤル成長させた部分にバイポーラトランジス
タを形成した場合、リークを生じず正しい動作を
させることができる。
本発明はこの性質を用い、エツチングにより露出
した多結晶シリコンの表面に酸素を添加するか付
着させることにより、多結晶シリコン２からのグ
レインを有する多結晶シリコン６の成長を抑える
ことができる。そのため、例えば従来技術の項で
述べたように、単結晶シリコンを選択的にエピタ
キシヤル成長させた部分にバイポーラトランジス
タを形成した場合、リークを生じず正しい動作を
させることができる。
第１図ａ，ｂは本発明の第１の実施例の縦断面
図、第２図ａ，ｂは本発明の第２の実施例の縦断
面図、第３図ａ，ｂ，ｃは従来技術による製造方
法を説明するための縦断面図、第４図は従来技術
の問題点を説明するための縦断面図、第５図は本
発明を適用する半導体装置の縦断面図である。 １ａ……第２酸化膜、１ｂ……第１酸化膜、２
……多結晶シリコン、３……酸素を添加した多結
晶シリコン、４……シリコン基板、５……単結晶
シリコン、６……グレイン、７……酸素を添加し
た多結晶シリコン層。
図、第２図ａ，ｂは本発明の第２の実施例の縦断
面図、第３図ａ，ｂ，ｃは従来技術による製造方
法を説明するための縦断面図、第４図は従来技術
の問題点を説明するための縦断面図、第５図は本
発明を適用する半導体装置の縦断面図である。 １ａ……第２酸化膜、１ｂ……第１酸化膜、２
……多結晶シリコン、３……酸素を添加した多結
晶シリコン、４……シリコン基板、５……単結晶
シリコン、６……グレイン、７……酸素を添加し
た多結晶シリコン層。
Claims (1)
- １ 半導体基板の一主面に、その側面が、第１絶
縁膜、導体層、第２絶縁膜の積層体で構成され、
前記導体層の少なくとも前記側面近傍には酸素が
添加又は付着され、その底部には前記半導体基板
の一主面が露出した溝を形成する工程と、選択エ
ピタキシヤル成長法により前記溝内に単結晶半導
体層を形成する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6657487A JPS63229856A (ja) | 1987-03-19 | 1987-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6657487A JPS63229856A (ja) | 1987-03-19 | 1987-03-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63229856A JPS63229856A (ja) | 1988-09-26 |
| JPH0575171B2 true JPH0575171B2 (ja) | 1993-10-20 |
Family
ID=13319861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6657487A Granted JPS63229856A (ja) | 1987-03-19 | 1987-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229856A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367179A (en) * | 1990-04-25 | 1994-11-22 | Casio Computer Co., Ltd. | Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same |
-
1987
- 1987-03-19 JP JP6657487A patent/JPS63229856A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63229856A (ja) | 1988-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621414A (en) | Method of making an isolation slot for integrated circuit structure | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| JPH07142502A (ja) | 接着型半導体基板と誘電体分離型バイポーラトランジスタの製造方法 | |
| US4193836A (en) | Method for making semiconductor structure | |
| JPH0575171B2 (ja) | ||
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPH0653313A (ja) | 半導体装置の製造方法 | |
| JPS59186341A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS61182240A (ja) | 半導体装置の製造方法 | |
| JPS6231165A (ja) | ヘテロ接合化合物半導体装置 | |
| US20030189240A1 (en) | Semiconductor device | |
| JPS6159869A (ja) | 半導体装置の製造方法 | |
| JP3104282B2 (ja) | 半導体装置の製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPS6017928A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPH0680686B2 (ja) | 半導体装置の製造方法 | |
| JPS63152170A (ja) | 半導体装置の製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6095968A (ja) | 半導体集積回路の製造方法 | |
| KR950034450A (ko) | 쌍극자 트랜지스터 장치의 제조방법 | |
| JPH01228172A (ja) | 半導体装置の製造方法 |