JPS6095968A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、高周波化、低消費゛重力化を図ることが１
■能ｌ半心体集れ１２回路のＩＩｌ’Ｊ　造り法に関す
るものである。

従来例の構成とその問題点 半導体集積回路内に作り込まれるバイポーラトランジス
タの高周波化を図るにあたり、トランジスタ素子のサイ
ズを、できるだけ小さくするとともに、酸化膜分離法あ
るいは、ベースの周囲を多結晶層で包囲する方法を、採
用することにより、ｐｎ　接合面積を小さくして、接合
容量を下げる対策が講じられている。

第１図に、この方法で形成されたトランジスタの構造例
ケ示す断面図であり、この構造に、ｐ形相結晶シリコン
基板１にｎ形埋込み層２を形成し、その後ｎ形半導体層
を、エピタキシャル成長させ１領域３を除いて、ｎ形エ
ピタキシャｌし層を、酸化膜４に変換し、このエピタキ
シャル層中に、ベース領域６と、エミッタ領域６を形成
し、さらにベース領域６の周囲に多結晶シリコン層７を
成長させてこれをベース電極とし、その後多結晶シリコ
ン層７の表面を酸化させて、酸化シリコン膜８をれる。

ところでこの製造方法では、ベース領域６とベース電極
となる多結晶シリコン層７とが、別々に形成されるため
、両者間の接続部に結晶欠陥や薄い酸化シリコン膜が、
形成されたりして、界面が結晶的にも、電気的にも不安
定となること、製造方法が複雑であること、あるいは、
多結晶シリコン層７にドープされた不純物が、ベース領
域５へ拡散して、両者の界面付近のベース濃度が、高く
なり、容量が増えたり、耐圧が下がることなどの不都合
がもたらされる。

またコレクタ電極の取り出しが、ｐ形相結晶シリコン基
板１内に埋込まれ、コレクタ領域３の下部から横方向に
のびるｎ形埋込み層部分からなされるため、ｎ形埋込み
層の面積が大きくｎ形埋込み層２とｐ形相結晶シリコン
基板１間のｐｎ接合面積が大きくなり、基板容量が増加
して、高周波特性を十分に高めることが出来なくなるな
どの不都合もあった。

発明の目的 本発明は、上記の不都合をことごとく排除することがで
きる半導体集積回路、すなわちベース電極となる多結晶
シリコン層と、ベース領域の形成が、同時になされ両者
の界面が、結晶的にも、電気的にも安定となり、またコ
レクタ領域が、酸化シリコン膜と、コレクタ電極となる
多結晶シリコン層とで包囲され、埋め込み層と、単結晶
半導体基板間の接合面積が小さく、高周波特性が、改善
された半導体集積回路の製造方法を、提供するものであ
る。

発明の構成 前記多結晶層およびこれと隣接する単結晶層の一部を残
して、他の部分を酸化物層に変換し、第１多結晶半導体
層とコレクタ領域となる第１単結晶半導体層とが連繋し
た島領域を形成する工程、前記第１単結晶半導体層上に
、これとは逆導電形で、ベース領域となる第２単結晶半
導体層を、前第２多結晶半導体層を、第１多結晶半導体
部分層上の一部分と、第２単結晶半導体層に隣接し、か
つ前記酸化物層上にある第２多結晶半導体層部分を除い
て全て酸化物層に変換させる選択酸化工程、しよび前記
第２単結晶半導体層中に、エミッタ領域となるこれとは
逆導電形の領域を形成する工程を経て半導体基板内にバ
イポーラトランジスタの作り込みを行うものである。

この方法によればコレクタおよびベース領域に対するコ
ンタクトが、これらと同時に形成され、しかもこれらの
横方向に隣接配置された多結晶の半導体層となるため接
合面積が、小さくな９高周波特性が改善される。

実施例の説明 以下に本発明にかかる半導体集積回路の製造方法の一実
施例を図面とともに説明する。まずｐ形シリコン単結晶
基板１の上に厚さが０．３〜２μｍの酸化シリコン膜１
０を形成し、これをマスクにしてアンチモン（ｓｂ）あ
るいは砒素（Ａ−ｓ　）をスピンオン法やイオン注入法
により選択的にドープしてｎ形埋め込み層２を形成する
（第２図）。

次いで、酸化シリコン膜１０を全て除去したのち新たに
、厚さが２００〜５００人の酸化シリコン膜１１と厚さ
が５００〜８００への窒化シリコン膜１２を積層配置し
、フォトレジスト工程を経て、コレクタ電極を形成する
べき部分上にのみ積層膜を残し、他をエツチングして除
去する（第３図）。

以上の処理を経てｐ形シリコン単結晶基板の表面全域に
比抵抗が０．１〜２Ω畿のｎ形結晶シリコン層を０．３
〜１μｍの厚さに成長させる。この成長工程でｐ形シリ
コン単結晶基板１上には、単結晶シリコン層１３が、一
方、窒化シリコン膜１２の上には、多結晶シリコン層１
４が形成される。

この後裏面にリンをイオン注入しゲ・ツタリングを行い
、さらに上記のｎ形相結晶シリコン層１３と−ｎ形番結
晶シリコン層１４の表面上に厚さが１００．。

〜３００への酸化シリコン膜１６と厚さが６００〜１５
００人の窒化シリコン膜１６を順次形成する（第４図）
。

次いでトランジスタのコレクタ領域になるｎ形み酸化シ
リコン膜１６と窒化シリコン膜１６を残して他を除去し
、さらに上記ｎ形相結晶シリコン層を厚みが半分程度に
なるまでエツチングする。

そしてチャンネルストッパ用のボロン（Ｂ）をイオン注
入する（第６図）。

次に表面に熱酸化シリコン膜１７を１００〜６００人の
厚みで形成するとともに、窒化シリコン膜を５００〜１
５００人の厚みで全面に被覆し、引きつづいてこの厚み
分だけ窒化シリコン膜を、ドライエツチングすることに
より、第６図で示すように窒化シリコン膜が、ｎ形相結
晶シリコン層部分１３１および多結晶シリコン層１４の
表面と側面に残る。

こののち高圧酸化炉等で酸化処理し、窒化シリコン膜１
６で覆われていない部分を完全に酸化させ選択酸化シリ
コン膜１８を形成する（第７図）。

次に表面厚さが３００〜８００人の窒化シリコン膜１９
で被覆し、コレクタ領域となるｎ形相結晶シリコン層１
３１の上部と、コレクタ電極となる多結晶シリコン層１
４上の一部分に開孔を設ける。そしてレジスト層２０に
よりコレクタ電極となる部分以外をカバーＬ、ｎ形の不
純物であるリン（ｐ）をイオン注入して、コレクタ電極
となる多結晶シリコン層を低抵抗の層にする（第８図）
。

この後レジスト層２ｏを除去し、表面に比抵抗が０．１
〜２Ωにの低不純物濃度のｐ形シリコン層を０．３〜１
μｍの厚さに成長させる。この成長工程で、単結晶シリ
コン層の上Ｋｒｒｉ、　ｐ形相結晶シリコン層２１が、
多結晶シリコン層上には、ｐ形の多結晶シリコン層２２
が、また窒化シリコン膜の上には、ｐ形の多結晶シリコ
ン層２３が形成される０ この後表面に酸化シリコン膜２４を０．３〜１．６μｍ
の厚さで形成し、さらに多結晶シリコン層の上部に窓を
あけ、この窓を通してリン（ｐ）をイオン注入して、コ
レクタ電極となる多結晶シリコン層２２をｎ形でしかも
低抵抗の層とする（第９図）。

次に１上記の酸化シリコン膜２４を全て除去したのち５
表面に厚さが１００〜５００人の酸化シリコン膜２６と
、厚さが６００〜１６００人の窒化シリコン膜２６を積
層配置し、この積層膜を、ベース領域となるｐ形相結晶
シリコン層２１、ベース電極となる部分２３１、および
コレクタ電極となる多結晶シリコン層２２の上に残すエ
ツチングを施し、さらに残された積層膜をマスクとして
ｐ形番結晶シリコン層２３を半分程度の厚さになるまで
エツチングする（第１０図）。

次いで高圧酸化炉等で、酸化処理して、積層膜に覆われ
ていないｐ形シリコン層２３を選択酸化させたのち、酸
化シリコン膜２６と窒化シリコン膜２６を全て除去し、
露出させた全表面に、ＣＶＤ法により多結晶シリコン層
２７をＳＯＯ〜３０ｏＯ人の厚さまで形成し、さらに砒
素（Ａｓ）イオンを注入して、エミッタ領域２８を形成
する（第１１図）０ 上記多結晶シリコン層２７の表面全域に、３００〜１０
００人の厚さの窒化シリコン膜２９を形成し、この上に
レジスト層３０を塗布する（第１２図）。

このレジスト層３０をエミッタ部分とコレクタ部分の上
部にのみ残しだのら、レジスト層３ｏをマスクにして、
窒化シリコン膜２９を工・７チングし、さらに残った窒
化シリコン膜をマスクとして、多結晶シリコン層２７を
エツチングし、また上記の窒化シリコン膜をマスクとし
て、単結晶シリコン層２１と多結晶シリコン層２３１を
エミッタ領域２８の拡散深さを越える深さまでエツチン
グする（第１３図）。

次に、選択酸比時に出来た酸化シリコンの突出部（バー
ドビーク）３１をわずかに工・ンチングする。この後、
全面に１０００〜３０００人の厚さの酸化シリコン膜３
２を形成し、ボロン（Ｂ）イオンをイオン注入し、エッ
タ領域２８の直下に活性ベース領域３３を形成するとと
もに、ベース電極となる多結晶シリコン層２３１を低抵
抗の層とする。この時コレクタコンタクトの部分は、ボ
ロンイオンが入らないようにレジスト膜３４でカバーし
ておく（第１４図）。

しかる後、レジスト膜３４と窒化シリコン膜２９を除去
し、かつ酸化シリコン膜３２の一部分に窓をあけコレク
タ、ベースおよびエミッタコンタクト部分を露出させ、
これらの部分にシリコンを、重量比で１〜２％含んだＡ
ｌを用いて、電極９を形成することによ抄、第１６図で
示すように、エミッタ、ベースおよびコレクタ領域の周
囲が、酸化シリコン膜および多結晶シリコン膜により包
囲されｐｎ接合面積が、非常に小さい高周波トランジス
タが作成される。

以上本発明の製造方法の一例を示して説明しだが、単結
晶半導体基板１の上へ半導体層を形成するにあたり、多
結晶半導体層を成長させるために窒化シリコン膜を用い
たが、これを酸化シリコン膜にかえること、あるいは単
結晶半導体基板上を選択的にサンドブラスト加工するこ
となどに変更することもできる。

また、ベース領域となる低濃度のｐ形相結晶シリコン層
中にｐ形不純物を、高濃度にドープして活性ベースを形
成したが、ｐ形相結晶シリコン層を成長させる時に１　
不純物濃度を高濃度にし、しかも厚さを薄くするならば
、ｐ形不純物を高濃度にドープする工程を省くことがで
きる。

さらにエミ・ツタ領域の側面を酸化シリコン膜で包囲し
たが、エミッタ領域をベース領域内に埋め込むならば、
このような配慮が不要となる。

なお、埋め込み層２の形成も絶対的なものではなく、こ
れがなくても特性的に大きな変化は生じない。

発明の効果 以上のよりに、本発明の製造方法によれば、ベース領域
とベース電極となる多結晶シリコン層の形成が同時にな
されるため５両者の界面が結晶的にも電気的にも安定と
なること、ベース領域が多結晶シリコン層と酸化シリコ
ン膜とで包囲されるため、ベース容量が減少すること、
またベース領域とベース電極となる多結晶シリコン層へ
の不純物のドープが、同時に同一濃度でなされるため、
ベース領域の不純物濃度が部分的に高くなることはなく
、容量の増加および耐圧の低下を防止できることなどの
効果が奏される。

さらにコレクタ領域が酸化シリコン層とコレクタ電極と
なる多結晶シリコン層とで包囲され、この多結晶シリコ
ン層がコレクタの電極となるため埋め込み層の面積を小
さくすることができ、コレクタ領域とｐ形相結晶シリコ
ン基板間のｐｎ接合面積が、従来の構造のものより小さ
くなり、基板容量が減少し、高周波特性も大幅に改善さ
れる。

【図面の簡単な説明】

第１図は、従来の酸化膜分離を用い、ベース領域の周り
を多結晶シリコンで分離した断面構造図、第２図〜第１
６図は、本発明の一実施例にか４−るトランジスタの製
造工程の断面図である。 リコン膜、６・・・・・・ベース領域、６・・・・エミ
ッタ領域、７・・・・・・多結晶シリコン層（ベース電
極）、８・・・・・・酸化シリコン膜、９・・・・・・
ムｌ／ｆ３１電極、１０・・・・・・酸化シリコン膜、
１１・−・・酸化シリコン膜、１２・・・・・窒化シリ
コン膜、１３・・・・・ｎ形相結晶シリコン層、１４・
・・・・・ｎ形番結晶シリコン層、１５・・・・・・酸
化シリコン膜、１６・・・・・・窒化シリコン膜、１７
・・・・・・酸化シリコン膜１１８・・・・・・分離酸
化シリコンＬ１９・・・・・・窒化シリコン［１２０・
・・・・・レジスト膜、２１・・・・・・ｐ形相結晶シ
リコン層、２２−＝・・・ｎ形番結晶シリコン、２３・
・・・・ｐ形番結晶／リコン、２４・・・・・・酸化シ
リコン膜、２５・・・・・・酸化シリコン膜、２６・・
・・・・窒化シリコン膜、２７・・・・・・多結晶シリ
コン層、２８・・・・・・ｎ形相結晶シリコン゛（エミ
ッタ）、２９・・・・・・窒化シリコン膜、３０・・・
・・・レジスト膜、３１・・・・・・バードビーク、３
２・・・・・・酸化シリコン膜、３３・・−・・・ｐ形
相結晶シリコン（活性ベース）、Ｓ４・・・・・レジス
トｌ１ｌｔＬ　１３１・・・・・・ｎ形相結晶シリコン
層（コレクタ領域）、２３１・・・・・・ｐ形番結晶シ
リコン（ベース電極）。 莞１図

Claims (1)

1. 【特許請求の範囲】 （１）−導電形の半導体基板上に、一部分が多結晶層、
   残部が単結晶層からなる半導体層を成長させる工程、前
   記多結晶層およびこれと隣接する単結晶層の一部を残し
   て、他の部分を酸化物層に変換し、第１多結晶半導体層
   とコレクタ領域となる第１単結晶半導体層とが連繋した
   島領域を形成する工程、前記第１単結晶半導体層上に、
   これとは逆導電形で、ベース領域となる第２小結晶半導
   体層を、前記第１多結晶半４体層上および酸化物層上に
   第２多結晶半導体層を、同時に成長させる工程、前記第
   ２多結晶半導体層を第１多結晶半導体部分層上の一部分
   と、第２小結晶半導体層に隣接し、かつ前記酸化物層上
   にろる第２多結晶半導体層部分を除いて全て酸化物層に
   変換させる選択酸化工程、および前記第２単結晶半導体
   層中に、エミッタ領域となるこれとは逆メ（）Ｘπ形の
   領域を形成するＴＩ’：　ｊ’ｔ′を、ｊ　ｌ、　Ｉｌ
   ｉｏｌｌすることを特徴とする半導体層積回路の製造方
   法。 し）　半導体基板上への半導体層の成長工程が、？１′
   導体枯板上への窒化シリコン膜またに、酸化シリコン膜
   の選択形成と、これにつづく気相成長処理とからなるこ
   とを特徴とする特ｒ口１１１求の範囲第１項に記載の半
   導体層［貴回路の製造方法。 （３）ベース領域となる第２単結晶゛１′心体層中の一
   部に、これよりも高濃度で同−ｍ　ｔｃ形の領域が形成
   されることを特徴とするｑ！ｆｉｔ’ｌ請求の；頷囲第
   １項に記載の半４体集偵回路の製造方法。 （４）第１多結晶半導体層と第２多結晶半心体層に不純
   物がドープされることを特徴とする請求の範囲第１ダｉ
   Ｖｃ記戦の半導体層ｆ」す回路の製造方法。