JPH0574770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0574770A JPH0574770A JP3168508A JP16850891A JPH0574770A JP H0574770 A JPH0574770 A JP H0574770A JP 3168508 A JP3168508 A JP 3168508A JP 16850891 A JP16850891 A JP 16850891A JP H0574770 A JPH0574770 A JP H0574770A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- stress
- layers
- linelike
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 abstract description 9
- 238000005452 bending Methods 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 12
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 メタル配線のスライドやパシベーション膜の
クラックを防止する。 【構成】 幅の細い線状層１１，１２，１３が、メタル
配線２の屈曲部に沿って設けられる。線状層１１，１
２，１３は各々平行に設置され、また、酸化膜の上に積
層されている。線状層１１，１２，１３が設けられてい
ると、その上に積層されるメタル配線２は線状層１１，
１２，１３の厚みによって湾曲する。そして、メタル配
線２が湾曲している状態において横方向の応力が加わる
と、この応力が湾曲の方向に分散される。
クラックを防止する。 【構成】 幅の細い線状層１１，１２，１３が、メタル
配線２の屈曲部に沿って設けられる。線状層１１，１
２，１３は各々平行に設置され、また、酸化膜の上に積
層されている。線状層１１，１２，１３が設けられてい
ると、その上に積層されるメタル配線２は線状層１１，
１２，１３の厚みによって湾曲する。そして、メタル配
線２が湾曲している状態において横方向の応力が加わる
と、この応力が湾曲の方向に分散される。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に係り、
詳しくは、封止樹脂によるメタルスライド等を防止する
ことができる半導体装置に関する。
詳しくは、封止樹脂によるメタルスライド等を防止する
ことができる半導体装置に関する。
【０００２】
【従来の技術】図４は従来の半導体装置（半導体チッ
プ）の隅部分の構成を示す平面図であり、図示のように
チップ本体１の上面端部に沿って幅広のメタル配線２が
設けられている。このような幅広のメタル配線２は、一
般には、電源ラインおよびコモンラインとして用いられ
ている。図５は図４に示すＡ−Ａ´線断面図であり、こ
の図に示すように、基板３の上面にはＳｉＯ2によって
構成される酸化膜４，５が積層され、酸化膜５の上に上
述したメタル配線２が設けられている。また、８はメタ
ル配線２および酸化膜５を覆うパシベーション膜であ
る。このパシベーション膜８は、封止用の樹脂によって
形成されている。
プ）の隅部分の構成を示す平面図であり、図示のように
チップ本体１の上面端部に沿って幅広のメタル配線２が
設けられている。このような幅広のメタル配線２は、一
般には、電源ラインおよびコモンラインとして用いられ
ている。図５は図４に示すＡ−Ａ´線断面図であり、こ
の図に示すように、基板３の上面にはＳｉＯ2によって
構成される酸化膜４，５が積層され、酸化膜５の上に上
述したメタル配線２が設けられている。また、８はメタ
ル配線２および酸化膜５を覆うパシベーション膜であ
る。このパシベーション膜８は、封止用の樹脂によって
形成されている。
【０００３】
【発明が解決しようとする課題】ところで、半導体装置
においては、外部環境、通電による発熱等により発生す
る熱応力が封止樹脂からチップに印加される。すなわ
ち、チップ、パシベーション膜、封止樹脂の熱膨張、熱
収縮特性の差に基づいて応力が発生するのである。この
応力は、図５の矢印に示す方向にかかる。そして、この
応力の方向が一方向であるため、全体として大きな応力
になり、メタル配線２がチップの内側にスライドすると
いう問題が発生した。さらに、応力の大きさによって
は、パシベーション膜８にクラックが入る場合もあっ
た。これらの問題は、約１５μｍ以上の幅広メタル配線
に生じやすい。
においては、外部環境、通電による発熱等により発生す
る熱応力が封止樹脂からチップに印加される。すなわ
ち、チップ、パシベーション膜、封止樹脂の熱膨張、熱
収縮特性の差に基づいて応力が発生するのである。この
応力は、図５の矢印に示す方向にかかる。そして、この
応力の方向が一方向であるため、全体として大きな応力
になり、メタル配線２がチップの内側にスライドすると
いう問題が発生した。さらに、応力の大きさによって
は、パシベーション膜８にクラックが入る場合もあっ
た。これらの問題は、約１５μｍ以上の幅広メタル配線
に生じやすい。
【０００４】この発明は、上記課題に鑑みてなされたも
ので、メタル配線のスライドやパシベーション膜のクラ
ックを防止することができる半導体装置を提供すること
を目的としている。
ので、メタル配線のスライドやパシベーション膜のクラ
ックを防止することができる半導体装置を提供すること
を目的としている。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、幅広メタル配線の下敷きとなる絶縁層
膜の表面を、前記メタル配線に沿って平行に伸びる凹凸
形状としたことを特徴とする。
に、この発明は、幅広メタル配線の下敷きとなる絶縁層
膜の表面を、前記メタル配線に沿って平行に伸びる凹凸
形状としたことを特徴とする。
【０００６】
【作用】幅広メタル配線の下敷きとなる絶縁層膜に凹凸
形状があるため、幅広メタル配線も前記絶縁層膜の表面
形状に応じた凹凸形状を有する。このため、幅広メタル
配線の横方向からの応力は、前記凹凸形状に沿って上下
方向に分散される。
形状があるため、幅広メタル配線も前記絶縁層膜の表面
形状に応じた凹凸形状を有する。このため、幅広メタル
配線の横方向からの応力は、前記凹凸形状に沿って上下
方向に分散される。
【０００７】
【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。図１は、この発明の一実施例の構成を示
す平面図、図２は図１に示すＢ−Ｂ´線断面図である。
これらの図において、前述した図４、図５の各部と対応
する部分には同一の符号を付けてその説明を省略する。
図１において、ハッチングを付けた部分１１，１２，１
３は、各々幅の細い線状層であり、メタル配線２の屈曲
部に沿って設けられている。線状層１１，１２，１３は
各々平行に設置され、また、図２に示すように酸化膜４
の上に積層されている。この線状層１１，１２，１３
は、ポリシリコン（ｐｏｌｙＳｉ）、アルミニウムある
いは絶縁膜によって形成される。
いて説明する。図１は、この発明の一実施例の構成を示
す平面図、図２は図１に示すＢ−Ｂ´線断面図である。
これらの図において、前述した図４、図５の各部と対応
する部分には同一の符号を付けてその説明を省略する。
図１において、ハッチングを付けた部分１１，１２，１
３は、各々幅の細い線状層であり、メタル配線２の屈曲
部に沿って設けられている。線状層１１，１２，１３は
各々平行に設置され、また、図２に示すように酸化膜４
の上に積層されている。この線状層１１，１２，１３
は、ポリシリコン（ｐｏｌｙＳｉ）、アルミニウムある
いは絶縁膜によって形成される。
【０００８】線状層１１，１２，１３が設けられている
と、その上に積層される酸化膜５、メタル配線２および
パシベーション膜８は各々図示のように湾曲する。そし
て、メタル配線２が湾曲している状態において横方向の
応力が加わると、この応力が湾曲の方向に分散される。
すなわち、図２に示すように斜め上方あるいは斜め下方
に向く応力ベクトルが発生し、この結果、水平方向の応
力の割合が減少する。このように、水平方向の応力ベク
トルが減少することにより、メタル配線２がスライドせ
ず、また、パシベーション膜８にクラックが生じるよう
な応力もかからない。
と、その上に積層される酸化膜５、メタル配線２および
パシベーション膜８は各々図示のように湾曲する。そし
て、メタル配線２が湾曲している状態において横方向の
応力が加わると、この応力が湾曲の方向に分散される。
すなわち、図２に示すように斜め上方あるいは斜め下方
に向く応力ベクトルが発生し、この結果、水平方向の応
力の割合が減少する。このように、水平方向の応力ベク
トルが減少することにより、メタル配線２がスライドせ
ず、また、パシベーション膜８にクラックが生じるよう
な応力もかからない。
【０００９】次に、図３はこの発明の他の実施例の構成
を示す断面図である。この実施例が前述した実施例と異
なる点は、線状層に代えて、絶縁膜５の上面に凹部５ａ
と凸部５ｂとを形成した点である。凹部５ａと凸部５ｂ
とは図示のように交互に配置され、また、凹部５ａと凸
部５ｂとは、前述した線状層１１，１２，１３と同様に
メタル配線２の角部に沿って形成されている。凹部５ａ
および凸部５ｂがあると、その上に形成されるメタル配
線２は絶縁膜５の凹凸形状に沿って湾曲し、前述した実
施例と同様の効果が得られる。
を示す断面図である。この実施例が前述した実施例と異
なる点は、線状層に代えて、絶縁膜５の上面に凹部５ａ
と凸部５ｂとを形成した点である。凹部５ａと凸部５ｂ
とは図示のように交互に配置され、また、凹部５ａと凸
部５ｂとは、前述した線状層１１，１２，１３と同様に
メタル配線２の角部に沿って形成されている。凹部５ａ
および凸部５ｂがあると、その上に形成されるメタル配
線２は絶縁膜５の凹凸形状に沿って湾曲し、前述した実
施例と同様の効果が得られる。
【００１０】
【発明の効果】以上説明したように、この発明によれ
ば、幅広メタル配線の下敷きとなる絶縁層膜の表面を、
前記メタル配線に沿って平行に伸びる凹凸形状としたの
で、メタル配線のスライドやパシベーション膜のクラッ
クを防止することができる。
ば、幅広メタル配線の下敷きとなる絶縁層膜の表面を、
前記メタル配線に沿って平行に伸びる凹凸形状としたの
で、メタル配線のスライドやパシベーション膜のクラッ
クを防止することができる。
【図１】 この発明の一実施例の構成を示す平面図であ
る。
る。
【図２】 図１に示すＢ−Ｂ´線断面図である。
【図３】 この発明の他の実施例の構成を示す断面図で
ある。
ある。
【図４】 従来の半導体装置の構成を示す平面図であ
る。
る。
【図５】 図４に示すＡ−Ａ´線断面図である。
【符号の説明】 ２……幅広メタル配線、 ５……絶縁膜（絶縁層膜）、
１１，１２，１３……線状層。
１１，１２，１３……線状層。
Claims (1)
- 【請求項１】 幅広メタル配線の下敷きとなる絶縁層膜
の表面を、前記メタル配線に沿って平行に伸びる凹凸形
状としたことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16850891A JP3173045B2 (ja) | 1991-07-09 | 1991-07-09 | 半導体装置 |
| US07/910,624 US5391920A (en) | 1991-07-09 | 1992-07-08 | Semiconductor device having peripheral metal wiring |
| KR1019920012137A KR0148585B1 (ko) | 1991-07-09 | 1992-07-08 | 주변부에 메탈 배선을 가진 반도체장치 |
| US08/319,140 US5491352A (en) | 1991-07-09 | 1994-10-06 | Semiconductor device having peripheral metal wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16850891A JP3173045B2 (ja) | 1991-07-09 | 1991-07-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574770A true JPH0574770A (ja) | 1993-03-26 |
| JP3173045B2 JP3173045B2 (ja) | 2001-06-04 |
Family
ID=15869355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16850891A Expired - Fee Related JP3173045B2 (ja) | 1991-07-09 | 1991-07-09 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3173045B2 (ja) |
| KR (1) | KR0148585B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| JP2009111333A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 半導体装置 |
-
1991
- 1991-07-09 JP JP16850891A patent/JP3173045B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-08 KR KR1019920012137A patent/KR0148585B1/ko not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| JP2009111333A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0148585B1 (ko) | 1998-12-01 |
| KR930003367A (ko) | 1993-02-24 |
| JP3173045B2 (ja) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0574770A (ja) | 半導体装置 | |
| TWI237856B (en) | Semiconductor device and method of manufacturing the same | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPS6248892B2 (ja) | ||
| JPH0936166A (ja) | ボンディングパッド及び半導体装置 | |
| JPS6156608B2 (ja) | ||
| JPS61269333A (ja) | 半導体装置 | |
| JPH09293723A (ja) | 半導体装置 | |
| JPH05136136A (ja) | 半導体装置 | |
| JPS5846653A (ja) | 半導体装置 | |
| JPS6035525A (ja) | 半導体装置 | |
| JPH0669211A (ja) | 樹脂封止型半導体装置 | |
| JPS62128128A (ja) | 半導体装置 | |
| JP3098333B2 (ja) | 半導体装置 | |
| JP3064476B2 (ja) | 半導体装置 | |
| JP2003031655A (ja) | 半導体装置 | |
| JPH02297953A (ja) | 半導体装置 | |
| JPH0226039A (ja) | 半導体装置 | |
| JPH0778818A (ja) | 半導体装置 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPS63156372A (ja) | 半導体装置 | |
| JPS63107045A (ja) | 半導体装置 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09213691A (ja) | 半導体装置 | |
| JPH0828389B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
| LAPS | Cancellation because of no payment of annual fees |