JPH0573032B2 - - Google Patents
Info
- Publication number
- JPH0573032B2 JPH0573032B2 JP59206681A JP20668184A JPH0573032B2 JP H0573032 B2 JPH0573032 B2 JP H0573032B2 JP 59206681 A JP59206681 A JP 59206681A JP 20668184 A JP20668184 A JP 20668184A JP H0573032 B2 JPH0573032 B2 JP H0573032B2
- Authority
- JP
- Japan
- Prior art keywords
- sound source
- address
- waveform data
- sound
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は電子楽器の音源回路に関し、特に、
予め音源波形データをメモリに記憶しておき、ト
リガ信号に応じて所望の音源波形データを読出す
ような電子楽器の音源回路に関する。
予め音源波形データをメモリに記憶しておき、ト
リガ信号に応じて所望の音源波形データを読出す
ような電子楽器の音源回路に関する。
［従来の技術］
電子楽器の音源回路においては、メモリに記憶
されている音源波形データを読出すためにアドレ
スカウンタが設けられていて、該音源波形データ
の読出を指示するトリガ信号が入力されると、音
源波形データの始まりであるスタートアドレスか
らアドレスカウンタが計数を開始して、音源波形
データがメモリから読出される。
されている音源波形データを読出すためにアドレ
スカウンタが設けられていて、該音源波形データ
の読出を指示するトリガ信号が入力されると、音
源波形データの始まりであるスタートアドレスか
らアドレスカウンタが計数を開始して、音源波形
データがメモリから読出される。
［発明が解決しようとする課題］
上述のような従来の音源回路においては、発音
のタイミングを指示するトリガ信号は電子的に発
生させており、よつて、そのトリガ信号の発生す
るタイミングは非常に正確なものになり、楽音の
発音タイミングも正確で機械的な楽音になつてし
まうという欠点があつた。
のタイミングを指示するトリガ信号は電子的に発
生させており、よつて、そのトリガ信号の発生す
るタイミングは非常に正確なものになり、楽音の
発音タイミングも正確で機械的な楽音になつてし
まうという欠点があつた。
それゆえに、この発明の主たる目的は、メモリ
に記憶されている楽音波形を読出すスタートアド
レスの下位ビツトに、継続して計数動作を行つて
いるカウンタの計数値を使用することによつて、
楽音の発音タイミングを変化させ得る電子楽器の
音源回路を提供することである。
に記憶されている楽音波形を読出すスタートアド
レスの下位ビツトに、継続して計数動作を行つて
いるカウンタの計数値を使用することによつて、
楽音の発音タイミングを変化させ得る電子楽器の
音源回路を提供することである。
［課題を解決するための手段］
この発明に係る電子楽器の音源回路は、音源波
形データが記憶されたメモリと、そのメモリの読
出アドレス信号を発生するアドレス発生手段と、
アドレス発生手段に含まれ、独自に計数動作を行
うカウンタとによつて構成される。
形データが記憶されたメモリと、そのメモリの読
出アドレス信号を発生するアドレス発生手段と、
アドレス発生手段に含まれ、独自に計数動作を行
うカウンタとによつて構成される。
［作用］
この発明に係る電子楽器の音源回路は、独自に
計数しているカウンタの計数値をメモリに記憶し
ている音源波形データのアドレスとして下位の所
定ビツトに設定することによつて、メモリからの
音源波形データの読出を開始するスタートアドレ
スを変化させることができる。
計数しているカウンタの計数値をメモリに記憶し
ている音源波形データのアドレスとして下位の所
定ビツトに設定することによつて、メモリからの
音源波形データの読出を開始するスタートアドレ
スを変化させることができる。
［発明の実施例］
第１図はこの発明の一実施例の概略ブロツク図
である。まず、まず、第１図を参照して、この発
明の一実施例の構成について説明する。クロツク
パルス発生回路５はクロツクパルスを発生するも
のであつて、そのクロツクパルスを制御信号発生
回路６に与える。制御信号発生回路６はクロツク
パルスに基づいて、アドレスマルチプレクサ３お
よびアナログデマルチプレクサ９に制御信号を与
えるとともに、下位アドレス計数手段としてのロ
ーアドレスカウンタ７にクロツクパルスを与え
る。このローアドレスカウンタ７は音源メモリ４
に記憶している各音源波形データのアドレスのう
ち、下位の所定ビツトを指定するものであつて、
下位アドレス信号を音源メモリ４に与える。ま
た、ローアドレスカウンタ７は下位の所定のビツ
ト数だけクロツクパルスを計数するごとに、歩進
パルスを上位アドレス計数手段としてのハイアド
レスカウンタ１１ないし１ｎにクロツクパルスと
して与える。
である。まず、まず、第１図を参照して、この発
明の一実施例の構成について説明する。クロツク
パルス発生回路５はクロツクパルスを発生するも
のであつて、そのクロツクパルスを制御信号発生
回路６に与える。制御信号発生回路６はクロツク
パルスに基づいて、アドレスマルチプレクサ３お
よびアナログデマルチプレクサ９に制御信号を与
えるとともに、下位アドレス計数手段としてのロ
ーアドレスカウンタ７にクロツクパルスを与え
る。このローアドレスカウンタ７は音源メモリ４
に記憶している各音源波形データのアドレスのう
ち、下位の所定ビツトを指定するものであつて、
下位アドレス信号を音源メモリ４に与える。ま
た、ローアドレスカウンタ７は下位の所定のビツ
ト数だけクロツクパルスを計数するごとに、歩進
パルスを上位アドレス計数手段としてのハイアド
レスカウンタ１１ないし１ｎにクロツクパルスと
して与える。
ハイアドレスカウンタ１１ないし１ｎは音源メ
モリ４に記憶している各音源波形データ１ないし
ｎのそれぞれに対応して設けられ、トリガ信号に
応じて、各音源波形データのアドレスのうち上位
の所定のビツトを指定するために上位アドレス信
号を発生する。このために、ハイアドレスカウン
タ１１ないし１ｎには、それぞれトリガ信号１な
いしｎが与えられる。各ハイアドレスカウンタ１
１ないし１ｎのそれぞれに対応して、スタートア
ドレス設定回路２１ないし２ｎが設けられる。こ
のスタートアドレス設定回路２１ないし２ｎは、
それぞれハイアドレスカウンタ１１ないし１ｎに
よつて指定されるアドレスのスタート点を設定す
るためのものである。これらのスタートアドレス
設定回路２１ないし２ｎで設定されたスタートア
ドレスは、それぞれハイアドレスカウンタ１１な
いし１ｎから出力される上位アドレス信号に加算
されて、アドレスマルチプレクサ３に与えられ
る。
モリ４に記憶している各音源波形データ１ないし
ｎのそれぞれに対応して設けられ、トリガ信号に
応じて、各音源波形データのアドレスのうち上位
の所定のビツトを指定するために上位アドレス信
号を発生する。このために、ハイアドレスカウン
タ１１ないし１ｎには、それぞれトリガ信号１な
いしｎが与えられる。各ハイアドレスカウンタ１
１ないし１ｎのそれぞれに対応して、スタートア
ドレス設定回路２１ないし２ｎが設けられる。こ
のスタートアドレス設定回路２１ないし２ｎは、
それぞれハイアドレスカウンタ１１ないし１ｎに
よつて指定されるアドレスのスタート点を設定す
るためのものである。これらのスタートアドレス
設定回路２１ないし２ｎで設定されたスタートア
ドレスは、それぞれハイアドレスカウンタ１１な
いし１ｎから出力される上位アドレス信号に加算
されて、アドレスマルチプレクサ３に与えられ
る。
アドレスマルチプレクサ３は制御信号発生回路
６からの制御信号に基づいて、各上位アドレス信
号を選択して、ローアドレスカウンタ７から出力
された下位アドレス信号とともに音源メモリ４へ
与える。音源メモリ４は複数の音源波形データ１
ないしｎを記憶していて、それぞれの音源波形デ
ータを記憶している下位アドレスはローアドレス
カウンタ７から出力された下位アドレス信号によ
つて指定され、上位アドレスはスタートアドレス
設定回路２１ないし２ｎおよびハイアドレスカウ
ンタ１１ないし１ｎから出力される上位アドレス
信号によつてアドレス指定される。
６からの制御信号に基づいて、各上位アドレス信
号を選択して、ローアドレスカウンタ７から出力
された下位アドレス信号とともに音源メモリ４へ
与える。音源メモリ４は複数の音源波形データ１
ないしｎを記憶していて、それぞれの音源波形デ
ータを記憶している下位アドレスはローアドレス
カウンタ７から出力された下位アドレス信号によ
つて指定され、上位アドレスはスタートアドレス
設定回路２１ないし２ｎおよびハイアドレスカウ
ンタ１１ないし１ｎから出力される上位アドレス
信号によつてアドレス指定される。
音源メモリ４は上位アドレス信号と下位アドレ
ス信号とが与えられると、対応するアドレスから
音源波形データを読出し、Ｄ／Ａ変換器８に与え
る。Ｄ／Ａ変換器８は音源メモリ４から読出され
たデイジタル信号としての音源波形データをアナ
ログ信号に変換し、音源波形信号としてアナログ
デマルチプレクサ９に与える。アナログデマルチ
プレクサ９は制御信号発生回路６からの制御信号
に基づいて、音源波形信号１ないしｎのいずれか
を選択して出力する。アナログデマルチプレクサ
９から出力された音源波形信号１ないしｎはそれ
ぞれサンプルホールド回路１０１ないし１０ｎに
サンプルホールドされ、音源１ないし音源ｎとし
て出力される。
ス信号とが与えられると、対応するアドレスから
音源波形データを読出し、Ｄ／Ａ変換器８に与え
る。Ｄ／Ａ変換器８は音源メモリ４から読出され
たデイジタル信号としての音源波形データをアナ
ログ信号に変換し、音源波形信号としてアナログ
デマルチプレクサ９に与える。アナログデマルチ
プレクサ９は制御信号発生回路６からの制御信号
に基づいて、音源波形信号１ないしｎのいずれか
を選択して出力する。アナログデマルチプレクサ
９から出力された音源波形信号１ないしｎはそれ
ぞれサンプルホールド回路１０１ないし１０ｎに
サンプルホールドされ、音源１ないし音源ｎとし
て出力される。
第２図および第３図はこの発明の一実施例の動
作を説明するための波形図である。
作を説明するための波形図である。
次に、第１図ないし第３図を参照して、この発
明の一実施例の動作について説明する。ローアド
レスカウンタ７は制御信号発生回路６を介して与
えられたクロツクパルス発生回路５からのクロツ
クパルスを繰返し計数する。そして、ローアドレ
スカウンタ７は下位アドレスに対応する所定のビ
ツト数だけクロツクパルスを計数すると、その計
数出力を下位アドレス信号として音源メモリ４に
与えるとともに、歩進パルスをハイアドレスカウ
ンタ１１ないし１ｎの各クロツク入力端に与え
る。このとき、ハイアドレスカウンタ１１ないし
１ｎは上位アドレスを最後まで計数して停止して
いるものとする。そして、ハイアドレスカウンタ
１１にトリガ信号１が与えられる。
明の一実施例の動作について説明する。ローアド
レスカウンタ７は制御信号発生回路６を介して与
えられたクロツクパルス発生回路５からのクロツ
クパルスを繰返し計数する。そして、ローアドレ
スカウンタ７は下位アドレスに対応する所定のビ
ツト数だけクロツクパルスを計数すると、その計
数出力を下位アドレス信号として音源メモリ４に
与えるとともに、歩進パルスをハイアドレスカウ
ンタ１１ないし１ｎの各クロツク入力端に与え
る。このとき、ハイアドレスカウンタ１１ないし
１ｎは上位アドレスを最後まで計数して停止して
いるものとする。そして、ハイアドレスカウンタ
１１にトリガ信号１が与えられる。
このトリガ信号１は第１図に図示していない
が、たとえばミユージツクシンセサイザのキーボ
ードが押鍵されると、その押鍵信号をCPUが受
け、その押鍵に対応する音高に応じたとトリガ信
号として発生される。
が、たとえばミユージツクシンセサイザのキーボ
ードが押鍵されると、その押鍵信号をCPUが受
け、その押鍵に対応する音高に応じたとトリガ信
号として発生される。
なお、CPUはトリガ信号を出力するとき、制
御信号発生回路６にも音源波形データ１を選択す
るための信号を与える。ハイアドレスカウンタ１
１はトリガ信号１が入力されるとリセツトされ、
ローアドレスカウンタ７から歩進パルスが出力さ
れるごとに上位アドレスの所定ビツト数を計数す
る。アドレスマルチプレクサ３は制御信号発生回
路６からの制御信号に基づいて、ハイアドレスカ
ウンタ１１の出力とスタートアドレス設定回路２
１で設定されたスタートアドレスとを選択し、上
位アドレス信号として音源メモリ４に与え、ロー
アドレスカウンタ７から出力される信号を下位ア
ドレス信号として音源メモリ４に与え、音源波形
データ１を読出す。
御信号発生回路６にも音源波形データ１を選択す
るための信号を与える。ハイアドレスカウンタ１
１はトリガ信号１が入力されるとリセツトされ、
ローアドレスカウンタ７から歩進パルスが出力さ
れるごとに上位アドレスの所定ビツト数を計数す
る。アドレスマルチプレクサ３は制御信号発生回
路６からの制御信号に基づいて、ハイアドレスカ
ウンタ１１の出力とスタートアドレス設定回路２
１で設定されたスタートアドレスとを選択し、上
位アドレス信号として音源メモリ４に与え、ロー
アドレスカウンタ７から出力される信号を下位ア
ドレス信号として音源メモリ４に与え、音源波形
データ１を読出す。
該音源波形データ１は第２図に示すような波形
であつて、発音開始を指示したときのローアドレ
スカウンタ７の値によつて期間T1の間のいずれ
かの位置から発音が開始され、続けてT2の期間
部分が読出される。そして、この音源波形データ
１はＤ／Ａ変換器８によつてアナログ信号に変換
され、さらにアナログデマルチプレクサ９によつ
て選択され、サンプルホールド回路１０１にサン
プルホールドされて音源１として出力される。
であつて、発音開始を指示したときのローアドレ
スカウンタ７の値によつて期間T1の間のいずれ
かの位置から発音が開始され、続けてT2の期間
部分が読出される。そして、この音源波形データ
１はＤ／Ａ変換器８によつてアナログ信号に変換
され、さらにアナログデマルチプレクサ９によつ
て選択され、サンプルホールド回路１０１にサン
プルホールドされて音源１として出力される。
上述のごとく、この実施例によれば音源メモリ
４から音源波形データを読出すときのスタートア
ドレスを設定する場合において、該スタートアド
レスの下位アドレスにトリガ信号１ないしｎに関
係なく、計数動作を続けているローアドレスカウ
ンタ７の計数値を入力することによつて、発音の
たびにスタートアドレスを変化させることができ
る。このため、ローアドレスカウンタ７の計数出
力が０のときにトリガ信号が出力されれば、第２
図に示す音源波形の最初の立上り部分から読出さ
れるが、ローアドレスカウンタ７の計数値が０に
なつてからt1時間経過後にトリガ信号が出力され
ると、音源波形の立上り部分がとぎれることにな
る。しかし、ローアドレスカウンタ７が下位アド
レスの計数する時間T1を人間が音のとぎれを感
じる限界とされる数msecないし10msecに選べ
ば、とくに不自然に聞こえることはない。
４から音源波形データを読出すときのスタートア
ドレスを設定する場合において、該スタートアド
レスの下位アドレスにトリガ信号１ないしｎに関
係なく、計数動作を続けているローアドレスカウ
ンタ７の計数値を入力することによつて、発音の
たびにスタートアドレスを変化させることができ
る。このため、ローアドレスカウンタ７の計数出
力が０のときにトリガ信号が出力されれば、第２
図に示す音源波形の最初の立上り部分から読出さ
れるが、ローアドレスカウンタ７の計数値が０に
なつてからt1時間経過後にトリガ信号が出力され
ると、音源波形の立上り部分がとぎれることにな
る。しかし、ローアドレスカウンタ７が下位アド
レスの計数する時間T1を人間が音のとぎれを感
じる限界とされる数msecないし10msecに選べ
ば、とくに不自然に聞こえることはない。
逆に、トリガ信号が出力されるタイミングによ
り、毎回毎回音源波形の立上り部分の読出タイミ
ングがt1あるいはt2のように異なるため、面白み
のある音づくりができる。すなわち、同じ音であ
るけれども立上りの特徴部分が微妙に異なつた音
を発生することができる。また、第３図に示すよ
うに、音源メモリ４の下位アドレスのうち先頭の
T3期間に相当する所定のビツトだけ音源波形デ
ータを０にしておけば、トリガ信号の出力される
タイミングに応じて、音源波形が立上るまでのタ
イミングを異ならせることができ、従来のように
機械的なタイミングで発生させた音とは異なつた
音づくりができる。
り、毎回毎回音源波形の立上り部分の読出タイミ
ングがt1あるいはt2のように異なるため、面白み
のある音づくりができる。すなわち、同じ音であ
るけれども立上りの特徴部分が微妙に異なつた音
を発生することができる。また、第３図に示すよ
うに、音源メモリ４の下位アドレスのうち先頭の
T3期間に相当する所定のビツトだけ音源波形デ
ータを０にしておけば、トリガ信号の出力される
タイミングに応じて、音源波形が立上るまでのタ
イミングを異ならせることができ、従来のように
機械的なタイミングで発生させた音とは異なつた
音づくりができる。
［発明の効果］
以上のように、この発明によれば、発音する音
源波形は同じであつても発音するたびに楽音波形
の特徴部分である立上り部分を微妙に異なつたも
のにすることによつて面白みのある音づくりがで
きたり、音源波形データの最初の部分を０にして
おくことによつて発音するたびに発音タイミング
を異ならせることができるという、いわゆる機械
的な動作を感じさせない電子楽器の音源回路を提
供することができる。
源波形は同じであつても発音するたびに楽音波形
の特徴部分である立上り部分を微妙に異なつたも
のにすることによつて面白みのある音づくりがで
きたり、音源波形データの最初の部分を０にして
おくことによつて発音するたびに発音タイミング
を異ならせることができるという、いわゆる機械
的な動作を感じさせない電子楽器の音源回路を提
供することができる。
第１図はこの発明の一実施例の概略ブロツク図
である。第２図および第３図は音源波形の一例を
示す図である。 図において、３はアドレスマルチプレクサ、４
は音源メモリ、５はクロツクパルス発生回路、６
は制御信号発生回路、７はローアドレスカウン
タ、８はＤ／Ａ変換器、９はアナログデマルチプ
レクサ、１１ないし１ｎはハイアドレスカウン
タ、２１ないし２ｎはスタートアドレス設定回
路、１０１ないし１０ｎはサンプルホールド回路
を示す。
である。第２図および第３図は音源波形の一例を
示す図である。 図において、３はアドレスマルチプレクサ、４
は音源メモリ、５はクロツクパルス発生回路、６
は制御信号発生回路、７はローアドレスカウン
タ、８はＤ／Ａ変換器、９はアナログデマルチプ
レクサ、１１ないし１ｎはハイアドレスカウン
タ、２１ないし２ｎはスタートアドレス設定回
路、１０１ないし１０ｎはサンプルホールド回路
を示す。
Claims (1)
- 【特許請求の範囲】 １ 音源波形データが記憶されたメモリから任意
のタイミングで音源波形データを読出して発音す
ることが可能な電子楽器の音源回路であつて、 前記メモリの読出アドレス信号を発生するアド
レス発生手段と、 前記アドレス発生手段に含まれ、独自に計数動
作を行うカウンタとを備え、 前記メモリに供給されるアドレス信号のうち、
下位アドレスとして音源の発音開始が指示される
ときの前記カウンタの計数値を用い、音源波形デ
ータのスタートアドレスとすることを特徴とする
電子楽器の音源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206681A JPS6183597A (ja) | 1984-10-01 | 1984-10-01 | 電子楽器の音源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206681A JPS6183597A (ja) | 1984-10-01 | 1984-10-01 | 電子楽器の音源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6183597A JPS6183597A (ja) | 1986-04-28 |
| JPH0573032B2 true JPH0573032B2 (ja) | 1993-10-13 |
Family
ID=16527347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206681A Granted JPS6183597A (ja) | 1984-10-01 | 1984-10-01 | 電子楽器の音源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6183597A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487518A (en) * | 1977-12-24 | 1979-07-12 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS58205194A (ja) * | 1982-05-25 | 1983-11-30 | ヤマハ株式会社 | 自動リズム演奏装置 |
| JPS5949597A (ja) * | 1982-09-14 | 1984-03-22 | ヤマハ株式会社 | 楽音形成装置 |
| JPS5950498A (ja) * | 1982-09-16 | 1984-03-23 | ヤマハ株式会社 | 電子楽器 |
-
1984
- 1984-10-01 JP JP59206681A patent/JPS6183597A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487518A (en) * | 1977-12-24 | 1979-07-12 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS58205194A (ja) * | 1982-05-25 | 1983-11-30 | ヤマハ株式会社 | 自動リズム演奏装置 |
| JPS5949597A (ja) * | 1982-09-14 | 1984-03-22 | ヤマハ株式会社 | 楽音形成装置 |
| JPS5950498A (ja) * | 1982-09-16 | 1984-03-23 | ヤマハ株式会社 | 電子楽器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6183597A (ja) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120877B2 (ja) | ||
| JPH0760310B2 (ja) | タッチコントロール装置 | |
| JPS6364093A (ja) | 音発生装置 | |
| JPS6134680B2 (ja) | ||
| US4437380A (en) | Musical envelope-producing device | |
| JPH0573032B2 (ja) | ||
| JPS6116080B2 (ja) | ||
| US4070942A (en) | Tone generator | |
| US4643068A (en) | Electronic musical instrument with automatic rhythm playing unit | |
| JPS62223796A (ja) | 波形記憶再生装置 | |
| JPS599075B2 (ja) | 電子楽器の優先選択回路 | |
| JPS6138478B2 (ja) | ||
| JP2621234B2 (ja) | 電子楽器の制御信号発生装置 | |
| JPS633318B2 (ja) | ||
| US5303629A (en) | Acoustic data output device having single addressable memory | |
| JPS5882298A (ja) | 電子楽器用エンベロ−プ制御回路 | |
| JPS60126698A (ja) | 電子楽器 | |
| KR930003228Y1 (ko) | 음정변환 기능을 부가한 자동 토킹-백 음성합성회로 | |
| KR0136607B1 (ko) | 음 발생장치 | |
| KR900009745Y1 (ko) | 오디오 음 샘플링시 메모리 타임 결정회로 | |
| JPS599073B2 (ja) | 電子楽器の優先選択回路 | |
| JPS599914B2 (ja) | 電子楽器の音源装置 | |
| JPH031677B2 (ja) | ||
| GB2218252A (en) | Sound synthesizer | |
| JPH05134673A (ja) | 電子楽器 |