JPH0570337B2 - - Google Patents

Description

請求の範囲 １ 所定周波数の１信号を含む信号を受信する入
力手段と、 入力手段に結合され、所定周波数又はその近傍
の周波数の受信信号のみを出力するフイルタ手段
と、 を具えるトーン検出器手段であつて、 第１検出閾値を有し、フイルタ手段の出力を受
信するように結合された第１比較器手段と、 第１検出閾値より低い第２検出閾値を有し、フ
イルタ手段の出力を受信するように結合された第
２比較器手段と、 第１比較器手段によりセツトされ、第２比較器
手段によりリセツトされるように結合される第１
ラツチ回路と、 第２比較器手段によりクロツクされるように結
合され、第１ラツチ回路に結合されるデータ入力
を有するシフトレジスタ手段と、 シフトレジスタ手段の出力を受信するように結
合される第１論理ゲート及び第２論理ゲートと、 それぞれの論理ゲートの出力によりセツト、リ
セツトされるように結合される第２ラツチ回路
と、を具え、 前記第２ラツチ回路に結合される応動手段は、
モノ／ステレオスイツチ及び表示器を具えること
を特徴とするトーン検出器回路。

２ 所定周波数の信号は極めて低いオーデイオ周
波数であり、フイルタ手段は低域通過フイルタで
ある請求の範囲第１項によるトーン検出器回路。

３ フイルタ手段は、所定周波数に中心を置く帯
域通過フイルタである請求の範囲第１項によるト
ーン検出器回路。

発明の背景 本発明は、トーン検出器回路の分野に関するも
のであり、更に具体的には、ステレオ信号ととも
に使用される低周波数トーン検出器回路に関す
る。

多くのトーン検出器は、DC（直流）モード制御
信号を得るために整流された出力を有する、能動
もしくは受動の低域通過フイルタ又は帯域通過フ
イルタから主として構成されていることは知られ
ていることである。１つのこのようなシステム
は、本発明と同一の譲受人に譲渡された米国特許
第4159398号明細書に開示されている通りである。
その特許は、極めて低い周波数のステレオ存在ト
ーン（very low frequency stereo presence
tone）を含む信号のAMステレオ送受信を開示し
ている。簡単なフイルタ／整流器の組合せによつ
て発生し得る１つの問題点は、トーン周波数にお
いて又はそれに極めて近い周波数において雑音又
は他の信号によつて、擬似（false）ステレオ表
示信号がトリガされ得るということである。擬似
ステレオ表示信号の問題を有する立体音（ステレ
オ）受信機の使用者は、明滅する表示器ランプを
見て、“中間の（middle）”位置即ちモノフオニ
ツク位置と分離したステレオ位置との間を前後に
移動するオーデイオ音声を聞くことになるであろ
う。“走査（scanning）回路”を具える受信機に
付加したいかなるトーン検出器も、走査をスロー
ダウンさせることを避けるためには早いトーン検
出を具えるべきである。

発明の要約 従つて、本発明の目的の１つは、本質的に誤り
のない（false−free）トーン検出器回路を提供
することである。

本発明の特定の目的の１つは、AMステレオ受
信機とともに使用するのに適したトーン検出器回
路を提供することである。

本発明のもう１つの目的は、ステレオ信号の早
期の“非検出”能力を有するトーン検出器回路を
提供することである。

後で明らかになるであろうこれらの目的及び他
の目的は、所定の極めて低周波の一信号を含む複
数信号を受信する回路において得られる。受信し
た信号は、フイルタされ所定の周波数から離れた
すべての信号を除去する。フイルタの出力は、所
定の振幅を有する所定の周波数が順次検出された
時に、一出力信号を与え、所定の周波数が、不足
しているか又は不充分な振幅である時に第２出力
信号を与えるラツチ回路に結合される。

発明の構成 本発明の構成は下記に示す通りである。即ち、
本発明は、所定周波数の１信号を含む信号を受信
する入力手段１１と、 入力手段１１に結合され、所定周波数又はその
近傍の周波数の受信信号のみを出力するフイルタ
手段１０と、 を具えるトーン検出器手段（第１図，第２図）で
あつて、 第１検出閾値を有し、フイルタ手段１０の出力
を受信するように結合された第１比較器手段１４
と、 第１検出閾値より低い第２検出閾値を有し、フ
イルタ手段１０の出力を受信するように結合され
た第２比較器手段１２と、 第１比較器手段１４によりセツトされ、第２比
較器手段１２によりリセツトされるように結合さ
れる第１ラツチ回路１６と、 第２比較器手段１２によりクロツクされるよう
に結合され、第１ラツチ回路１６に結合されるデ
ータ入力を有するシフトレジスタ手段１８と、 シフトレジスタ手段１８の出力を受信するよう
に結合される第１論理ゲート２０及び第２論理ゲ
ート２２と、 それぞれの論理ゲート２０及び２２の出力によ
りセツト、リセツトされるように結合される第２
ラツチ回路２４と、を具え、 前記第２ラツチ回路２４に結合される応動手段
は、モノ／ステレオスイツチ５２及び表示器６２
を具えることを特徴とするトーン検出器回路（第
１図，第２図）としての構成を有するものであ
り、或いはまた、 所定周波数の信号は極めて低いオーデイオ周波
数であり、フイルタ手段１０は低域通過フイルタ
であるトーン検出器回路（第１図，第２図）とし
ての構成を有し、或いは、 フイルタ手段１０は、所定周波数に中心を置く
帯域通過フイルタであるトーン検出器回路（第１
図，第２図）としての構成を有するものである。

更にまた、本発明は第１情報信号Ｌ，第２情報
信号Ｒの和（Ｌ＋Ｒ）に比例する信号情報により
振幅変調され、また（Ｌ−Ｒ＋SP）（ただしSP
はステレオ存在表示器６２の信号の振幅）に比例
する信号情報により位相変調される搬送波を受信
する受信機（第４図）であり、 該受信機は、変調搬送波を選択的に受信する手
段３２，３４と、 受信搬送波を中間周波数の一つに変換する手段
３６と、 変換手段３６に結合され、実質的に第１情報信
号Ｌ，第２情報信号Ｒに等しい出力信号を与える
デコーデイング回路３８，４０と、 変換手段３６に結合され、ステレオ存在表示器
６２の信号周波数又はそれに極めて近い信号のみ
を出力するフイルタ手段１０と、を具え、 フイルタ手段１０の出力に結合され、各検出サ
イクルのピーク振幅を決定する比較器手段１２
と、比較器手段１２に結合されるシフトレジスタ
手段１８と、シフトレジスタ手段１８の出力に結
合され、前記信号周波数の各サイクルが少なくと
も一つの所定のピーク振幅を有する第１所定数の
連続サイクルの受信のみに応答して第１出力信号
を与え、所定ピーク振幅以下の絶対値を有する前
記信号周波数の第２所定数の連続サイクルの受信
にのみ応答して第２出力信号を与える論理手段２
０，２２と、 ラツチング（ラツチ）手段６０及びデコーデイ
ング手段４０に結合され、第１，第２ラツチ回路
１６，２４の出力信号に応答して、ステレオフオ
ニツクモード及びモノフオニツクモードにて受信
機動作を可能にするスイツチ手段５２との組合せ
からなるトーン検出器回路を具えた受信機（第４
図）としての構成を有し、或いはまた、 ラツチング（ラツチ）手段６０に結合され、そ
れぞれ第１，第２出力信号に応答して第１，第２
表示を与える表示器手段６２を更に具えるトーン
検出器回路を具えた受信機（第４図）としての構
成を有する。

【図面の簡単な説明】

第１図は、本発明のトーン検出器回路のブロツ
ク図である。

第２図は、トーン検出器回路の論理図である。

第３図は、トーン検出器回路の動作に関するタ
イミングチヤート図である。

第４図は、本発明の一応用例を説明するブロツ
ク図であり、本発明のトーン検出器回路を具えた
受信機のブロツク構成図である。

発明の概要 低周波数トーン検出器回路が開示され、該回路
は、より高い周波数をフイルタ除去するフイルタ
１０と、比較器１２，１４，ラツチ回路１６，シ
フトレジスタ１８及びアンドゲート２０、ノアゲ
ート２２によつて決定されるような少なくとも所
定のピーク振幅を有する一定の低周波数サイクル
が検出されるときにロツク（locks on）される
ラツチ回路２４とを含んでいる。その後、第２の
一定数の欠落しているか或いは低い振幅のサイク
ルがラツチ回路２４をリセツトする。ラツチ回路
２４の出力は使用可能な検出信号を提供する。ト
ーン検出回路は低周波トーンがモノ／ステレオ表
示及びモードスイツチングを与えるための差チヤ
ンネルに対し加えられる所で、AMステレオ信号
とともに、使用されるのに特に適している。トー
ン検出回路は、また、受信機における走査回路
（スキヤナ）２３によつて使用される早いトーン
検出（early tone detection）を提供することも
可能である。

好ましい実施例の詳細説明 第１図は本発明実施例としてのトーン検出器回
路のブロツク構成図である。第１図のブロツク図
において、入力端子１１における帯域通過フイル
タ１０への入力は、通常は広範囲の周波数から構
成されている。大部分の応用例では、これらは、
幾つかの制御目的に対して検出が希望されている
１つの特定周波数を含むオーデイオ周波数であ
る。１つの特定の応用即ち受信されたステレオ信
号内にパイロツトトーンが含まれるAMステレオ
受信機について説明されるが、しかし、本発明
は、それに限定されるものとして構成されていな
い。事実上、受信した信号の単一周波数を検出す
るのみならず、擬似検出信号（false detection
signalls）を防止し、その単一周波数が特定の期
間（周期）中、何時衰えるか又は何時出現しなく
なるかを検出することが必要な場合、如何なる装
置に対しても適用可能である。

帯域通過フイルタ１０は、低域、高域又は広い
帯域フイルタが特定の応用に使用されることが可
能であるが、極めて狭帯域フイルタであることが
好ましい。帯域通過フイルタ１０の出力は、２つ
の比較器１２，１４に個別に結合される。比較器
１２の出力は、ラツチ回路１６の“リセツト”入
力及びシフトレジスタ１８に結合される。比較器
１４の出力は、ラツチ回路１６の“セツト”入力
に結合される。ラツチ回路１６の出力は、また、
シフトレジスタ１８に結合され、シフトレジスタ
１８の出力は、２個の論理ゲート、即ち、アンド
（AND）ゲート２０とノア（NOR）ゲート２２
に並列に結合される。少なくとも、シフトレジス
タ１８の１出力は、スキヤナ（走査回路）２３に
結合され、それは、第２図に関連して説明されよ
う。アンド（AND）ゲート２０の出力は、ラツ
チ回路２４の“セツト”入力に結合され、ノア
（NOR）ゲート２２の出力は“リセツト”入力に
結合される。ラツチ回路２４の出力は、外部回路
（第４図参照）が信号検出を利用する場合には如
何なるものでも出力端子２６を経由して結合され
る。

第２図は、第１図のトーン検出器回路を論理回
路図／模式図の形式で示し、第３図のタイミング
チヤート図に関連して説明されよう。前述したよ
うに、帯域通過フイルタ１０の入力端子１１にお
ける信号は、数多くの周波数から構成されている
が、しかし帯域通過フイルタの出力信号は、帯域
通過フイルタ回路設計に依存して、本質的に正弦
波形（第３図Ａ）となる。もちろん、最大振幅
は、変動して短期間零に移行することもありうる
であろう。信号３Ａ（第３図Ａ）は、異なる閾値
レベルを有する比較器１２，１４に結合される。
比較器１２の閾値は、零又はその近傍にあるの
で、その比較器１２は零交差検出器として機能す
る。比較器１２をトリガするトーン周波数又はそ
の近傍には、通常充分な外部信号が存在するか
ら、その比較器１２の出力信号３Ｂ（第３図Ｂ）
は、トーン周波数において全く正規の矩形波とな
る。ラツチ回路１６に対するリセツト信号として
作用する外に、信号３Ｂ（第３図Ｂ）は、シフト
レジスタ１８に対するクロツク入力として作用す
る。

比較器１４の閾値は、第３図Ｃの線（line）２
８により示されるように、幾つかの点でトーン信
号の予測される最小ピーク振幅近傍であらるが、
しかしそれよりも低く設定されるのが好ましい。
従つて、比較器１４の出力パルス信号３Ｃ（第３
図Ｃ）は、第３図Ｂの矩形パルス信号３Ｂよりも
狭くなる。次いで、ラツチ回路１６は、信号３Ｃ
（第３図Ｃ）の立上り端によつてセツトされ、信
号３Ｂ（第３図Ｂ）の立上り端によつてリセツト
される。

ラツチ回路１６の出力信号３Ｄ（第３図Ｄ）は、
シフトレジスタ１８の“データ”入力に結合され
ている。第２図の線３Ｅは、図面を簡単化するた
めに３個の並列出力ラインのみを示しているが、
より多くの出力ライン即ち５個又は６個の出力ラ
インが実際の実施例に対して使用されるであろ
う。適当な周波数及び振幅を有する信号の最初の
検出において、“１”がラツチ回路１６からシフ
トレジスタ１８まで結合され、クロツクイン
（clock in）されると、“１”がシフトレジスタ１
８のQ₀出力に現われ１つの出力０−０−１が得
られる。第２、第３の連続した検出において、シ
フトレジスタ１８の出力は、それぞれ０−１−
１、１−１−１となる。第３の検出において、ア
ンド（AND）ゲート２０へのすべての入力は１
となり、従つて１がラツチ回路２４のセツト入力
に結合され、出力端子２６のラツチ回路２４出力
信号３Ｆは、第３図Ｆに見られるように１とな
る。

もしもラツチ回路２４がラツチされた後、トー
ン信号の１サイクルが欠落しているか、余りに低
い値の場合（第３図の期間２８の如く）、第３図
Ｃの１パルスは欠落し、シフトレジスタ１８の出
力は、１−１−０となり、ラツチ回路２４はラツ
チされたままである。しかしながら、もしも期間
３０におけるように、信号３Ｃ（第３図Ｃ）の３
個のパルスが欠落しているか又は余りに低い場合
には、シフトレジスタ１８の出力は０−０−０と
なるであろう。シフトレジスタ１８の出力は、ま
たノア（NOR）ゲート２２の入力でもあるから、
ノア（NOR）ゲート２２は１を出力し、ラツチ
回路２４をリセツトしラツチ出力を０に移行させ
るであろう。ラツチ回路２４の出力信号３Ｆ（第
３図Ｆ）は、３個の連続するサイクルが帯域通過
フイルタ１０の出力信号３Ａ（第３図Ａ）におい
て検出されるまで、０に留まるであろう。アンド
（AND）ゲート２０及びノア（NOR）ゲート２
２が同数の入力を持つ必要はないが、換言すれ
ば、ラツチ回路２４をセツトするに必要な連続す
るサイクル数が、必ずしもラツチ回路２４をリセ
ツトするに必要な欠落サイクル数と同数となる必
要はないことに注目すべきである。帯域通過フイ
ルタ１０の回路を除外すれば、デバイス（装置）
中にキヤパシタが存在しないので、集積回路とし
て或いは大規模集積回路（VLSI）の一部として
実現することは極めて容易であることが理解され
よう。

周知の如く、現在の多くの受信機の設計は、
“スキヤナ（scanner）”又は“シーク（seek）”
チユーナ（tuner）の或る形式を具え、その機能
は、所望帯域間を走査し、適当な信号が検波され
るとストツプさせることである。もしも、ステレ
オ信号のようなある信号のみをストツプすること
が所望されるならば、第１図、第２図のトーン検
出器回路は、出力端子２６における信号を利用す
ることによつてその機能を与えることができる。
しかしながら、多重検波（multiple detect）が
許容されるより速く帯域を走査することが必要な
場合には、シフトレジスタ１８のQ₀における信
号を利用するか或いは１個以上のシフトレジスタ
出力を利用し、より短い遅延或いはより速い走査
を与えることが可能である。換言すれば、もしも
Q₀における信号或いは、Q₀，Q₁における信号が
０であれば、受信した信号は、殆ど確かに所望し
た信号ではないが、もしもQ₀における信号が１
の場合には、、受信した信号は所望した種類の信
号（例えばステレオ信号）となり、ラツチ回路２
４からステレオ検波信号を取得することが可能な
程充分に長く走査をストツプさせることを走査回
路が確認するであろう。もしもラツチ回路２４が
適当な時間周期内にラツチされないならば、走査
が通常の如く再開されるであろう。

第４図は、本発明の一応用例を説明するブロツ
ク図であり、本発明のトーン検出器回路を具えた
受信機のブロツク構成図である。本発明の１つの
適当な応用例において、検波されるトーンは、低
いオーデイオ周波数又は可聴下周波数
（infrasonic frequency）（20〜25Hz）近傍であ
り、そのトーンは、AMステレオ伝送の差（Ｌ−
Ｒ）チヤンネルに付加される。第４図に図示され
た受信機は、米国特許第4192968号明細書の受信
機と同様である。その受信機は、（１＋Ｌ＋Ｒ）
cosφ、ただしφは、Arc tan〔（Ｌ−Ｒ）／（１＋
Ｌ＋Ｒ）〕、形式のAMステレオ信号を受信するよ
うに設計された。本受信機においては、またステ
レオ信号を受信するように準備がなされている。
そして、この場合、差チヤンネルの信号は、また
ステレオ存在信号SPを含み、φはArc tan〔（Ｌ
−Ｒ＋SP）／（１＋Ｌ＋Ｒ）〕である。アンテナ
３２において受信した信号は、RF高周波段３４
及びIF段３６において通常の方式で処理され、
中間周波（IF）信号は、（Ｌ＋Ｒ）包絡線検波器
３８に結合される。（Ｌ＋Ｒ）包絡線検波器３８
の出力（Ｌ＋Ｒ）は、マトリツクス回路であるス
テレオデコーダ４０に結合される。IF信号は、
また（Ｌ−Ｒ）同期検波器４２に結合され、その
出力は本質的に（Ｌ−Ｒ＋SP）cosφとなり、IF
信号はまたリミツタ４４に結合され、そのリミツ
タ４４の出力は、受信した信号（cosωc ｔ＋φ）
の位相変調波のみを含むであろう。リミツタ４４
の出力は、位相同期ループ（PLL）４６、及び
余弦位相検波器４８に結合される。位相同期ルー
プ（PLL）４６の出力（cosωc ｔ）は、また余
弦位相検波器４８に結合され、その余弦位相検波
器４８の出力（cosφ）は、除算器（divider）５
０に結合され、そこでは、（Ｌ−Ｒ）同期検波器
４２の出力（Ｌ−Ｒ＋SP）cosφを割算する。従
つて、除算器５０の出力は、（Ｌ−Ｒ＋SP）とな
り、この信号は、モノ／ステレオスイツチ５２を
介してデコーダ４０に結合され、その後極めて低
い周波数のステレオ存在（SP）トーンは、オー
デイオ段を介して希望するならスピーカまで結合
される。別な方法としては、SP信号は、希望す
るなら（Ｌ−Ｒ）チヤンネルからトラツプされ、
或いはろ波（フイルタ）される。

除算器５０の出力（Ｌ−Ｒ＋SP）は、また帯
域通過フイルタ１０に結合され、ろ波された出力
は、ラツチ回路６０に結合される。その後者のラ
ツチ回路６０は第１図及び第２図において説明し
たように比較器１２，１４、ラツチ回路１６，２
４、シフトレジスタ１８、及びアンド（AND）
ゲート２０、ノア（NOR）ゲート２２を含む。
出力端子２６のラツチ回路出力信号３Ｆ（第３図
Ｆ）は、ステレオフオニツク信号受信の目視表示
用の表示器６２に結合され、また、モノ／ステレ
オスイツチ（モードスイツチ）５２を制御するよ
うに結合されている。（Ｌ−Ｒ）情報が受信され
ない場合には、差信号をマトリツクスから切離す
ことが望ましい。モノ／ステレオスイツチ５２
は、簡単な電圧制御スイツチングトランジスタ又
はより複雑回路であつてもよい。

従つて、振幅及び周波数を変化する一群の信号
の一つの信号を検出する回路が図示され説明され
た。各サイクルが適当な振幅を有する一つの信号
の所定の連続サイクル数が検波された場合に、そ
の回路はラツチされ、所定の連続サイクル数が適
当な振幅以下の場合にのみ、その回路はラツチさ
れない。この回路において、擬似トーン検出
（false tone detect）の可能性は本質的に除去さ
れる。図示した回路の他の変更及び変形は可能で
あり、添付の請求の範囲の精神と範囲内に包含さ
れるすべての範囲を含むことが意図される。