JPH0568157A

JPH0568157A - 画像処理装置の領域指定回路

Info

Publication number: JPH0568157A
Application number: JP22686191A
Authority: JP
Inventors: Shinji Yamakawa; 慎二山川
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-09-06
Filing date: 1991-09-06
Publication date: 1993-03-19

Abstract

(57)【要約】【目的】少容量のメモリ構成にして、異なる画像処理
を行なう複数の非矩形形状の閉領域指定を可能にするこ
と。【構成】原稿画像中の任意の位置に複数の閉領域を指
定し、これらの閉領域の内外で異なる画像処理を行なう
ようにした画像処理装置において、領域信号Ｓ₃₃の発生
に必要な領域番号情報と領域座標情報とにつき、第１の
記憶手段８５と第２の記憶手段８６とに分けて記憶させ
るものとし、閉領域形状が非矩形状であってもその領域
座標は１つのビットマップメモリによる第２の記憶手段
８６に記憶させる一方、領域番号は各閉領域を囲む矩形
領域単位として第１の記憶手段８５に記憶させておけ
ば、領域番号の特定された各矩形領域内でさらに閉領域
を特定することによりその領域信号Ｓ₃₃も得られるもの
となり、少ないメモリ容量にして複数個の非矩形形状の
閉領域指定処理が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿画像中の指定領域
毎に異なる画像処理を行なうことのできるデジタル複写
機等の画像処理装置の領域指定回路に関する。

【０００２】

【従来の技術】一般に、デジタル複写機にあっては、読
取った原稿画像データを電気信号で画像処理するため
に、アナログ複写機ではできないような画像加工、画像
編集を行うことができる。例えば、文字部分に対しては
エッジ強調処理を行いディザマトリクスを解像度重視と
して文字の鮮鋭度を上げるとか、写真部分に対してはフ
ィルタでスムージングを行ないディザマトリクスを階調
重視にする、といった処理が可能である。また、ある領
域のみを影付け、モザイク、ポスタリゼーションなどの
特殊効果を持たせる処理も可能となる。

【０００３】よって、画像処理は、通常は読取り原稿全
体に対して均一に行うが、このような絵、文字、写真混
在の原稿に対する画像処理や特殊効果を得るための画像
処理では、原稿の特定部分に対して他とは異なる画像処
理を行うことが多い。原稿の特定部分に対して処理を行
う場合には、画像処理回路において処理の対象となる閉
領域及びその画像処理内容を指定しなければならない。

【０００４】このような目的から、例えば特開平２−２
０７６６８号公報に示されるような領域指定回路があ
る。これは、原稿画像中の任意の位置に複数の閉領域を
指定し、これらの閉領域内外で異なる画像処理を行なう
ようにしたデジタル複写機において、画像処理内容の異
なる領域毎に異なる領域番号を伴い指定された閉領域を
主走査方向及び副走査方向に状態の変化する箇所を境界
としてブロック化する手段を設け、各ブロック単位で閉
領域内外の切換え点に関する領域座標とその領域の領域
番号とを記憶する手段と、領域番号毎に異なる画像処理
内容を記憶する手段とを設けたものである。このように
指定領域をブロック化し各ブロック毎に領域情報の記憶
手段への書込み及び読出しを行うので、主走査及び副走
査を伴う後の画像処理に際して通常の処理のまま各領域
を特定できるものとなる。また、実際の画像処理内容
は、その内容が記憶手段に予め記憶されており、領域番
号により間接的に指定すればよい。

【０００５】

【発明が解決しようとする課題】ところが、このような
領域指定回路は矩形領域形状を前提としたもので、任意
形状なる非矩形領域形状の閉領域には対応できないもの
である。この点、一般には、特開平１−２４１９７８号
公報等に示されるようにビットマップメモリ、即ち、原
稿の座標メモリのアドレスが１対１、又は、ｎ対１で対
応したメモリを利用するようにしている。しかし、複数
種の処理を行なう場合、異なる画像処理毎にビットマッ
プメモリが必要となり、ビットマップメモリの枚数（即
ち、深さ方向のビット）が増えるなどの問題が生ずる。
例えば、ビットマップメモリ１枚当たり１６画素／ｍｍ
でＡ３サイズ（＝２９７ｍｍ×４２０ｍｍ）で１対１に
対応させると約３２Ｍビットとなり、４対１の対応（画
素４×４をメモリアドレスの１つに対応させる）の場合
でも約２Ｍビットと大きなものが必要となる。よって、
複数のビットマップメモリを設けるとなると膨大なメモ
リ容量となる。ここに、上記公報では高速ＣＰＵにより
書換えを行なうことで実現しているが、処理が複雑で高
速処理が要求されるものとなる。

【０００６】

【課題を解決するための手段】請求項１記載の発明で
は、原稿画像中の任意の位置に複数の閉領域を指定し、
これらの閉領域の内外で異なる画像処理を行なうように
した画像処理装置において、指定する閉領域を囲む矩形
領域単位で番号毎に異なる画像処理内容が設定された領
域番号を記憶する第１の記憶手段と、閉領域形状の領域
座標を記憶する第２の記憶手段とを設け、これらの記憶
手段の記憶内容に基づき各閉領域について複数種の領域
信号を発生する手段を設けた。

【０００７】請求項２記載の発明では、請求項１記載の
発明と同様に第１の記憶手段を設ける他、各矩形領域を
抽出する手段を設け、抽出された矩形領域内の座標系で
内包の閉領域形状の領域座標を記憶する第２の記憶手段
を設けた。

【０００８】

【作用】請求項１記載の発明によれば、領域信号の発生
に必要な領域番号情報と領域座標情報とにつき、第１の
記憶手段と第２の記憶手段とに分けて記憶させることに
より、閉領域形状が非矩形状であってもその領域座標を
１つのビットマップメモリによる第２の記憶手段に記憶
させる一方、各閉領域を囲む矩形領域単位としてその領
域番号を第１の記憶手段に記憶させておけば、領域番号
の特定された各矩形領域内でさらに閉領域を特定するこ
とによりその領域信号も得られるものとなり、少ないメ
モリ容量にして複数個の非矩形形状の閉領域処理が可能
となる。

【０００９】この際、請求項２記載の発明によれば、領
域座標用の第２の記憶手段を領域番号用の第１の記憶手
段に対して部分的に対応させて必要最小限としているの
で、第２の記憶手段の容量をさらに少なくすることがで
きる。

【００１０】

【実施例】本発明の第一の実施例を図１ないし図８に基
づいて説明する。まず、本実施例は、例えば図２に示す
ようなブロック図構成のカラーデジタル複写機に適用さ
れる。即ち、原稿画像をデジタルデータとして読取る画
像読取り部１と、読取られた画像データに所定の加工処
理を施す画像処理部２と、処理された画像データに基づ
き転写紙上にプリント出力する画像記録部３と、複数の
画像処理を指定するための本実施例の特徴とする領域指
定制御部４とよりなる。

【００１１】ここに、各種画像処理機能を持つ画像処理
部２全体は図３に示すように構成されている。概略的に
は同期信号発生回路７１により発生される画像同期信号
Ｓ₁₀に応じて制御される主走査変倍回路７２、加工処理
回路７３、第１フィルタ処理回路７４、外部Ｉ／Ｆ回路
７５、第１γ変換処理回路７６、色補正回路７７、ＵＣ
Ｒ処理回路７８、第２γ変換処理回路７９、原稿サイズ
検出回路８０、第２フィルタ処理回路８１、多値ディザ
処理回路８２及び遅延処理回路８３を、ＲＧＢ分離回路
（図示せず）の出力側に順に接続してなる。また、前記
領域指定制御部４も接続されている。これらの構成要素
を順に説明する。

【００１２】まず、タイミング発生部として機能する同
期信号発生回路７１は、画像記録部３から出力されるラ
イン同期信号ＳＹＮＣｐ及びシステム制御ユニット（図
示せず）から出力される制御信号ＢＵＳｏの設定に基づ
いて、画像処理部２における画像同期信号Ｓ₁₀を発生す
る回路である。この同期信号発生回路７１から出力され
た画像同期信号Ｓ₁₀は画像処理部２の各回路、画像読取
り部１、システム制御ユニット等に入力される。また、
画像読取り部１から出力された画像信号Ｒｓ，Ｇｓ，Ｂ
ｓ及び同期信号ＣＬＫｓは主走査方向変倍回路７２に入
力される。

【００１３】主走査変倍回路７２は画像信号Ｒｓ，Ｇ
ｓ，Ｂｓに主走査方向の変倍処理等を施して、処理済み
の画像信号Ｓ_20R，Ｓ_20G，Ｓ_20B を出力するものであ
り、この主走査変倍回路７２は各々の色画像信号毎に独
立した処理回路７２_R，７２_G，７２_B により構成されて
いる。２種の倍率は領域信号Ｓ₃₃₁ により選択される。
このような主走査変倍回路７２から出力される画像信号
Ｓ_20R，Ｓ_20G，Ｓ_20Bは加工処理回路７３に入力され
る。

【００１４】加工処理回路７３は、画像信号Ｓ_20R，Ｓ
_20G，Ｓ_20Bに主走査方向のシフト処理等を施し、処理
済みの画像信号Ｓ_38R，Ｓ_38G，Ｓ_38Bを出力する回路で
ある。この加工処理回路７３は、斜体処理や鏡像処理を
実現する他、領域信号Ｓ₃₃₄，Ｓ₃₃₅により処理無し／影
付け処理／指定色・色変換処理１／２を選択し得る。加
工処理回路７３から出力された画像信号Ｓ_38R，Ｓ_38G，
Ｓ_38Bは第１フィルタ処理回路７４に入力される。

【００１５】第１フィルタ処理回路７４は、画像信号Ｓ
_38R，Ｓ_38G，Ｓ_38B に３ライン×５画素の２次元フィル
タ処理を施し処理済みの画像信号Ｓ_55R，Ｓ_55G，Ｓ_55B
を出力する回路である。第１フィルタ処理回路７４は各
々画像信号毎に独立した処理回路７４_R，７４_G，７４_B
により構成されている。領域信号Ｓ₃₃₆ は平滑化／エッ
ジ強調の切換え信号である。また、平滑化／エッジ強調
／スルーの処理の切換えを、領域信号Ｓ₃₃によりリアル
タイムで制御できる。さらに、図３に示した第１フィル
タ処理回路７４では係数設定を処理回路７４_R，７４_G，
７４_B毎に行える。このような第１フィルタ処理回路７
４から出力される画像信号Ｓ_55R，Ｓ_55G，Ｓ_55Bは外部
Ｉ／Ｆ７５に入力される。

【００１６】外部Ｉ／Ｆ回路７５は画像処理部２と外部
機器３６とが画像信号の授受を行うための回路であり、
外部Ｉ／Ｆ回路７５から出力された画像信号Ｓ_65R，Ｓ
_65G，Ｓ_65Bは第１γ変換処理回路７６に入力される。

【００１７】第１γ変換回路７６は画像読取り部１や外
部機器３６のγ特性に応じて、画像信号Ｓ_65R，Ｓ_65G，
Ｓ_65BにＬＵＴ（ルック・アップ・テーブル）変換を施
して、処理済みの画像信号Ｓ_70R，Ｓ_70G，Ｓ_70Bを出力
する回路である。第１γ変換回路７６は、各々画像信号
毎に独立した処理回路７６_R，７６_G，７６_Bにより構成
されている。また、ＲＡＭには複数種の変換特性のＬＵ
Ｔデータが書込み可能とされており、操作・表示ユニッ
ト（図示せず）からの指示に応じ領域信号Ｓ₃₃₉ による
リアルタイムの切換えができる。このような第１γ変換
回路７６から出力された画像信号Ｓ_70R，Ｓ_70G，Ｓ_70B
は色補正回路７７に入力される。

【００１８】色補正回路７７は入力された画像信号Ｓ
_70R，Ｓ_70G，Ｓ_70B を、画像記録部３で用いられるＢ
Ｋ，Ｍ，Ｙ，Ｃの各トナーの不要吸収成分を考慮した画
像信号Ｓ_72BK，Ｓ_72M，Ｓ_72Y，Ｓ_72C に変換して出力す
る回路である。色補正回路７７は各々出力画像信号毎に
独立した処理回路７７_BK，７７_M，７７_Y，７７_C により
構成されている。このような色補正回路７７からの画像
信号Ｓ_72BK，Ｓ_72M，Ｓ_72Y，Ｓ_72C はＵＣＲ処理回路７
８に入力される。

【００１９】ＵＣＲ（Ｕnder Ｃolor Ｒemoval）処理回
路７８は、色補正回路７７で得られた画像信号Ｓ_72BKに
応じ、画像信号Ｓ_72M，Ｓ_72Y，Ｓ_72C を補正する回路で
ある。なお、色補正回路７７から出力される画像信号Ｓ
_72BK，Ｓ_72M，Ｓ_72Y，Ｓ_72Cは、黒ＢＫの記録を考慮し
ていない信号であり、これをそのまま記録に用いると黒
ＢＫの分だけ出力画像の鮮やかさが失われるので、この
回路はその補正のために設けられている。ＵＣＲ処理回
路７８は各々独立した処理回路７８_BK，７８_M，７８_Y，
７８_Cで構成されている。領域信号Ｓ₃₃₁₄は次の(１)又
は(２)式による演算の切換えに用いられ、画像信号Ｓ
_72BK，Ｓ_72M と同様にＲＯＭに入力されている。なお、
(１)式による処理は通常のＵＣＲ処理であるのに対し、
(２)式による処理はＵＣＡ（Ｕnder Ｃolor Ａdditio
n）も考慮に入れた処理である。

【００２０】Ｘ′＝Ｘ−ＢＫ …………………(１）（ただし、Ｘ＝Ｍ，Ｙ，Ｃ）Ｘ′＝ｕ（ＢＫ)・(Ｘ−ＢＫ） …………(２) （ただし、ｕ(ＢＫ)はＢＫの関数）また、領域信号Ｓ
₃₃₁₅は上述した処理を行うかどうかの選択に用いられ
る。また、図３中に示した処理回路７８_BKは処理回路７
８_M，７８_Y，７８_C で生ずる画像信号の遅れに合わせ
て、画像信号Ｓ_72BKを遅らせて画像信号Ｓ_75BKとする回
路である。このようなＵＣＲ処理回路７８から出力され
た画像信号Ｓ_75BK，Ｓ_75M，Ｓ_75Y，Ｓ_75Cは第２γ変換
処理回路７９に入力される。

【００２１】第２γ変換処理回路７９は画像記録部３の
状態や多値ディザ処理回路８２で選択されるディザパタ
ーンに応じ、画像信号Ｓ_75BK，Ｓ_75M，Ｓ_75Y，Ｓ_75C を
ＬＵＴ変換し、処理済みの画像信号Ｓ_76BK，Ｓ_76M，Ｓ
_76Y，Ｓ_76C を出力する回路である。この第２γ変換処
理回路７９は各々画像信号毎に独立した処理回路７
９_BK，７９_M，７９_Y，７９_C により構成されており、そ
の詳細は省略するが、複数種の変換特性のＬＵＴデータ
の書込みと領域信号Ｓ₃₃₁₆によるリアルタイムの切換え
が可能とされている。このような第２γ変換処理回路７
９から出力された画像信号Ｓ_76BK，Ｓ_76M，Ｓ_76Y，Ｓ
_76C の上位６ビットは原稿サイズ検出回路８０に入力さ
れる。

【００２２】原稿サイズ検出回路８０は、コピー動作に
先立ってプラテン上に載置された原稿の大きさ、位置を
検出する等の処理を行なうための回路であり、各々独立
した処理回路８０_BK，８０_M，８０_Y，８０_C により構成
されている。この原稿サイズ検出回路８０から出力され
た画像信号Ｓ_80BK，Ｓ_80M，Ｓ_80Y，Ｓ_80C は第２フィル
タ処理回路８１に入力される。

【００２３】第２フィルタ処理回路８１は、画像信号Ｓ
_80BK，Ｓ_80M，Ｓ_80Y，Ｓ_80C に３ライン×５画素の２次
元フィルタ処理を施し、処理済みの画像信号Ｓ_81BK，Ｓ
_81M，Ｓ_81Y，Ｓ_81Cを出力する回路である。第２フィル
タ処理回路８１は各々画像信号毎に独立した処理回路８
１_BK，８１_M，８１_Y，８１_C により構成されている。第
２フィルタ処理回路８１から出力された画像信号
Ｓ_81BK，Ｓ_81M，Ｓ_81Y，Ｓ_81Cは多値ディザ処理回路８
２に入力される。

【００２４】多値ディザ処理回路８２は、画像信号Ｓ
_81BK，Ｓ_81M，Ｓ_81Y，Ｓ_81C に８値のディザ処理を施
し、処理済みの各３ビットの画像信号Ｓ_82BK，Ｓ_82M，
Ｓ_82Y，Ｓ_82C を出力する回路である。この多値ディザ
処理回路８２は各々画像信号毎に独立した処理回路８２
_BK，８２_M，８２_Y，８２_C により構成されている。領域
信号Ｓ₃₃₁₈はディザパターンをリアルタイムで切換える
ために用いられる。ディザパターンとしては、文字、写
真、標準のパターンを持つ。多値ディザ処理回路８２か
ら出力された画像信号Ｓ_82BK，Ｓ_82M，Ｓ_82Y，Ｓ_82C は
遅延処理回路８３に入力される。

【００２５】ディレイ処理を行なう遅延処理回路８３は
黒ＢＫ用の感光体を原点として対応する感光体との距離
に相当するライン数分、入力された画像信号Ｓ_82BK，Ｓ
_82M，Ｓ_82Y，Ｓ_82Cを遅延させる回路であり、これによ
り、転写紙上の同一位置に画像信号Ｓ_82BK，Ｓ_82M，Ｓ
_82Y，Ｓ_82C による画像が重ね合わせられる。この遅延
処理回路８３では画像信号とともに画像処理部２の画像
同期信号ＣＬＫｐも出力している。

【００２６】エリア処理を行なう領域指定制御部４は上
述した各種領域信号Ｓ₃₃を出力する回路であり、概念的
には、図４に示すように構成される。即ち、領域番号メ
モリ８５が第１の記憶手段として設けられ、領域座標メ
モリ８６が第２の記憶手段として設けられ、これらのメ
モリ８５，８６の内容に基づき領域信号を発生させる手
段となる処理部８７が設けられている。ここに、領域座
標メモリ８６は１枚のみのビットマップメモリよりなる
非矩形データ用のものであり、閉領域形状を矩形／非矩
形を問わずその形状のまま領域座標を記憶するものであ
る。領域番号メモリ８５は異なる番号毎に異なる画像処
理内容が設定された領域番号用のメモリであり、矩形デ
ータ用として作用する。

【００２７】具体的には、図１に示すように構成され
る。なお、この図１に示す領域指定制御部４中の矩形デ
ータ処理部８８では図５に示すような矩形領域の切換え
制御を行っており、この矩形領域の制御を実現するため
に制御パターンをライン単位で分類し、この制御パター
ンを図６に示すような主走査方向の切換え点座標ｘｉと
領域番号信号ａｉという形で領域番号メモリなるＲＡＭ
８５に記憶して使用するものである。

【００２８】まず、ライン同期信号Ｓ₇₁₂ でクリアされ
画素同期信号Ｓ₇₁₁ をカウントするカウンタ８９の出力
は、主走査方向の位置を示す信号としてコンパレータ９
０に出力されている。コンパレータ９０の他方の入力端
子には前記ＲＡＭ８５から出力される切換え点座標信号
ｘｉが入力されており、両者が一致するとコンパレータ
９０の出力はＬレベルとなる。これにより、ＯＲゲート
９１はクロック信号をカウンタ９２に出力し、カウンタ
９２の出力が１進む。ＲＡＭ８５のアドレス信号には、
システム制御ユニットからの制御信号ＢＵＳｏによって
設定される信号がレジスタ９３を介して出力される。つ
まり、セレクタ９４を経由してＲＡＭ８５に出力される
信号が主走査で制御される部分であり、レジスタ９３か
ら直接入力される信号は領域パターンの切換えアドレス
である。従って、主走査方向のカウント位置が切換え点
座標に一致するとＲＡＭ８５のアドレス信号が１進み、
ＲＡＭ８５の出力信号である切換え点座標信号ｘｉ及び
領域番号信号ａｉが更新される。また、これを繰返すこ
とで主走査方向の領域の切換えが行われる。

【００２９】なお、カウンタ９２は入力されるライン同
期信号Ｓ₇₁₂ でクリアされる。また、副走査側（領域パ
ターンの切換え信号）はセレクタ９５を経由して入力さ
れるライン同期信号Ｓ₇₁₂ でレジスタ９３にラッチされ
ており、システム制御ユニットは副走査方向に処理が進
むに従って設定されている副走査側領域アドレスを所定
のタイミングで変更し、副走査方向の領域切換えを制御
する。

【００３０】ＲＡＭ８５から出力される領域番号信号ａ
ｉはエリア処理レジスタ９６に入力されている。このエ
リア処理レジスタ９６は各領域における領域信号パター
ンを出力する回路で、図７に示すような領域信号パター
ンが、予め制御信号ＢＵＳｏによって領域番号毎に複数
設定されており、上述した領域番号信号ａｉによってパ
ターンの選択が行われると、設定されている領域信号パ
ターンを出力する。

【００３１】エリア処理レジスタ９６に並列的に設けら
れたエリア処理レジスタ９７も同様であるが、エリア処
理レジスタ９６とは異なる領域信号パターンの設定が可
能とされている。

【００３２】これらのエリア処理レジスタ９６，９７の
出力は画像処理のブロック単位で設けられた１１個のセ
レクタ９８〜１０８のＡ，Ｂ端子に入力されており、セ
レクト端子Ｓの状態により何れかが選択されるように構
成されている。即ち、セレクト端子ＳがＨレベルの時に
はＢ端子入力（＝エリア処理レジスタ９７側）が選択さ
れ、セレクト端子ＳがＬレベルの時にはＡ端子入力（＝
エリア処理レジスタ９６側）が選択される。これらのセ
レクタ９８〜１０８の出力が領域信号Ｓ₃₃₁〜Ｓ₃₃₁₉と
されている。図７に示す領域信号パターンと対応する。

【００３３】このようなセレクタ９８〜１０８のセレク
ト端子Ｓの切換え動作は、領域座標メモリとして設けら
れたビットマップメモリ８６を中心とした非矩形データ
処理部１０９により行なわれる。まず、ビットマップメ
モリ８６に領域座標を記憶するために制御信号ＢＵＳｏ
によってセレクタ１１０，１１１を経由して主走査アド
レス、副走査アドレスをこのビットマップメモリ８６に
送り、同時に、１ビットの非矩形領域データを送る。こ
の１ビットの非矩形領域データは画像読取り部１の読取
りデータを２値化したものでも、操作者がデジタイザな
どを用いて操作・表示ユニットから入力したものでも構
わない。

【００３４】ビットマップメモリ８６に対する非矩形領
域の座標データ入力後、コピー動作に入ると、セレクタ
１１０，１１１は各々主走査、副走査カウンタ１１２，
１１３側を選択し、カウンタ出力をビットマップメモリ
８６の主走査、副走査アドレスに入力させる。主走査カ
ウンタ１１２は画素同期信号Ｓ₇₁₁ をカウントするもの
で、ライン同期信号Ｓ₇₁₂ によりクリアされる。副走査
カウンタ１１３はライン同期信号Ｓ₇₁₂ をカウントする
もので、コピー開始信号でクリアされる。ビットマップ
メモリ８６は主走査、副走査アドレスに応じて格納した
データ（１ビット）を出力する。

【００３５】このビットマップメモリ８６と各セレクタ
９８〜１０８のセレクト端子Ｓとの間には遅延回路１１
４が介在されている。これは、図３に示した画像処理部
２中の主走査変倍、加工等の各画像処理ブロック７２〜
８３の遅延に応じて、１ビットデータを各々に一致する
ように調整するためのものである。

【００３６】このような構成において、今、図８により
具体例を説明する。まず、領域番号１，２で示す非矩形
の閉領域について、その非矩形領域座標データをビット
マップメモリ８６に入力する。また、領域番号１，２に
ついては破線で示すように各々の非矩形領域を含む形、
大きさの矩形領域を単位として前述したようにＲＡＭ８
５に記憶させる。これを受けて、エリア処理レジスタ９
７は図５に示すようなパターンに基づく領域番号パター
ンを記憶し、他方のエリア処理レジスタ９６は全面的に
領域番号０となるパターンとして記憶する。

【００３７】このようなエリア処理レジスタ９６，９７
の領域信号パターン状態によれば、副走査方向アドレス
が０からｙ₁ までの間はビットマップメモリ８６側の出
力はＬであり、セレクタ９８〜１０８はＡ側、即ちエリ
ア処理レジスタ９６側が選択されており、領域番号０と
同じパターンの領域信号が出力される。次に、副走査方
向のアドレスがｙ₁からｙ₂までの間にあっては、主走査
方向アドレスｘ₁〜ｘ₃について、エリア処理レジスタ９
６側が領域番号０の領域信号パターン、エリア処理レジ
スタ９７側が領域番号１の領域信号パターンを出力す
る。この時、各セレクタ９８〜１０８はビットマップメ
モリ８６の出力に対して遅延回路１１４で各々の画素に
一致するように遅延補正されながら、非矩形領域座標デ
ータに従い、領域番号０と１とのパターン切換えを行な
う。即ち、非矩形領域内のみが真の領域番号１の処理対
象領域とされて領域番号１対応の領域信号が出力され、
その周囲であって破線矩形領域内は領域番号０の領域と
され領域番号０対応の領域信号が出力される。主走査方
向アドレスｘ₁〜ｘ₃以外の領域については、何れのエリ
ア処理レジスタ９６，９７も領域番号０のパターン出力
となっており、副走査方向アドレス０〜ｙ₁ の場合と同
様になる。領域番号２で示す非矩形領域の処理について
も同様に行なわれる。

【００３８】なお、本実施例ではＲＡＭ８５に記憶され
る矩形データ（領域番号記憶）の遅延については補正し
ていないが、必要に応じて遅延回路を設けてもよい。も
っとも、非矩形データよりも矩形データを遅延量より大
きく設定することにより対処してもよい。

【００３９】つづいて、本発明の第二の実施例を図９に
より説明する。本実施例は、非矩形データ処理部１０９
について、前記実施例のビットマップメモリ８６、セレ
クタ１１０，１１１及びカウンタ１１２，１１３に代え
て、第２の記憶手段としてのメモリ１１５、セレクタ１
１６及びカウンタ１１７を設けたものである。

【００４０】ここに、カウンタ１１７はコピー開始信号
でクリアされ、予め設定された値とＲＡＭ８５の出力で
ある領域番号信号ａｉとが一致した時（又は、逆に一致
しない時）に画素同期信号Ｓ₇₁₁ に基づきカウントアッ
プするもので、矩形領域抽出手段として機能する。即
ち、カウンタ１１７は例えば領域番号が０以外の時に画
素同期信号Ｓ₇₁₁ をカウントアップするように設定され
ており、これに対応してメモリ１１５には領域番号が０
以外の領域、即ち、矩形領域内でその座標系により閉領
域、特に非矩形状の領域座標を記憶するものとされてい
る。セレクタ１１６はセレクタ１１０，１１１と同様で
ある。メモリ１１５に領域座標を書込む場合にはセレク
タ１１６はＡ側が出力として選択し、メモリ１１５から
領域座標を読出す場合にはセレクタ１１６はＢ側を選択
する。

【００４１】このような構成において、本実施例でも前
述の図８を例にとり、具体的に説明する。まず、ＲＡＭ
８５側に対する領域番号の記憶は前記実施例の場合と同
様とし、破線で示す矩形領域単位で記憶させる。よっ
て、エリア処理レジスタ９６，９７のパターンも前記実
施例の場合と同様となる。一方、カウンタ１１７は上述
したように領域番号が０以外の部分、即ち、各矩形領域
内でのみ画素同期信号Ｓ₇₁₁ でカウントアップするよう
に設定され、かつ、メモリ１１５には領域番号が０以外
の部分、即ちここでは領域番号が１，２の矩形領域内で
のみ、その非矩形形状の領域座標が各矩形領域に対応さ
せて記憶される。

【００４２】このようにすることにより、副走査方向の
アドレスが０からｙ₁ までの間はエリア処理レジスタ９
６，９７は同一の領域番号０のパターンを発生してお
り、かつ、カウンタ１１７はカウントアップ動作してい
ないので、メモリ１１５の出力としては強制的に０が選
ばれ、エリア処理レジスタ９６からの領域番号０対応の
領域信号パターンが出力される。次に、副走査方向のア
ドレスｙ₁からｙ₂の間において、主走査方向アドレスｘ
₁からｘ₃まではエリア処理レジスタ９６側が領域番号０
の領域信号パターン、エリア処理レジスタ９７側が領域
番号１の領域信号パターンを出力する。ここに、カウン
タ１１７は領域番号ａｉ＝１になった時に画素同期信号
Ｓ₇₁₁ のカウントアップを行ない、その矩形領域内での
座標に応じてメモリ１１５から非矩形形状の領域座標デ
ータが遅延回路１１４を通して各セレクタ９８〜１０８
のセレクト端子Ｓに出力され、領域座標（即ち、閉領域
形状）に応じてエリア処理レジスタ９６，９７の切換
え、即ち、領域番号０，１の切換えが行なわれる。

【００４３】よって、本実施例によれば、メモリ１１５
の容量を前記実施例のメモリ８６よりも減らすことがで
きる。

【００４４】ところで、図８に対して図１０に示すよう
に分割しても支障ない。図８との違いは、領域番号３，
４で示す矩形形状のパターンが増えただけである。非矩
形状部分は領域番号が１，２の何れかの時であるので、
この場合には、カウンタ１１７を領域番号ａｉが１又は
２の時にのみカウントアップするように設定する。領域
番号３，４に対応するエリア処理レジスタ９６，９７の
設定としては、領域番号３の時にはエリア処理レジスタ
９６，９７とも領域番号１対応のパターン中に設定し、
領域番号４の時にはエリア処理レジスタ９６，９７とも
領域番号２対応のパターン中に設定すればよい。

【００４５】

【発明の効果】本発明は、上述したように構成したの
で、請求項１記載の発明によれば、領域信号の発生に必
要な領域番号情報と領域座標情報とにつき、第１の記憶
手段と第２の記憶手段とに分けて記憶させ、閉領域形状
が非矩形状であってもその領域座標を１つのビットマッ
プメモリによる第２の記憶手段に記憶させる一方、各閉
領域を囲む矩形領域単位としてその領域番号を第１の記
憶手段に記憶させるようにしたので、領域番号の特定さ
れた各矩形領域内でさらに閉領域を特定することにより
その領域信号も得られるものとなり、よって、少ないメ
モリ容量にして複数個の非矩形形状の閉領域指定処理を
可能とすることができる。

【００４６】この際、請求項２記載の発明によれば、領
域座標用の第２の記憶手段を領域番号用の第１の記憶手
段に対して部分的に対応させて必要最小限とさせたの
で、第２の記憶手段の容量をさらに少なくすることがで
きる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す領域指定制御部の
ブロック図である。

【図２】全体構成を示すブロック図である。

【図３】画像処理部の全体構成を示すブロック図であ
る。

【図４】領域指定制御部の概略ブロック図である。

【図５】領域制御の単位を示す説明図である。

【図６】メモリの格納内容を示すＲＡＭマップである。

【図７】エリア処理レジスタの格納内容を示す説明図で
ある。

【図８】具体的処理例を示す説明図である。

【図９】本発明の第二の実施例を示すブロック図であ
る。

【図１０】具体的処理例の変形例を示す説明図である。

【符号の説明】

８５第１の記憶手段８６第２の記憶手段８７領域信号発生手段１１５第２の記憶手段１１７抽出手段

Claims

【特許請求の範囲】

【請求項１】原稿画像中の任意の位置に複数の閉領域
を指定し、これらの閉領域の内外で異なる画像処理を行
なうようにした画像処理装置において、指定する閉領域
を囲む矩形領域単位で番号毎に異なる画像処理内容が設
定された領域番号を記憶する第１の記憶手段と、閉領域
形状の領域座標を記憶する第２の記憶手段とを設け、こ
れらの記憶手段の記憶内容に基づき各閉領域について複
数種の領域信号を発生する手段を設けたことを特徴とす
る画像処理装置の領域指定回路。
【請求項２】原稿画像中の任意の位置に複数の閉領域
を指定し、これらの閉領域の内外で異なる画像処理を行
なうようにした画像処理装置において、指定する閉領域
を囲む矩形領域単位で番号毎に異なる画像処理内容が設
定された領域番号を記憶する第１の記憶手段と、各矩形
領域を抽出する手段と、抽出された矩形領域内の座標系
で内包の閉領域形状の領域座標を記憶する第２の記憶手
段とを設け、これらの記憶手段の記憶内容に基づき各閉
領域について複数種の領域信号を発生する手段を設けた
ことを特徴とする画像処理装置の領域指定回路。