JPH0568031B2 - - Google Patents

Info

Publication number
JPH0568031B2
JPH0568031B2 JP837283A JP837283A JPH0568031B2 JP H0568031 B2 JPH0568031 B2 JP H0568031B2 JP 837283 A JP837283 A JP 837283A JP 837283 A JP837283 A JP 837283A JP H0568031 B2 JPH0568031 B2 JP H0568031B2
Authority
JP
Japan
Prior art keywords
bit
codeword
code word
data
chronologically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP837283A
Other languages
English (en)
Other versions
JPS59135604A (ja
Inventor
Masatoshi Shinho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP837283A priority Critical patent/JPS59135604A/ja
Publication of JPS59135604A publication Critical patent/JPS59135604A/ja
Publication of JPH0568031B2 publication Critical patent/JPH0568031B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】
産業上の利用分野 本発明は、データビツト4ビツトを符号語8ビ
ツトに変換した変調データを復調するデイジタル
復調方法に関するものである。 従来例の構成とその問題点 一般に、デイジタル磁気記録は多量の情報を経
済的に記録でき、それを長期的にかつ安定に保存
できるなどの特徴をもつている。そのための情報
信号の変調方式としてRZ(Return to Zero),
RB(Return To Bias),NRZ(Non−Return to
Zero),NRZI(Non−Return to ZeroI),FM
(Frequeucy Modulation),PE(Phase
Encoding),MFM(Modified Frequeucy
Modulation),M2FM(Modified MFM)などが
提案されてきた。最近ではこれら以外の新しい変
調方式も各種提案されている。例えば4/5
MNRZI,3PM(3Position Modulation),ZM
(Zero Modulation)などである。デイジタル磁
気記録においては、検出窓幅Twが大きく、最小
磁化反転間隔Tminが大きく、最大磁化反転間隔
Tmaxが小さく、綿ビツト密度の最高磁化反転密
度に対する比DR(Density Ratio)が大きく、
又、磁化反転間隔Tminと検出窓幅Twの積が大
きくセルフクロツキング可能な変調方式が望まし
いとされている。最近、よく用いられている変調
方式とては、MFMや3PMがある。第1図は各種
変調方式の比較である。 第1図中、mはデータビツト数、nは符号語ビ
ツト数とすると、 CODE RAE=m/n T.MIN=m/n(d+1)・T T.MAX=m/n(K+1)・T DRdata density/max.transition density =Tmin/T=m/n(d+1) Tw=m/n・T CLOCK RATE=1/Tw であり、又、 d:ビツト“1”とビツト“1”との間のビツ
ト“0”の最小個数、 K:ビツト“1”とビツト“1”との間のビツ
ト“0”の最大個数、 である。 第1図からも明らかなように、データ周期をT
とすると、MFMはTminがT、Tmaxが2T、DR
が1、Twが0.5T、TminX Tw=0.5T2と全体的
にバランスのとれた変調方式であることが判る。
しかし、さらに高密度化を実現する場合はTmin
が大きい変調方式が望まれる。そこで提案された
ものが3PMである。この方式は第1図からも判
るように、Tw=0.5T,DR=1.5,Tmin×Tw=
0.75T2とMFMより改善され、特にTminはMFM
のTから1.5Tと大きくなつていることから高密
度化指向していることが判る。しかし、Tmaxが
MFMの2Tに対し、6Tと大きく後退した方式で
ある。これは記録信号を再生した場合、波形の中
心線、即ち、ベースライン変動が大きく表われる
ので、再生波形のコンパレータでパルス化する場
合、特別の工夫が必要となる。これを行なわない
と再生余裕度が小さくなり、復調エラーが発生す
る。再生波形を等化後積分する方式では、バルク
型ヘツドが微分特性を示すためその直流成分が失
われ、それを積分しても直流を再生することは不
可能である。したがつて、再生波形の上下のエン
ベロープから再生波形の中心線を検出し、それを
直流として利用する、いわゆるDC再生法なる方
法がよく用いられる。この積分方式では、積分型
のため低減通過−高域減衰特性により高周波雑音
には強い反面、前述の如くDC再生を必要とする
ことから、低減の雑音、例えばハムなどに大変弱
くなる欠点がある。又、再生波形を微分し、その
ピーク値を検出し、パルス化する微分方式では、
最大磁化反転間隔Tmaxが大きすぎると、微分特
性のため、6Tの間隔の途中で雑音による疑似ピ
ークが発生してしまう欠点がある。そこで、疑似
ピークを防止するため、6Tでの間隔の途中での
疑似ピークをマスキングし、本来のピーク値のみ
を検出するためのマスキングゲート発生回路が用
いられる。これは微分をする前の再生波形の振幅
の適当なレベルで波形をパルス化する方法が採ら
れる。しかし、この方法は再生波形の振幅に依存
するため、再生波形のレベルが一定である必要が
ある。そのため、AGC、即ち再生波形のレベル
を常に一定にする手法が不可欠である。又、最大
磁化反転間隔Tmaxが大きいとジツタに対し余裕
度が小さくなる。この様に、最大磁化反転間隔
Tmaxが大きいと種々の欠点が現われてくる。
又、3PM方式は3ビツトのデータビツトを6ビ
ツトの符号語に変換する方式のため種々の変復調
クロツクを作るために若干難かしい1/3分周器を
必要とすることや、又市販の汎用ロジツクで回路
を構成する場合は4ビツト単位の構成のものが多
いこと、又、デイジタルオーデイオなどでは、1
つのサンプリングデータが16ビツト即3の整数倍
でなく、4の整数倍で構成されることが多いこ
と、又、このことから変調信号を復調した場合、
ドロツプアウトやピークシフトによる復調エラー
が発生するが、その場合のエラー伝搬が4ビツト
単位の方が1データの区切り内で抑えられるなど
の点で4ビツト単位の変換方式の方が有利であ
る。 これらの理由から、本発明者によりセルフクロ
ツキングが可能で、しかも、Tminは1.5T、Tw
は0.5T、Tmin×Tw=0.75T2と3PMの性能を維
持しながら、前述の如く3PMの欠点である
Tmax=6Tを4.5Tと大巾に改善することでより
高密度化を実現できる4−8変換方式(FEM−
4)を提案した。本発明者は別の変調方式とし
て、3PM相当の性能を有するFEM−1(Four to
Eight Modulation−1)、最大磁化反転間隔
Tmaxを6Tから5.5Tと改善したFEM−2、さら
にTmaxを5Tと改善したFEM−3を提案した。 第2図に3PM方式の変換テーブルを示してあ
る。 次に、最大磁化反転間隔を6Tから4.5Tと改善
し、それ以外は3PMの性能を維持したFEM−4
について説明する。第3図はFEM−4の変換テ
ーブルである。この方式は4ビツトのデータを8
ビツトの符号語に変換して、その符号語の系列を
NRZIで変調するものである。符号語は、ビツト
“1”と次のビツト“1”との間に少なくとも2
つ以上のビツト“0”が入り、多くとも8個以下
となるように制限が加えられているのが特徴であ
る。FEM−4の第1の変調規則は第3図の4ビ
ツトのバイナリデータの次の2つの連続する組合
せの場合は時系列的に古い符号語の8ビツト目
P8をビツト“1”に反転し、さらに、これに続
く符号語の3ビツト目P3をビツト“1”に反転
させるものである。この連続する組合せバイナリ
データとしては、4ビツトのバイナリデータを16
進表示するものとすると、 “2”(No.3)→“0”(No.1) “3”(No.4)→“0”(No.1) “4”(No.5)→“0”(No.1) “8”(No.9)→“0”(No.1) “9”(No.10)→“0”(No.1) “15”(No.16)→“0”(No.1) “2”(No.3) →“1”(No.2) “3”(No.4) →“1”(No.5) “4”(No.5) →“1”(No.2) “9”(No.10) →“1”(No.2) である。 FEM−4の第2の変調規則は第3図の4ビツ
トのバイナリデータの次の2つの連続する組合せ
の場合は、時系列的に古いデータには第2の符号
語 P1P2P3P4P5P6P7P8 0 1 0 0 1 0 0 1 を対応させるものである。この連続する組合せバ
イナリデータとしては “4”(No.5)→“2”(No.3) “4”(No.5)→“5”(No.6) である。 FEM−4の第3の変調規則は第3図の4ビツ
トのバイナリデータの次の3つの連続する組合せ
の場合は時系列的に真中の第2のデータ“0”
(No.1)に第2の符号語 P1P2P3P4P5P6P7P8 0 0 0 0 1 0 0 0 を対応させるものである。この連続するバイナリ
データとしては “1”(No.2)→“0”(No.1) →“6”(No.7) →“9”(No.10) →“10”(No.11) →“14”(No.15) →“15”(No.16) “7”(No.8)→“0”(No.1) →“6”(No.7) →“9”(No.10) →“10”(No.11) →“14”(No.15) →“15”(No.16) “13”(No.14)→“0”(No.1) →“6”(No.7) →“9”(No.10) →“10”(No.11) →“14”(No.15) →“15”(No.16) “14”(No.15)→“0”(No.1) →“6”(No.7) →“9”(No.10) →“10”(No.11) →“14”(No.15) →“15”(No.16) である。 FEM−4の第4の変調規則は第3図の符号語
と符号語の連結部における符号語系列パターンの
時系列的に古い符号語の7ビツト目P7と8ビツ
ト目P8及びこれに続く符号語の1ビツト目P1
“101”となる場合は前記P8をビツト“1”に反
転し、P7とP1をビツト“0”に反転させるもの
である。例えば第3図のバイナリデータ“5”No.
6に“6”No.7が連続する場合等である。これら
変調規則以外のデータは第3図の第1の符号語に
対応させる。これらFEM−4の第1〜第4の変
調規則の適用例における符号語の変化は次に示さ
れた通りである。
【表】
【表】 FEM−4の最大磁化反転間隔Tmaxの発生例
としては、第3図の次のバイナリデータが連続し
た場合である。 “1”(No.2)→“0”(No.1) “3”(No.4)→“2”(No.3) “4”(No.5)→“3”(No.4) “7”(No.8)→“0”(No.1) “13”(No.14)→“0”(No.1) “14”(No.15)→“0”(No.1) “15”(No.16)→“1”(No.2) “8”(No.9)→“1”(No.2) ただし、これはFEM−4の第1〜4の変調規
則がこの順番に時系列的に適用された場合に限ら
れる。上記、最大磁化反転間隔Tmax=4.5Tが発
生する場合の一例が次に示されている。 4ビツト2進データ例 符号語系列
【表】 この他にも、磁化反転間隔を1.5T〜4.5Tとす
ると4−8変換アルゴリズム、変換表は考えられ
るが、このような場合は復調した場合、元のバイ
ナリデータを再生することができなかつたり、2
つのバイナリデータに対応したりしてしまう。 第4図に市販されているField Programmable
Logic Array(FPLA)−82S100,82S153を使つ
たFEM−4の変調回路の一例を示す。この例で
は入力データを74LS164の8ビツトシフトレジス
タ1で4ビツト単位ごとに並列データ化し、次の
3個の74LS273の8ビツト遅延フリツプフロツプ
2,3,4で4ビツト単位の3時系列データを作
り、それらから第1〜第4の変調規則を適用する
ための時系列データの組合せを82S100のFPLA5
で検出する。この82S100のFPLA5は16個の入力
ポートI0〜I15,8個の出力ポートF0〜F7持ち、
それぞれの入力の多入力AND−ORゲート回路を
構成している。前記FPLA5で検出され変調規則
に見合つた検出信号出力F0,F1に対応し、
82S153のFPLA6でそれぞれに対応して8ビツト
の符号語を出力する。さらに前記検出信号出力
F2及びEX−ORゲート7,8は第1の変調規則
を達成するためのものである。ANDゲート9及
びEX−ORゲート10〜12は第4の変調規則
を達成するためのものである。74LS166の8ビツ
トシフトレジスタ13は変換された符号語を直列
データ化するためのものである。最後の14の
74LS107は直列データ化された符号語をNPZI変
調するためのものである。又、17の74LS273は符
号語の時系列化を行なうためのものである。1
5,16は検出制御信号のタイミング調整用であ
る。 第5図には各種変調方式の記録電流波形の比較
である。 発明の目的 本発明の目的は、1ビツトデータ周期をTとし
て磁化反転間隔1.5T〜4.5Tを得るようにデータ
ビツト4ビツトを符号語8ビツトに変換した変調
データを復調するデイジタル復調方法を提供する
ことにある。 発明の構成 本発明のデイジタル復調方法は、1ビツトデー
タ周期をTとして磁化反転間隔1.5T〜4.5Tを得
るようにデータビツト4ビツトを符号語8ビツト
に変換した変調データを復調するにあたり、8ビ
ツト単位の連続する符号語条列データと、あらか
じめ設定された符号語との各ビツト比較により、
あらかじめ設定された符号語と完全に一致した場
合に一致検出パルスを得、この一致検出パルスに
より前記時系よりの符号語系列データを所定の8
ビツト単位に区切ることを特長としている。 このようなFEM−4の変調方式による変調デ
ータを復調する場合はその第1〜4の変調規則に
対応して、復調アルゴリズムの順番が重要であ
る。この順番がくるうと元のバイナリデ〜タを復
調することができなくなる。そのため、まず、第
1の変調規則の適用された符号語の復調を行な
う。これは、何んらかの手段、例えばデイジタル
オーデイオ等で用いられる同期信号を復調前の変
調データ符号語系列から直接パターンマツチング
で検出し、これにより、連続する符号語列の中か
ら8ビツトの符号語の境界を検出し、各々符号語
を8ビツト単位に区切り、連続する符号語系列の
時系列的に古い符号語の8ビツト目P8と次の符
号語の3ビツト目P3が共にビツト“1”ならば
前記時系列的に古い符号語の8ビツト目P8と次
の符号語の3ビツト目P3を共にビツト“0”に
反転する。 次に、FEM−4の第2の変調規則で適用され
た符号語の復調を行なう。これは連続する変調さ
れた符号語系列の中から、パターンマツチングに
より、第3図のNo.5の第2の符号語を検出し、さ
らにこれに続く符号語が第3図のNo.3あるいはNo.
6の場合には前記No.5の第2の符号語に対して
は、第3図のNo.5のバイナリデータ“4”(0100)
を対応させ復調する。同じく、第3図のNo.5の第
2の符号語の後に次の8ビツトの符号語 P1P2P3P4P5P6P7P8 0 0 0 1 0 0 0 1 が続く場合もNo.5の第2の符号語に対しては第3
図のNo.5のバイナリデータ“4”(0100)を対応
させ復調する。これは第3図のNo.5のバイナリデ
ータの後にNo.7やNo.10,No.11,No.15,No.16のバイ
ナリデータが続くとFEM−4の第4の変調規則
によりNo.6の符号語の7ビツト目P7がビツト
“0”に、又8ビツト目P8がビツト“1”に反転
するからである。 次に、FEM−4の第4の変調規則を適用され
た符号語の復調を行なう。これは連続する符号語
系列の中から、符号語の8ビツト目P8がビツト
“1”の符号語を検出し、この符号後の7ビツト
目P7とこれに続く符号語の1ビツト目P1をビツ
ト“1”に反転し、さらに前記時系列的に古い符
号語の8ビツト目P8をビツト“0”に反転する。 次にFEM−4の第3の変調規則を適用された
符号語の復調を行なう。これは単に、連続する符
号語系列の中からパターンマツチングにより第3
図のNo.1の第2の符号語を検出し、これに対応し
て第3図のNo.1のバイナリデータ“0”(0000)
を復調する。 以上の結果、得られた符号語は第3図の第1の
符号語に対応する。従つて、それだれの第1の符
号語に対応して4ビツトのバイナリデータを復調
する。 実施例の説明 第6図は本発明のデイジタル復調方法を適用し
た復調回路の一例を示している。第6図において
入力信号はFEM−4の変調データをNRZI復調し
たものが印加される。27はアドレツサブルラツ
チであり、遅延フリツプフロツプ28と共に用い
られ入力データの並列化を行なうためのものであ
る。 遅延フリツプフロツプ29は2つの符号語の時
系列的データを作るためのものである。20は
ANDゲート、21,22はEX−ORゲートであ
り、これらは第1の変調規則の復調のために作用
するものである。第2の変調規則は次のバイナリ
データの組合せに対して行なわれる。即ち 1 “4”(No.5)→“2”(No.3) 2 “4”(No.5)→“5”(No.6) この場合の符号語は、1の場合は 01001001‖00010000となるが、2の場合は
“5”(No.6)の後にどの符号が続くかによつて符
号語が変化する。符号語 10010010(No.7) 10010000(No.10) 10000010(No.11) 10000100(No.15) 10001000(No.16) 以外の符号語が後続する場合は 01001001‖00010010 前記符号語が後続する場合は 01001001‖00010010‖10… 01001001‖00010001‖00… となる。ところで、前記2の場合は第1の変調規
則は適用されないし、又、1,2の場合とも後続
する符号語ではなく時系列的に古い符号語を復調
すればよいので、時系列的に古い符号語の検出は
前記遅延フリツプフロツプ29の7ビツト出力
P1′〜P7′と前記EX−ORゲート22の出力P88′で
行ない、これに続く符号語は前記遅延フリツプフ
ロツプ28の6ビツト出力P1〜P6で行なえばよ
いことになる。即ち、P8は無視してもさしつか
えない。 第3の変調規則の復調は次の符号語 00001000 そのものの検出であるのでP1′〜P6′及びEX−
ORゲート24の出力P77′及びP88′で行えばよい。
P88′はこの場合は常にビツト“0”となるこのこ
とから無視してもさしつかえない。この場合は検
出ゲートが減り、回路の縮小化が計れる。 第4の変調規則の復調はEX−ORゲート22,
23で行なわれる。以上のようにして検出された
符号語に対し第3図のFEM−4の変換テーブル
から元の4ビツトバイナリデータの復調がFRLA
25で行なわれる。復調されたデータは8ビツト
シフトレジスタ26で直列データ化される。 発明の効果 以上、述べた如く本発明は、高密度記録に適し
た方式で、3PM方式の欠点である最高磁化反転
間隔Tmaxを6Tから4.5Tと大巾に改善しており、
このFEM−4の復調方式を実現するものである
る。ハードウエアとしても市販のFPLAと組合せ
ることで3PM方式と同程度で構成できる利点を
有するものである。
【図面の簡単な説明】
第1図は各種変調方式の比較図、第2図は従来
の3PM変調方式の変換テーブル図、第3図は本
発明に関連したFEM−4の変調方式の変換テー
ブル図、第4図はFEM−4の変調回路の一例を
示すブロツク図、第5図は各種変調方式の記録電
流波形の比較図、第6図は本発明のFEM−4の
復調方法を適用した復調回路の一例を示すブロツ
ク図である。 27……アドレツサブルラツチ、28,29…
…遅延フリツプフロツプ、20……ANDゲート、
21,22,23,24……EX−ORゲート、
25……FRLA、26……8ビツトシフトレジス
タ。

Claims (1)

  1. 【特許請求の範囲】 1 1ビツトデータ周期をTとして磁化反転間隔
    1.5〜4.5Tを得るようにデータビツト4ビツトを
    符号語8ビツトに変換した変調データを復調する
    に際し、 再生データをNRZI復調した後、 a 直列データ化されている時系列の8ビツト単
    位の連続する符号語系列データとあらかじめ設
    定された符号語の各ビツト比較により、あらか
    じめ設定された符号語と完全一致した場合に一
    致検出パルスを得、この一致検出パルスにより
    前記時系列の符号語系列データを所定の8ビツ
    ト単位に区切る、 b 8ビツト単位に区切つた符号語のうち、時系
    列的に古い符号語の8ビツト目とこれに続く符
    号語の3ビツト目が同時にビツト“1”の場合
    に、時系列的に古い符号語の8ビツト目とこれ
    に続く符号語の3ビツト目を共にビツト“0”
    に反転する、 c このビツト反転の後で時系列的に古い符号語
    として01001001を検出し、これに続く符号語と
    して00010000あるいは00010010あるいは
    00010001が検出された場合に前記時系列的に古
    い符号語として4ビツトバイナリデータ0100を
    復調する、 d この4ビツトバイナリデータ0100の復調の後
    で時系列的に古い符号語の8ビツト目にビツト
    “1”が検出された場合は時系列的に古い符号
    語の8ビツト目をビツト“0”に反転し、さら
    に時系列的に古い符号語の7ビツト目とこれに
    続く符号語の1ビツト目をビツト“1”に反転
    する、 ・このビツト反転の後で符号語00001000が検出さ
    れた場合に4ビツトバイナリデータ0000を復調す
    る、 f この4ビツトバイナリデータ0000の復調の後
    で符号語 1 00000010を0000 2 00000100を0001 3 00010000を0010 4 00100000を0011 5 01000000を0100 6 00010010を0101 7 10010010を0110 8 00100100を0111 9 01001000を1000 10 10010000を1001 11 10000010を1010 12 00100010を1011 13 01000010を1100 14 01000100を1101 15 10000100を1110 16 10001000を1111 として4ビツトのバイナリデータに復調すること
    特徴とするデイジタル復調方法。 2 4ビツトバイナリデータ0100の復調にあた
    り、ビツト反転の後で時系列的に古い符号語とし
    て、01001001を検出し、これに続く符号語のう
    ち、次の7ビツト0001000あるいは0001001が検出
    された場合に前記時系列的に古い符号語として4
    ビツトバイナリデータ0100を復調することを特徴
    とする特許請求の範囲第1項記載のデイジタル復
    調方法。 3 符号語 1 00000010 2 00000100 3 00010000 4 00100000 5 01000000 6 00010010 7 10010010 8 00100100 9 01001000 10 10010000 11 10000010 12 00100010 13 01000010 14 01000100 15 10000100 16 10001000 の8ビツト目(右端)を無視して7ビツトの符号
    語とし、これを下記の対応関係 1 0000001を0000 2 0000010を0001 3 0001000を0010 4 0010000を0011 5 0100000を0100 6 0001001を0101 7 1001001を0110 8 0010010を0111 9 0100100を1000 10 1001000を1001 11 1000001を1010 12 0010001を1011 13 0100001を1100 14 0100010を1101 15 1000010を1110 16 1000100を1111 に対応させ復調することを特徴とする特許請求の
    範囲第1項記載のデイジタル復調方法。
JP837283A 1983-01-20 1983-01-20 デイジタル復調方法 Granted JPS59135604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP837283A JPS59135604A (ja) 1983-01-20 1983-01-20 デイジタル復調方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP837283A JPS59135604A (ja) 1983-01-20 1983-01-20 デイジタル復調方法

Publications (2)

Publication Number Publication Date
JPS59135604A JPS59135604A (ja) 1984-08-03
JPH0568031B2 true JPH0568031B2 (ja) 1993-09-28

Family

ID=11691397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP837283A Granted JPS59135604A (ja) 1983-01-20 1983-01-20 デイジタル復調方法

Country Status (1)

Country Link
JP (1) JPS59135604A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0691750A1 (en) 1994-07-08 1996-01-10 Victor Company Of Japan, Limited Digital modulating/demodulating method and apparatus using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0691750A1 (en) 1994-07-08 1996-01-10 Victor Company Of Japan, Limited Digital modulating/demodulating method and apparatus using same

Also Published As

Publication number Publication date
JPS59135604A (ja) 1984-08-03

Similar Documents

Publication Publication Date Title
US4553130A (en) Variable-length encoding-decoding system
JPH0544206B2 (ja)
JPH06197024A (ja) 変調方法、変調装置及び復調装置
US5535187A (en) High capacity run-length-limited coding system employing asymmetric and even-spaced codes
US5604497A (en) Apparatus and method for increasing density of run length limited block codes without increasing error propagation
US4496934A (en) Encoding and decoding systems for binary data
US4549167A (en) Method of encoding and decoding binary data
US4502036A (en) Encoding and decoding systems for binary data
JPH01286626A (ja) データ符号化方式
JPH0568031B2 (ja)
JPS634269B2 (ja)
JPH0254700B2 (ja)
JPH0480576B2 (ja)
JPS60114053A (ja) 符号変換方式
JP2777618B2 (ja) ミラースクエア符号化方法
JPS634270B2 (ja)
JP3689919B2 (ja) 信号再生装置
JPH0754912B2 (ja) デイジタル変調器
JP2713011B2 (ja) 情報変換方法および情報記録装置・情報再生装置
JP2573067B2 (ja) 情報変換装置
JPH0253867B2 (ja)
JP2830675B2 (ja) コード変換方法
KR950003635B1 (ko) 8/11 디지탈 변/복조 부호화장치
JPH0534747B2 (ja)
JPS6221192B2 (ja)