JPH0564748B2 - - Google Patents

Info

Publication number
JPH0564748B2
JPH0564748B2 JP60054370A JP5437085A JPH0564748B2 JP H0564748 B2 JPH0564748 B2 JP H0564748B2 JP 60054370 A JP60054370 A JP 60054370A JP 5437085 A JP5437085 A JP 5437085A JP H0564748 B2 JPH0564748 B2 JP H0564748B2
Authority
JP
Japan
Prior art keywords
burn
board
resistor
resistors
desired shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60054370A
Other languages
English (en)
Other versions
JPS61213778A (ja
Inventor
Nobuyoshi Shiraishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EA TESUTO SHISUTEMUZU JAPAN KK
Original Assignee
EA TESUTO SHISUTEMUZU JAPAN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EA TESUTO SHISUTEMUZU JAPAN KK filed Critical EA TESUTO SHISUTEMUZU JAPAN KK
Priority to JP5437085A priority Critical patent/JPS61213778A/ja
Publication of JPS61213778A publication Critical patent/JPS61213778A/ja
Publication of JPH0564748B2 publication Critical patent/JPH0564748B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、ICのバーンインテストに使用す
るダイナミツク・バーンイン装置のバーンインボ
ードの製造方法に関するものである。
〈従来の技術〉 バーンイン装置はICをバーンイン処理するた
めに使用する装置である。バーンインテストは生
産されたICの品質管理の完全を期するために広
く行なわれているものである。工場で生産した
ICをダイナミツク・バーンイン装置により100℃
〜200℃に加熱し、この状態で各種の信号を各IC
に与えて実際の稼動状態と同じ環境を設定して、
長時間にわたりこのような状態を保持する。これ
が、バーンイン処理であり、この後各ICをバー
ンイン試験機により各種テストパターンの入出力
を比較して良否を判定又は判定無しのスクリーニ
ングをするのである。バーンインボードはバーン
イン処理に使用するダイナミツク・バーンイン装
置に使用するものであり、テスト用のIC取付ソ
ケツトを多数配設してあるボードであり、このバ
ーンインボードに生産されたICを差し込みダイ
ナミツク・バーンイン装置の棚に並べてバーイン
処理を行なうのである。
バーンインボードにはバーンイン処理を行なう
ためにIC差し込み用のソケツトの他、抵抗、コ
ンデンサー、トランジスター、ダイオード及び回
路等の必要部品が組み込まれている。バーンイン
処理を効率的に行なうためにバーンインボード上
には多数のソケツトが配置されており、また、所
要の抵抗も多数配置されている。
従来、バーンインボードを製造する場合には、
一般の汎用型の単体の抵抗が使用されている。こ
れは、バーンインボードは試験するICに合わし
てその都度設計して製作するものであるので、一
般の汎用型抵抗を使用のが便利だからである。ま
た、このような抵抗を使用しておくと故障した場
合にも発見が容易であり、修理も簡単であるから
である。
〈発明が解決しようとする問題点〉 上記のような理由で一般の汎用型の単体の抵抗
を使用しているがバーンインボードの製造工程に
おいて、基板に個々の抵抗を半田付けするのはは
なはだ煩雑であり、時間と熟練を要す手作業とな
つている。その上、ICを多数バーンイン処理で
きるようにするために、バーンインボードには多
数のソケツトを配設するので、限られた場所に多
数の抵抗を配設しなければならないので、作業を
尚一層困難かつ複雑なものとしている。
〈問題点を解決するための手段〉 バーンインボードは多品種少量生産であるの
で、それに使用する抵抗も標準化することが困難
なので、一般の汎用型の単体の抵抗を使用するの
が効率的である。そこで一般の汎用型の単体の抵
抗を使用しながら、バーンインボードの製造工程
効率化するのが望ましい。
そこで、この発明にかかるバーンインボードの
製造方法は単体の抵抗を複数個予め所望形状に形
成し、これを基板に配設するようにして、抵抗の
基板上での配置は個々ではなくて単位ブロツクご
とにするようにして、製造工程において抵抗の配
置を簡単に行なえるようにしたものである。
〈実施例〉 次に、この発明にかかるバーンインボードの製
造方法を第1図に基いて説明する。まずバーンイ
ンボードの基板1上に、IC用ソケツト2を配設
する。そして、プリント配線をしてあるバーンイ
ンボード基板1上のIC用ソケツト2の周囲の所
定の位置に、配設位置に合わして所望形状に形成
してある抵抗3を適当な方法により配設し、基板
1の所定の回路に接続する。配設方法としては例
えば、抵抗3の各ピン(リード線)Pを、それぞ
れ基板1に所定の位置に形成してある孔Hに挿通
し、各ピンPを基板1にそれぞれ半田付けするこ
とにより配設する。基板1にはプリント配線した
回路に合わして抵抗3のピンP挿通用の孔Hが形
成してあるので、予めそこ各孔Hの配置に合わし
て一体化してある抵抗3の各単体抵抗4の各ピン
Pは簡単に所定の各孔Hに挿通することができ
る。小さな単体抵抗を一個ずつ基板1の所定位置
に配設するのに比べ、抵抗3は配設作業をしやす
い大きさに形成してあるので、上記のような半田
付け作業も簡単に行うことができる。抵抗3を所
望形状に形成するには、各種の方法があるが、い
ずれにしても単体の汎用型の抵抗が所望の形状に
形成してあればよく、合成樹脂で一体化してもよ
いし、接着剤で接着してもよい。そして、使用に
適したように各抵抗のピンが並ぶように形成され
ていればよい。
ここで、所望形状に形成した抵抗3の一例を第
2図及び第3に図に基づいて説明すると、4〜1
0はそれぞれ3.3KΩの抵抗であり、ピンの間隔が
2.54mm±0.1mm乃至1.9mm±0.1mmになるようにして
ある。また、相隣接する抵抗のピンとの間隔も
2.54mm±0.1mmになるようにしてある。そして、
このような寸法になるように並べた抵抗4〜10
を合成樹脂11によりピンが3.0mm出るようにし
てモールドして一体化している。このような寸法
に形成しておくと、従来一般に使用しているバー
ンインボードをそのまま使用することができる。
そして、ピンの長さをこのように短かくしておく
ことにより、基板1へ配設する際にピンの長さを
調節する必要がないので尚一層作業の簡便化が図
れる。なお、上記実施例では抵抗3の単体抵抗4
を3.3KΩのものを使用する例を示したが、抵抗3
として一体形成される単体抵抗4は、それぞれの
単体抵抗4が接続されることになる回路の設計に
合わして選択されるものであり必ずしも全ての単
体抵抗4の抵抗値は同一ではなく、単体抵抗4と
してはどのような抵抗値のものも使用できること
はいう迄もない。すなわち、各抵抗3はそれぞれ
配設されて接続されることとなる基板1の回路の
設計に合わして、抵抗3の単体抵抗4の抵抗値は
選択され、且つ配設位置に合わして抵抗3は所望
形状に一体形成しておくのである。なお、バーン
インボードに多数配設されることになるIC用ソ
ケツト2は、同一規格のものが多数配設されるの
で、したがつて実際には抵抗3として一体形成さ
れる単体抵抗4も殆どは同一の抵抗値のものが使
用されることとなる。
〈発明の効果〉 以上のように、この発明にかかるバーンインボ
ードの製造方法によれば、汎用型の単体の抵抗を
使用できるという便利さを残しながら、これを予
め所望形状に形成して使用するようにしたので、
作業能率が飛躍的に向上するとともに、品質管理
の面からも不良品の発生を防げその効果はきわめ
て大である。
【図面の簡単な説明】
図面はこの発明に係るバーンインボードの製造
方法を示した図であり、第1図はバーンインボー
ドの平面図、第2図は所望形状に形成した抵抗の
正面図、第3図は所望形状に形成した抵抗の側面
図であり、第4図は抵抗の各ピンを基板の孔に挿
通して半田付けした状態を示した断面図である。 1……基板、2……IC用ソケツト、3……所
望形状に形成した抵抗、4〜10……抵抗、11
……合成樹脂。

Claims (1)

    【特許請求の範囲】
  1. 1 単体の抵抗を複数個予め所望形状に形成し、
    これを基板に配設して所定の回路に接続するよう
    にしたことを特徴とするバーンインボードの製造
    方法。
JP5437085A 1985-03-20 1985-03-20 バ−ンインボ−ドの製造方法 Granted JPS61213778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5437085A JPS61213778A (ja) 1985-03-20 1985-03-20 バ−ンインボ−ドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5437085A JPS61213778A (ja) 1985-03-20 1985-03-20 バ−ンインボ−ドの製造方法

Publications (2)

Publication Number Publication Date
JPS61213778A JPS61213778A (ja) 1986-09-22
JPH0564748B2 true JPH0564748B2 (ja) 1993-09-16

Family

ID=12968775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5437085A Granted JPS61213778A (ja) 1985-03-20 1985-03-20 バ−ンインボ−ドの製造方法

Country Status (1)

Country Link
JP (1) JPS61213778A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5288573U (ja) * 1975-12-25 1977-07-01

Also Published As

Publication number Publication date
JPS61213778A (ja) 1986-09-22

Similar Documents

Publication Publication Date Title
US10739382B2 (en) Testing apparatus having a configurable probe fixture
US20040155241A1 (en) Test assembly for integrated circuit package
US6181146B1 (en) Burn-in board
US5869961A (en) Smart IC-test receptacle having holes adapted for mounting capacitors arranged adjacent to pin positions
US6326797B2 (en) Apparatus and method for evaluating printed circuit board assembly manufacturing processes
JPH0564748B2 (ja)
US6507205B1 (en) Load board with matrix card for interfacing to test device
JPH06174786A (ja) バーンインボード
CN113687207B (zh) 用于装设半导体集成电路的测试板及方法
JPH01277949A (ja) メモリ試験方式
JPH0344580A (ja) 半導体装置用バイアステスト基板
JPH07154053A (ja) 配線基板の試験方法、その装置および配線基板
JPH05346455A (ja) インサーキットテスタ治具
KR100187725B1 (ko) 연산 증폭회로 소자의 단일 검사 기판
JPS5839424Y2 (ja) テスト用プリント板
JPH0625775U (ja) Icテスタ用テストボード
JPH0720193A (ja) Dutボード
JPS62183199A (ja) プリント配線基板
JP3016330B2 (ja) モニターバーンイン装置
JPH02137390A (ja) 印刷配線板ユニットの製造方法
JPS63307764A (ja) Icソケツト
JPS5935814Y2 (ja) 半導体集積回路検査装置
JPH0595031A (ja) 試験装置
JPH0694788A (ja) 異端子半導体素子の試験用接続装置
KR19990001663A (ko) 반도체 집적회로 검사장치