JPH0564460B2 - - Google Patents

Info

Publication number
JPH0564460B2
JPH0564460B2 JP59207784A JP20778484A JPH0564460B2 JP H0564460 B2 JPH0564460 B2 JP H0564460B2 JP 59207784 A JP59207784 A JP 59207784A JP 20778484 A JP20778484 A JP 20778484A JP H0564460 B2 JPH0564460 B2 JP H0564460B2
Authority
JP
Japan
Prior art keywords
lead bonding
bonding pads
bonding
inner lead
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59207784A
Other languages
English (en)
Other versions
JPS6185833A (ja
Inventor
Yoshitaka Fukuoka
Emiko Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59207784A priority Critical patent/JPS6185833A/ja
Publication of JPS6185833A publication Critical patent/JPS6185833A/ja
Publication of JPH0564460B2 publication Critical patent/JPH0564460B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、回路基板上にダイボンドされた半導
体チツプのインナーリードボンデイングパツドと
同じ回路基板上に設けられたアウターリードボン
デイングパツドとをボンデイングワイヤにより電
気的に接続する方法に関する。
［発明の技術的背景］ 近年、ICモジユールにおいては、ゲートが高
密度化される傾向にあり、これに伴つて以下に示
すレントの法則により、ピン数が増加しボンデツ
イングパツドの間隔も狭くなつてきている。
＜レントの法則＞ Ｐ＝KGr 但し Ｋ：定数 ｒ：レントの常数 Ｇ：ゲート数 Ｐ：ピン数 このため、半導体チツプのインナーリードボン
デイングパツドと回路基板上のアウターリードボ
ンデイングパツドとを直線的に配列した従来のモ
ジユールに代り、最近は第３図に示すように、イ
ンナーリードボンデイングパツド１およびアウタ
ーリードボンデイングパツド２をいずれも千鳥状
に配列することにより、隣接するボンデイングパ
ツドの配列ピツチを狭めたり、半導体チツプ３の
面積を増大させたりせずにピン数を増加させるよ
うにしたものが開発されている。
しかして、これらのインナーリードボンデイン
グパツド１と、対応するアウターリードボンデイ
ングパツド２とを、それぞれボンデイングワイヤ
４を用いて電気的に接続するには、従来のモジユ
ールにおけると同様に、配列順通り接続していく
方法がとられていた。
なお第３図において、符号５は回路基板を示し
ており、ボンデイングワイヤ４の横に記載された
、、…の連続番号はボンデイング順序を示
している。
［背景技術の問題点］ しかしながら、このような従来のボンデイング
方法においては、隣接するボンデイングワイヤ４
間の間隔が狭いため、不良事故が起こり易いとい
う問題があつた。
すなわち、ボンデイングワイヤ４の湾曲が生じ
た場合にこれと隣接するボンデイングワイヤ４と
の間に短絡事故を生じ易く、またボンデイングの
際にすでに接続された隣りのボンデイングワイヤ
４のボンデイング点にキヤピラリーの先端が接触
して断線等を生じ易く、製品の歩留りが低下する
ばかりでなく信頼性の高いボンデイングを行なう
ことができないという問題があつた。
［発明の目的］ 本発明はこれらの問題点を解決するためになさ
れたもので、接続作業が容易で、修正がし易く、
ボンデイングワイヤ間のシヨートや断線等の不良
事故が起こることが少ないワイヤボンデイング方
法を提供することを目的とする。
［発明の概要］ すなわち本発明のワイヤボンデイング方法は、
回路基板上にダイボンドされた半導体チツプ上に
千鳥状に配列された複数のインナーリードボンデ
イングパツドと、前記回路基板上にこれらのイン
ナーリードボンデイングパツドと対向して千鳥状
に設けられた複数のアウターリードボンデイング
パツドとを、ボンデイングワイヤによりそれぞれ
電気的に接続するにあたり、１つ以上のボンデイ
ングパツドを隔ててインナーリードボンデイング
パツドとこれに対応するアウターリードボンデイ
ングパツドとを順に接続した後、接続された各ボ
ンデイグンパツド間に位置するインナーリードボ
ンデイングパツドとアウターリードボンデイング
パツドとを順に電気的に接続することを特徴とし
ている。
［発明の実施例］ 以下本発明の実施例を図面に基づいて説明す
る。
なお以下の図面においては、第３図と同じ部分
には同一符号を付し、またボンデイング順を丸で
囲んだ連続番号を示している。
この実施例においては、まず第１図ａに示すよ
うに、回路基板５上にダイボンドされた半導体チ
ツプ３上に千鳥状に配列された複数のインナーリ
ードボンデイングパツド１と、回路基板５上の、
これらのインナーリードボンデイングパツド１に
対向して千鳥状に配設された複数のアウターリー
ドボンデイングパツド２とを１つおきにボンデイ
ングワイヤ４で接続した後、同図ｂに示すよう
に、接続された各ボンデイングパツド間に位置す
るインナーリードボンデイングパツド１とアウタ
ーリードボンデイングパツド２とを順に接続して
ボンデイング作業が行なわれる。
この実施例によれば、例えばボンデイングワイ
ヤ４にたるみ等の湾曲が生じた場合、直ちに修正
を行なえば隣接するボンデイングワイヤ４との間
に短絡事故を起こすことがない。
また、最初の１つおきのボンデイングの際に
は、ボンデイングワイヤ相互の間隔が広いのでワ
イヤ形状の修正を容易に行なうことができる利点
がある。
次に本発明の別の実施例を第２図を参照して説
明する。
この実施例においては、第２図に示すように、
まず１つおきに配列された半導体チツプ３からの
距離が近い方のアウターリードボンデイングパツ
ド２とこれと対応するインナーリードボンデイン
グパツド１とを順に接続した後、次に残りのイン
ナーリードボンデイングパツド１とこれに対応す
る半導体チツプ３からの距離が遠い方のアウター
リードボンデイングパツド２とを順に接続する。
この実施例においては、ボンデイングの行ない
難いアウターリードボンデイングパツド２へのボ
ンデイングワイヤ４の接続を広いスペースで行な
うことになるので、ボンデイング作業が容易であ
るばかりでなく、不良事故の発生時の修正も容易
に行なうことができる。
［発明の効果］ 以上の記載から明らかなように本発明によれ
ば、ボンデイングワイヤ断線やシヨート等の不良
事故が起こり難く、ボンデイング作業の歩留りが
向上し、製品に対する信頼性向上する。
なお本発明の方法は、自動ボンデイング機械に
よる作業と手作業のいずれにも有効に適用するこ
とができる。
【図面の簡単な説明】
第１図ａ，ｂは本発明の一実施例を説明するた
めの平面図、第２図は別の実施例を説明するため
の平面図、第３図は従来のワイヤボンデイング方
法を示す平面図である。 １……インナーリードボンデイングパツド、２
……アウターリードボンデイングパツド、３……
半導体チツプ、４……ボンデイングワイヤ、５…
…回路基板。

Claims (1)

  1. 【特許請求の範囲】 １ 回路基板上にダイボンドされた半導体チツプ
    上に千鳥状に配列された複数のインナーリードボ
    ンデイングパツドと、前記回路基板上にこれらの
    インナーリードボンデイングパツドと対向して千
    鳥状に設けられた複数のアウターリードボンデイ
    ングパツドとを、ボンデイングワイヤによりそれ
    ぞれ電気的に接続するにあたり、１つ以上のボン
    デイングパツドを隔ててインナーリードボンデイ
    ングパツドとこれに対応するアウターリードボン
    デイングパツドとを順に接続した後、接続された
    各ボンデツイングパツド間に位置するインナーリ
    ードボンデイングパツドとアウターリードボンデ
    イングパツドとを順に電気的に接続することを特
    徴とするワイヤボンデイング方法。 ２ 半導体チツプからの距離が近い方のアウター
    リードボンデイングパツドとこれに対向するイン
    ナーリードボンデイングパツドとを順に接続した
    後、次に残されたインナーリードボンデイングパ
    ツドとこれに対向する半導体チツプからの距離が
    離れた方のアウターリードボンデイングパツドと
    を順に接続する特許請求の範囲第１項記載のワイ
    ヤボンデイング方法。
JP59207784A 1984-10-03 1984-10-03 ワイヤボンデイング方法 Granted JPS6185833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59207784A JPS6185833A (ja) 1984-10-03 1984-10-03 ワイヤボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59207784A JPS6185833A (ja) 1984-10-03 1984-10-03 ワイヤボンデイング方法

Publications (2)

Publication Number Publication Date
JPS6185833A JPS6185833A (ja) 1986-05-01
JPH0564460B2 true JPH0564460B2 (ja) 1993-09-14

Family

ID=16545445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59207784A Granted JPS6185833A (ja) 1984-10-03 1984-10-03 ワイヤボンデイング方法

Country Status (1)

Country Link
JP (1) JPS6185833A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695538B2 (ja) * 1987-06-29 1994-11-24 日本電気株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925238A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 半導体装置
JPS59195856A (ja) * 1983-04-20 1984-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925238A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 半導体装置
JPS59195856A (ja) * 1983-04-20 1984-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPS6185833A (ja) 1986-05-01

Similar Documents

Publication Publication Date Title
US5715147A (en) Semiconductor device having an interconnecting circuit board
KR960011265B1 (ko) 노운 굳 다이 어레이용 테스트 소켓
USRE37413E1 (en) Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US4994896A (en) Semiconductor device
US5751057A (en) Lead on chip lead frame design without jumpover wiring
KR20050106581A (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
US6255720B1 (en) Modified bus bar with Kapton tape or insulative material on LOC packaged part
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPH0564460B2 (ja)
US20030143829A1 (en) Assembly and method for modified bus bar with Kapton™ tape or insulative material on LOC packaged part
US9502385B2 (en) Semiconductor device and connection checking method for semiconductor device
JPH0256942A (ja) 半導体装置
JP2937132B2 (ja) 半導体装置
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
JPS6185832A (ja) ワイヤボンデイング方法
JPH02211643A (ja) 半導体装置
JPH05160215A (ja) 半導体装置用評価装置
JPH032345B2 (ja)
JP2533810B2 (ja) 半導体装置
JP3366798B2 (ja) 基板へのｌｓｉチップの実装構造体
JPS60200537A (ja) テスト専用端子付半導体装置
KR930011117B1 (ko) 반도체 패키지 및 그 실장방법
JPH0661297A (ja) 半導体装置
KR19990061140A (ko) 멀티칩 테스트를 위한 반도체 칩의 패드 배치 방법
JPH0695538B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term