JPH0563742A - Ｍｓｋ変調装置 - Google Patents
Ｍｓｋ変調装置Info
- Publication number
- JPH0563742A JPH0563742A JP24420891A JP24420891A JPH0563742A JP H0563742 A JPH0563742 A JP H0563742A JP 24420891 A JP24420891 A JP 24420891A JP 24420891 A JP24420891 A JP 24420891A JP H0563742 A JPH0563742 A JP H0563742A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplication
- data
- circuit
- msk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】乗算回路部をデジタル化し、簡素で安定した特
性を得るＭＳＫ変調装置を提供する。 【構成】デジタルベースバンド信号とクロック信号との
乗算時において生ずる折り返しを除去し、その結果を乗
算結果としてＲＯＭに記憶し、必要なデータのみをＲＡ
Ｍに転送しアナログに変換する。この信号はローパスフ
ィルタ通過、搬送波との乗算後、直交する相手側の同等
の信号と加算され、ＭＳＫ変調波となり、メインローブ
だけを通過させるバンドパスフィルタによって目的の信
号を得る。
性を得るＭＳＫ変調装置を提供する。 【構成】デジタルベースバンド信号とクロック信号との
乗算時において生ずる折り返しを除去し、その結果を乗
算結果としてＲＯＭに記憶し、必要なデータのみをＲＡ
Ｍに転送しアナログに変換する。この信号はローパスフ
ィルタ通過、搬送波との乗算後、直交する相手側の同等
の信号と加算され、ＭＳＫ変調波となり、メインローブ
だけを通過させるバンドパスフィルタによって目的の信
号を得る。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＭＳＫ変調装置に関
し、特に並列ＭＳＫ変調の変調プロセスを改良したＭＳ
Ｋ変調装置に関する。 【０００２】 【従来の技術】ＭＳＫ変調装置の構成は、図７に示すよ
うに、ビットストリームを直並列変換器７１で並列デー
タに変換して、ベースバンド信号であるｄＩ信号を得る
とともに、１／２データ遅延回路７２を通してベースバ
ンド信号であるｄＱ信号を得ている。乗算回路７３ａ，
７３ｂは、ｄＩ信号及びｄＱ信号のそれぞれの信号に対
してCOS(πｔ／２Ｔｂ）およびSIN(πｔ／２Ｔｂ）を乗
算して、波形成形する。ここで、Ｔｂは所定のパラメー
タ（シンボルレート）である。こうして乗算回路７３ａ
と７３ｂで得られたＳＩ信号とＳＱ信号は、乗算回路７
４ａと７４ｂに送出され、ＳＩ信号とCOS(ω0ｔ＋θ
0 ）信号が、ＳＱ信号とCOS(ω0ｔ＋θ0 ）信号を−π
／２移相器７５で−π／２移相した信号とを乗算する。
加算回路７６は、乗算回路７４ａと７４ｂからの出力信
号を加算して変調信号を得ている。 【０００３】 【発明が解決しようとする課題】上述ＭＳＫ変調装置構
成のデジタル化を図る場合、ベースバンド信号とクロッ
クの乗算部は比較的デジタル化が容易ではあるが、以下
のような問題点が生ずる。すなわち、乗算部による乗算
結果は論理的に無限の周波数成分を含んでいるため、サ
ンプリングクロックの折り返しが問題となるため、折り
返しの影響を特性上、殆ど受けないところまでサンプリ
ングクロックの周波数を高くしなければならない。ま
た、デジタル化することにより生ずるサンプリングクロ
ックのｎ倍の高調波を減衰させるフィルタも特性の良い
大がかりなものが必要となる。更に、部分的なデジタル
化により、例えば上述ベースバンド信号とクロックの乗
算部では、Ｄ／Ａ変換後のアナログ信号上でＳＩ信号と
ＳＱ信号の位相関係が入力データ上で１／２データだけ
ＳＩ信号が進んでいたとしても、アナログ回路のばらつ
き等の要因により、その関係にズレが生じるため、この
ズレを調整しなければならない。 【０００４】そこで、この発明の目的は、乗算回路部を
デジタル化し、簡素で安定した特性を得るＭＳＫ変調装
置を提供することにある。 【０００５】 【課題を解決するための手段】前述の課題を解決するた
め、この発明によるＭＳＫ変調装置は、デジタルベース
バンド信号とクロック信号とをデジタル的に乗算してＭ
ＳＫ変調するＭＳＫ変調装置において、前記乗算結果を
記憶し、アクセスタイムおよび機能の異なるメモリを有
するメモリ手段と、前記デジタルベースバンド信号のシ
ンボルレート（Ｔb）の４倍のサンプリング周波数（４
／Ｔb）で、前記乗算時において生ずる折り返しを除去
するデジタルフィルタ手段と、前記ＭＳＫ変調波のメイ
ンローブだけを通過させるバンドパスフィルタ手段と、
を備えて構成される。 【０００６】 【作用】この発明では、デジタルベースバンド信号とク
ロック信号とのデジタル乗算結果を、アクセスタイムの
異なるメモリに記憶し、デジタルフィルタにより乗算時
において生ずる折り返しを除去するとともに、バンドパ
スフィルタによってＭＳＫ変調波のメインローブだけを
通過させるようにしている。すなわち、デジタルベース
バンド信号とクロック信号との乗算時において生ずる折
り返しを除去し、その結果を乗算結果としてＲＯＭに記
憶し、必要なデータのみをＲＡＭに転送しアナログに変
換する。この信号はローパスフィルタ通過、搬送波との
乗算後、直交する相手側の同等の信号と加算され、ＭＳ
Ｋ変調波となり、メインローブだけを通過させるバンド
パスフィルタによって目的の信号を得る。 【０００７】 【実施例】次に、この発明について図面を参照しながら
説明する。図１は、この発明によるＭＳＫ変調装置の一
実施例を示す構成ブロック図である。ベースバンド信号
ｄＩとｄＱは、それぞれデジタル乗算回路１ａと１ｂに
入力される。デジタル乗算回路１ａと１ｂは、ベースバ
ンド信号ｄＩあるいはｄＱに基づいてベースバンド信号
とクロック信号の乗算結果をマスタークロックにしたが
って生成するデジタル構成部である。デジタル乗算回路
１ａと１ｂで乗算されたデータは、Ｄ／Ａコンバータ２
ａと２ｂでアナログ信号に変換される。このアナログ信
号は、ローパスフィルタ３ａと３ｂでフィルタリング処
理されてＳＩ信号およびＳＱ信号としてアナログ乗算回
路４ａと４ｂに供給される。アナログ乗算回路４ａにお
いては、ＳＩ信号と搬送波信号Ａ・COS(ω0ｔ＋θ0）を
乗算し、アナログ乗算回路４ｂにおいては、上記搬送波
信号を−π／２移相器７５で−π／２移相した信号とＳ
Ｑ信号とをアナログ乗算する。アナログ乗算回路７４ａ
と７４ｂからの出力信号は加算回路６で加算される。こ
の加算信号は、増幅器７で増幅された後、バンドパスフ
ィルタ８を通過して最終的なＭＳＫ変調波が得られる。 【０００８】図２には、図１の実施例におけるデジタル
乗算回路１ａまたは１ｂの構成ブロック図が示されてい
る。ベースバンド信号ｄＩまたはｄＱは、直並列変換器
（ＳＩ／ＰＯ）１１１を通り、セレクタ１１２に取り込
まれる。セレクタ１１２は、タイミング発生回路１１５
からの信号に基づいてＲＡＭ１１６〜１１９に与えるア
ドレスバスを切り換えるためのセレクタで、乗算処理中
は常に直並列変換器１１１のパラレル出力を選択してい
る。乗算結果が記憶されているＲＡＭ１１６，１１７，
１１８および１１９の出力データは、それぞれラッチ１
２０，１２１，１２２および１２３でラッチされ、各ラ
ッチのアウトプットコントロール端子が制御されて順番
にラッチ１２４で多重され次段のＤ／Ａコンバータ２ａ
または２ｂに出力される。ＲＯＭ１１３は、位相設定部
１１４からのアドレス信号Ａ（上位ビット）を受け、ま
た、マスタークロック（ＣＫ）で動作するタイミング発
生回路１１５から供給されるアドレス信号Ａ（下位ビッ
ト）を受け、必要なときに、タイミング発生回路１１５
からの指令に基づいて書き込み動作を行うＲＡＭ１１６
〜１１９にデータを送出する。このとき、セレクタ１１
２は、タイミング発生回路１１５からのアドレスバスを
選択している。 【０００９】さて、図２において、ＲＡＭ１１６〜１１
９には、初期状態で、位相設定部１１４で設定した適当
な初期位相のデータをタイミング発生回路１１５のアド
レスデータに基づいてサンプリングデータを書き込む。
ＲＡＭ１１６〜１１９を４個用いているのは、データ当
たりのサンプリング点が４ポイントに設定されているか
らである。書き込まれているデータは、いわゆるＦＩＲ
形のデジタルフィルタによって帯域制限された内容であ
るので、入力されるベースバンド信号ｄＩの毎ビット
（ｂｉｔ）のあるスパンのデータ列（数データ分）が、
図３のタイミングチャートに示されるようなＲＡＭアド
レスのデータとしてＲＡＭに与えられる。この与えられ
たアドレスデータに従って図４に示すように、データ系
列の真ん中の波形のサンプルデータがＲＡＭより出力さ
れる。乗算結果ＳＩは，に示すように初期状態によ
って２つの波形の状態が発生するのでＲＡＭにはその制
御とその制御に基づくデータが入っている。 【００１０】出力されたデータは、ラッチ回路で同じパ
ルスでラッチされ、ラッチのアウトプットコントロール
信号にラッチパルスの４倍のスピードの切り換え制御を
行って順番に１２４でラッチし多重する。従って、１１
６〜１１９の４ｚのＲＡＭは、図４に示すように乗算し
た結果の１データ分を４等分した領域内で２m の分解能
で位相を位相設定部１１４で設定することができる。電
源投入時の初期状態で決めた位相を変更するときあるい
は更に位相をずらしたいときにはその都度ＲＯＭから所
望のデータを読み出しＲＡＭに書き込むことになる。こ
れは、図７の並列ＭＳＫ変調システムの波形整形部の２
つのクロックの式から分かるようにＳＩ信号とＳＱ信号
が直交するので、図１のような構成正確にデジタル処理
してもＤＡコンバータやフィルタのばらつき等によるＳ
Ｉ信号とＳＱ信号の位相ズレが発生し、これを調整する
ように位相を設定する動作の必要性がある。 【００１１】図５に示すように、波形の位相設定器１１
４で位相設定されたサンプリングデータア，イ，ウ…か
ら成る波形部は２m の位相分解能を有する。ここで、２
m はＤ／Ａコンバータの分解能２n の１／８であるとし
ている。つまり、２m ＝２n／８としている。 【００１２】図１において、デジタル乗算回路によって
算出された乗算結果は乗算時に発生する不要な周波数成
分がデジタルフィルタによって取り除かれているのでサ
ンプリング周波数ｆｓからの折り返しはない。しかし、
ｎ倍のｆｓに高調波の帯域が存在するので通常ｆｓを中
心に存在する帯域以上の周波数成分を取り除くために通
過帯域をｆｓ／２までとするアナログフィルタが必要で
あるが、ＳＩ信号とＳＱ信号の搬送波との乗算後の加算
結果にＭＳＫ変調波のメインローブのみを通過させるバ
ンドパスフィルタ３ａ，３ｂを組み込むことから、図６
にしめすように２種類のフィルタの合成特性を利用で
き、従って２倍の搬送波からの折り返しをなくすため、
これらフィルタには穏やかに減衰する次数の低いものが
組み込まれている。 【００１３】上述実施例においては、デジタルのｄＩ、
ｄＱ信号のシンボルレートがＴｂであるベースバンド信
号とクロックを乗算する波形整形回路の乗算処理をデジ
タル化し、更に予め記憶素子に記憶させておいた乗算結
果をベースバンド信号に応じて読み出し、読み出したデ
ジタル信号をアナログ信号に変換するデジタル乗算回路
であり、上記記憶素子は、アクセスタイムおよび機能の
異なったＲＯＭとＲＡＭの組み合わせによって実現して
いる。また、サンプリングデータのサンプリング周波数
をシンボルレートの４倍とし、ベースバンド信号とクロ
ックの乗算時におけるサンプリングデータに折り返しが
発生しないようにデジタルフィルタによって処理する。
更に、波形整形直後のＳＩとＳＱの位相がＳＩに対して
ＳＱが１／２データ遅れになるように調整するために、
予め記憶させるＲＯＭは位相に対応したすべての情報を
記憶させ、必要に応じて各位相のデータをＲＡＭに転送
する。また、更に、ＤＡコンバータ後の出力はｎ倍のサ
ンプリング周波数を中心に帯域をもった不要な高調波を
含んでおり、その後の回路における搬送波との乗算によ
って生じる２倍の搬送波周波数を基準にその高調波が折
り返してくるのでローパスフィルタをＤＡコンバータ後
に挿入するが変調波を出力する最後にＭＳＫ変調波のメ
インローブだけを通過させるバンドパスフィルタを用い
るため、前述のフィルタは比較的穏やかに減衰する特性
の次数の低いフィルタを用いている。 【００１４】 【発明の効果】以上説明したように、この発明によるＭ
ＳＫ変調装置は、ベースバンド信号とクロックの位相調
整が不要になる。また、デジタル乗算回路に位相設定が
できるようにしたたためにＳＩ信号とＳＱ信号の直交性
の調整が可能となり、アナログ回路で調整のために使わ
れていた遅延素子が使われず動作が安定する。更に、位
相に対応したデータは予めＲＯＭに記憶させておき、必
要なデータのみＲＡＭに転送するので、データ量が膨大
になっても比較的高速動作に適用しやすい。更には、デ
ジタル化したときのデメリットとしてＤＡコンバータ後
のフィルタの設計が挙げられるが、今回はＭＳＫ変調波
のメインローブのみ通過させるバンドパスフィルタとの
組み合わせ効果を活かしそのフィルタは次数の低い簡素
なものとなる。
し、特に並列ＭＳＫ変調の変調プロセスを改良したＭＳ
Ｋ変調装置に関する。 【０００２】 【従来の技術】ＭＳＫ変調装置の構成は、図７に示すよ
うに、ビットストリームを直並列変換器７１で並列デー
タに変換して、ベースバンド信号であるｄＩ信号を得る
とともに、１／２データ遅延回路７２を通してベースバ
ンド信号であるｄＱ信号を得ている。乗算回路７３ａ，
７３ｂは、ｄＩ信号及びｄＱ信号のそれぞれの信号に対
してCOS(πｔ／２Ｔｂ）およびSIN(πｔ／２Ｔｂ）を乗
算して、波形成形する。ここで、Ｔｂは所定のパラメー
タ（シンボルレート）である。こうして乗算回路７３ａ
と７３ｂで得られたＳＩ信号とＳＱ信号は、乗算回路７
４ａと７４ｂに送出され、ＳＩ信号とCOS(ω0ｔ＋θ
0 ）信号が、ＳＱ信号とCOS(ω0ｔ＋θ0 ）信号を−π
／２移相器７５で−π／２移相した信号とを乗算する。
加算回路７６は、乗算回路７４ａと７４ｂからの出力信
号を加算して変調信号を得ている。 【０００３】 【発明が解決しようとする課題】上述ＭＳＫ変調装置構
成のデジタル化を図る場合、ベースバンド信号とクロッ
クの乗算部は比較的デジタル化が容易ではあるが、以下
のような問題点が生ずる。すなわち、乗算部による乗算
結果は論理的に無限の周波数成分を含んでいるため、サ
ンプリングクロックの折り返しが問題となるため、折り
返しの影響を特性上、殆ど受けないところまでサンプリ
ングクロックの周波数を高くしなければならない。ま
た、デジタル化することにより生ずるサンプリングクロ
ックのｎ倍の高調波を減衰させるフィルタも特性の良い
大がかりなものが必要となる。更に、部分的なデジタル
化により、例えば上述ベースバンド信号とクロックの乗
算部では、Ｄ／Ａ変換後のアナログ信号上でＳＩ信号と
ＳＱ信号の位相関係が入力データ上で１／２データだけ
ＳＩ信号が進んでいたとしても、アナログ回路のばらつ
き等の要因により、その関係にズレが生じるため、この
ズレを調整しなければならない。 【０００４】そこで、この発明の目的は、乗算回路部を
デジタル化し、簡素で安定した特性を得るＭＳＫ変調装
置を提供することにある。 【０００５】 【課題を解決するための手段】前述の課題を解決するた
め、この発明によるＭＳＫ変調装置は、デジタルベース
バンド信号とクロック信号とをデジタル的に乗算してＭ
ＳＫ変調するＭＳＫ変調装置において、前記乗算結果を
記憶し、アクセスタイムおよび機能の異なるメモリを有
するメモリ手段と、前記デジタルベースバンド信号のシ
ンボルレート（Ｔb）の４倍のサンプリング周波数（４
／Ｔb）で、前記乗算時において生ずる折り返しを除去
するデジタルフィルタ手段と、前記ＭＳＫ変調波のメイ
ンローブだけを通過させるバンドパスフィルタ手段と、
を備えて構成される。 【０００６】 【作用】この発明では、デジタルベースバンド信号とク
ロック信号とのデジタル乗算結果を、アクセスタイムの
異なるメモリに記憶し、デジタルフィルタにより乗算時
において生ずる折り返しを除去するとともに、バンドパ
スフィルタによってＭＳＫ変調波のメインローブだけを
通過させるようにしている。すなわち、デジタルベース
バンド信号とクロック信号との乗算時において生ずる折
り返しを除去し、その結果を乗算結果としてＲＯＭに記
憶し、必要なデータのみをＲＡＭに転送しアナログに変
換する。この信号はローパスフィルタ通過、搬送波との
乗算後、直交する相手側の同等の信号と加算され、ＭＳ
Ｋ変調波となり、メインローブだけを通過させるバンド
パスフィルタによって目的の信号を得る。 【０００７】 【実施例】次に、この発明について図面を参照しながら
説明する。図１は、この発明によるＭＳＫ変調装置の一
実施例を示す構成ブロック図である。ベースバンド信号
ｄＩとｄＱは、それぞれデジタル乗算回路１ａと１ｂに
入力される。デジタル乗算回路１ａと１ｂは、ベースバ
ンド信号ｄＩあるいはｄＱに基づいてベースバンド信号
とクロック信号の乗算結果をマスタークロックにしたが
って生成するデジタル構成部である。デジタル乗算回路
１ａと１ｂで乗算されたデータは、Ｄ／Ａコンバータ２
ａと２ｂでアナログ信号に変換される。このアナログ信
号は、ローパスフィルタ３ａと３ｂでフィルタリング処
理されてＳＩ信号およびＳＱ信号としてアナログ乗算回
路４ａと４ｂに供給される。アナログ乗算回路４ａにお
いては、ＳＩ信号と搬送波信号Ａ・COS(ω0ｔ＋θ0）を
乗算し、アナログ乗算回路４ｂにおいては、上記搬送波
信号を−π／２移相器７５で−π／２移相した信号とＳ
Ｑ信号とをアナログ乗算する。アナログ乗算回路７４ａ
と７４ｂからの出力信号は加算回路６で加算される。こ
の加算信号は、増幅器７で増幅された後、バンドパスフ
ィルタ８を通過して最終的なＭＳＫ変調波が得られる。 【０００８】図２には、図１の実施例におけるデジタル
乗算回路１ａまたは１ｂの構成ブロック図が示されてい
る。ベースバンド信号ｄＩまたはｄＱは、直並列変換器
（ＳＩ／ＰＯ）１１１を通り、セレクタ１１２に取り込
まれる。セレクタ１１２は、タイミング発生回路１１５
からの信号に基づいてＲＡＭ１１６〜１１９に与えるア
ドレスバスを切り換えるためのセレクタで、乗算処理中
は常に直並列変換器１１１のパラレル出力を選択してい
る。乗算結果が記憶されているＲＡＭ１１６，１１７，
１１８および１１９の出力データは、それぞれラッチ１
２０，１２１，１２２および１２３でラッチされ、各ラ
ッチのアウトプットコントロール端子が制御されて順番
にラッチ１２４で多重され次段のＤ／Ａコンバータ２ａ
または２ｂに出力される。ＲＯＭ１１３は、位相設定部
１１４からのアドレス信号Ａ（上位ビット）を受け、ま
た、マスタークロック（ＣＫ）で動作するタイミング発
生回路１１５から供給されるアドレス信号Ａ（下位ビッ
ト）を受け、必要なときに、タイミング発生回路１１５
からの指令に基づいて書き込み動作を行うＲＡＭ１１６
〜１１９にデータを送出する。このとき、セレクタ１１
２は、タイミング発生回路１１５からのアドレスバスを
選択している。 【０００９】さて、図２において、ＲＡＭ１１６〜１１
９には、初期状態で、位相設定部１１４で設定した適当
な初期位相のデータをタイミング発生回路１１５のアド
レスデータに基づいてサンプリングデータを書き込む。
ＲＡＭ１１６〜１１９を４個用いているのは、データ当
たりのサンプリング点が４ポイントに設定されているか
らである。書き込まれているデータは、いわゆるＦＩＲ
形のデジタルフィルタによって帯域制限された内容であ
るので、入力されるベースバンド信号ｄＩの毎ビット
（ｂｉｔ）のあるスパンのデータ列（数データ分）が、
図３のタイミングチャートに示されるようなＲＡＭアド
レスのデータとしてＲＡＭに与えられる。この与えられ
たアドレスデータに従って図４に示すように、データ系
列の真ん中の波形のサンプルデータがＲＡＭより出力さ
れる。乗算結果ＳＩは，に示すように初期状態によ
って２つの波形の状態が発生するのでＲＡＭにはその制
御とその制御に基づくデータが入っている。 【００１０】出力されたデータは、ラッチ回路で同じパ
ルスでラッチされ、ラッチのアウトプットコントロール
信号にラッチパルスの４倍のスピードの切り換え制御を
行って順番に１２４でラッチし多重する。従って、１１
６〜１１９の４ｚのＲＡＭは、図４に示すように乗算し
た結果の１データ分を４等分した領域内で２m の分解能
で位相を位相設定部１１４で設定することができる。電
源投入時の初期状態で決めた位相を変更するときあるい
は更に位相をずらしたいときにはその都度ＲＯＭから所
望のデータを読み出しＲＡＭに書き込むことになる。こ
れは、図７の並列ＭＳＫ変調システムの波形整形部の２
つのクロックの式から分かるようにＳＩ信号とＳＱ信号
が直交するので、図１のような構成正確にデジタル処理
してもＤＡコンバータやフィルタのばらつき等によるＳ
Ｉ信号とＳＱ信号の位相ズレが発生し、これを調整する
ように位相を設定する動作の必要性がある。 【００１１】図５に示すように、波形の位相設定器１１
４で位相設定されたサンプリングデータア，イ，ウ…か
ら成る波形部は２m の位相分解能を有する。ここで、２
m はＤ／Ａコンバータの分解能２n の１／８であるとし
ている。つまり、２m ＝２n／８としている。 【００１２】図１において、デジタル乗算回路によって
算出された乗算結果は乗算時に発生する不要な周波数成
分がデジタルフィルタによって取り除かれているのでサ
ンプリング周波数ｆｓからの折り返しはない。しかし、
ｎ倍のｆｓに高調波の帯域が存在するので通常ｆｓを中
心に存在する帯域以上の周波数成分を取り除くために通
過帯域をｆｓ／２までとするアナログフィルタが必要で
あるが、ＳＩ信号とＳＱ信号の搬送波との乗算後の加算
結果にＭＳＫ変調波のメインローブのみを通過させるバ
ンドパスフィルタ３ａ，３ｂを組み込むことから、図６
にしめすように２種類のフィルタの合成特性を利用で
き、従って２倍の搬送波からの折り返しをなくすため、
これらフィルタには穏やかに減衰する次数の低いものが
組み込まれている。 【００１３】上述実施例においては、デジタルのｄＩ、
ｄＱ信号のシンボルレートがＴｂであるベースバンド信
号とクロックを乗算する波形整形回路の乗算処理をデジ
タル化し、更に予め記憶素子に記憶させておいた乗算結
果をベースバンド信号に応じて読み出し、読み出したデ
ジタル信号をアナログ信号に変換するデジタル乗算回路
であり、上記記憶素子は、アクセスタイムおよび機能の
異なったＲＯＭとＲＡＭの組み合わせによって実現して
いる。また、サンプリングデータのサンプリング周波数
をシンボルレートの４倍とし、ベースバンド信号とクロ
ックの乗算時におけるサンプリングデータに折り返しが
発生しないようにデジタルフィルタによって処理する。
更に、波形整形直後のＳＩとＳＱの位相がＳＩに対して
ＳＱが１／２データ遅れになるように調整するために、
予め記憶させるＲＯＭは位相に対応したすべての情報を
記憶させ、必要に応じて各位相のデータをＲＡＭに転送
する。また、更に、ＤＡコンバータ後の出力はｎ倍のサ
ンプリング周波数を中心に帯域をもった不要な高調波を
含んでおり、その後の回路における搬送波との乗算によ
って生じる２倍の搬送波周波数を基準にその高調波が折
り返してくるのでローパスフィルタをＤＡコンバータ後
に挿入するが変調波を出力する最後にＭＳＫ変調波のメ
インローブだけを通過させるバンドパスフィルタを用い
るため、前述のフィルタは比較的穏やかに減衰する特性
の次数の低いフィルタを用いている。 【００１４】 【発明の効果】以上説明したように、この発明によるＭ
ＳＫ変調装置は、ベースバンド信号とクロックの位相調
整が不要になる。また、デジタル乗算回路に位相設定が
できるようにしたたためにＳＩ信号とＳＱ信号の直交性
の調整が可能となり、アナログ回路で調整のために使わ
れていた遅延素子が使われず動作が安定する。更に、位
相に対応したデータは予めＲＯＭに記憶させておき、必
要なデータのみＲＡＭに転送するので、データ量が膨大
になっても比較的高速動作に適用しやすい。更には、デ
ジタル化したときのデメリットとしてＤＡコンバータ後
のフィルタの設計が挙げられるが、今回はＭＳＫ変調波
のメインローブのみ通過させるバンドパスフィルタとの
組み合わせ効果を活かしそのフィルタは次数の低い簡素
なものとなる。
【図面の簡単な説明】
【図１】この発明によるＭＳＫ変調装置の一実施例を示
す基本構成ブロック図である。 【図２】図１の実施例におけるデジタル乗算回路の構成
例を示すブロック図である。 【図３】図２の実施例における動作を説明するための波
形タイミング図である。 【図４】図２の実施例における動作を説明するための波
形タイミング図である。 【図５】図２の実施例における動作を説明するための波
形タイミング図である。 【図６】図２の実施例における動作を説明するための波
形タイミング図である。 【図７】通常のＭＳＫ変調装置の構成ブロック図であ
る。 【符号の説明】 １ａ，１ｂ デジタル乗算回路 ２ａ，２ｂ Ｄ／Ａコンバータ ３ａ，３ｂ ローパスフィルタ ４ａ，４ｂ，７３ａ，７３ｂ，７４ａ，７４ｂ
アナログ乗算回路 ５，７５ −π／２移相器 ６，７６
加算回路 ７ 増幅器 ８
バンドパスフィルタ ７１，１１１ 直並列変換器 ７２
１／２データ遅延回路 １１２ セレクタ １１３
ＲＯＭ １１４ 位相設定部 １１５
タイミング発生回路 １１６〜１１９ ＲＡＭ １２０〜１２４
ラッチ
す基本構成ブロック図である。 【図２】図１の実施例におけるデジタル乗算回路の構成
例を示すブロック図である。 【図３】図２の実施例における動作を説明するための波
形タイミング図である。 【図４】図２の実施例における動作を説明するための波
形タイミング図である。 【図５】図２の実施例における動作を説明するための波
形タイミング図である。 【図６】図２の実施例における動作を説明するための波
形タイミング図である。 【図７】通常のＭＳＫ変調装置の構成ブロック図であ
る。 【符号の説明】 １ａ，１ｂ デジタル乗算回路 ２ａ，２ｂ Ｄ／Ａコンバータ ３ａ，３ｂ ローパスフィルタ ４ａ，４ｂ，７３ａ，７３ｂ，７４ａ，７４ｂ
アナログ乗算回路 ５，７５ −π／２移相器 ６，７６
加算回路 ７ 増幅器 ８
バンドパスフィルタ ７１，１１１ 直並列変換器 ７２
１／２データ遅延回路 １１２ セレクタ １１３
ＲＯＭ １１４ 位相設定部 １１５
タイミング発生回路 １１６〜１１９ ＲＡＭ １２０〜１２４
ラッチ
Claims (1)
- 【特許請求の範囲】 デジタルベースバンド信号とクロック信号とをデジタル
的に乗算してＭＳＫ変調するＭＳＫ変調装置において、 前記乗算結果を記憶し、アクセスタイムおよび機能の異
なるメモリを有するメモリ手段と、 前記デジタルベースバンド信号のシンボルレートの４倍
のサンプリング周波数で、前記乗算時において生ずる折
り返しを除去するデジタルフィルタ手段と、 前記ＭＳＫ変調波のメインローブだけを通過させるバン
ドパスフィルタ手段と、を備えて成ることを特徴とする
ＭＳＫ変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244208A JP2860194B2 (ja) | 1991-08-30 | 1991-08-30 | Ｍｓｋ変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244208A JP2860194B2 (ja) | 1991-08-30 | 1991-08-30 | Ｍｓｋ変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563742A true JPH0563742A (ja) | 1993-03-12 |
| JP2860194B2 JP2860194B2 (ja) | 1999-02-24 |
Family
ID=17115374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3244208A Expired - Lifetime JP2860194B2 (ja) | 1991-08-30 | 1991-08-30 | Ｍｓｋ変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860194B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201451B1 (en) | 1998-12-18 | 2001-03-13 | Ucom Incorporated | MSK modulator and MSK modulation method of transmitting data at high speed and digital signal generator suitable for MSK modulation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169151A (ja) * | 1987-01-06 | 1988-07-13 | Kokusai Electric Co Ltd | 同期ｆｓｋ方式の変調回路 |
| JPH02279049A (ja) * | 1989-04-20 | 1990-11-15 | Furukawa Electric Co Ltd:The | Ｄｓｂ搬送波信号を使用したｐｓｋ信号の送信方法及びｐｓｋ送信器 |
| JPH03140042A (ja) * | 1989-10-26 | 1991-06-14 | Toshiba Corp | ディジタル変調回路 |
-
1991
- 1991-08-30 JP JP3244208A patent/JP2860194B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169151A (ja) * | 1987-01-06 | 1988-07-13 | Kokusai Electric Co Ltd | 同期ｆｓｋ方式の変調回路 |
| JPH02279049A (ja) * | 1989-04-20 | 1990-11-15 | Furukawa Electric Co Ltd:The | Ｄｓｂ搬送波信号を使用したｐｓｋ信号の送信方法及びｐｓｋ送信器 |
| JPH03140042A (ja) * | 1989-10-26 | 1991-06-14 | Toshiba Corp | ディジタル変調回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201451B1 (en) | 1998-12-18 | 2001-03-13 | Ucom Incorporated | MSK modulator and MSK modulation method of transmitting data at high speed and digital signal generator suitable for MSK modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2860194B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011007B1 (ko) | 음정변환장치 | |
| JPS6190514A (ja) | 楽音信号処理装置 | |
| US3935386A (en) | Apparatus for synthesizing phase-modulated carrier wave | |
| JPS63163897A (ja) | 楽音信号発生方法 | |
| EP0132988B1 (en) | Digital synthesis technique for pulses having predetermined time and frequency domain characteristics | |
| US4349704A (en) | Digital multifrequency signal generator | |
| JPH0563742A (ja) | Ｍｓｋ変調装置 | |
| US4823090A (en) | Digital signal synthesis using low frequency sampling clock | |
| JPS5883894A (ja) | デイジタル楽音変調装置 | |
| JPH06168575A (ja) | デジタルミキサ | |
| US5216391A (en) | MSK modulator having a digital quadrature reference waveform generator | |
| JP2809628B2 (ja) | 時間軸補正装置 | |
| JP3220877B2 (ja) | π／４シフトＱＰＳＫ変調器 | |
| JPS58501254A (ja) | 多重音信号発生器 | |
| JPS63245058A (ja) | 信号音発生装置 | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| Wittman et al. | A hardware multitone digital frequency synthesizer | |
| JP2558245B2 (ja) | 音程制御装置 | |
| JPH0340527B2 (ja) | ||
| JPH0258427A (ja) | Ａ／ｄ・ｄ／ａ変換装置 | |
| JPH08179775A (ja) | 楽音信号発生装置および波形メモリ読出補間装置 | |
| JPH04328932A (ja) | デジタル位相調整回路 | |
| JP2710876B2 (ja) | Ｍｓｋ変調器 | |
| JP3298152B2 (ja) | 楽音信号発生装置 | |
| JPH08125493A (ja) | サンプリングレートコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111204 |