JPH0563742A - Msk変調装置 - Google Patents

Msk変調装置

Info

Publication number
JPH0563742A
JPH0563742A JP24420891A JP24420891A JPH0563742A JP H0563742 A JPH0563742 A JP H0563742A JP 24420891 A JP24420891 A JP 24420891A JP 24420891 A JP24420891 A JP 24420891A JP H0563742 A JPH0563742 A JP H0563742A
Authority
JP
Japan
Prior art keywords
signal
multiplication
data
circuit
msk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24420891A
Other languages
English (en)
Other versions
JP2860194B2 (ja
Inventor
Kenichi Shiraishi
石 憲 一 白
Soichi Shinjo
城 壮 一 新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP3244208A priority Critical patent/JP2860194B2/ja
Publication of JPH0563742A publication Critical patent/JPH0563742A/ja
Application granted granted Critical
Publication of JP2860194B2 publication Critical patent/JP2860194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】乗算回路部をデジタル化し、簡素で安定した特
性を得るMSK変調装置を提供する。 【構成】デジタルベースバンド信号とクロック信号との
乗算時において生ずる折り返しを除去し、その結果を乗
算結果としてROMに記憶し、必要なデータのみをRA
Mに転送しアナログに変換する。この信号はローパスフ
ィルタ通過、搬送波との乗算後、直交する相手側の同等
の信号と加算され、MSK変調波となり、メインローブ
だけを通過させるバンドパスフィルタによって目的の信
号を得る。

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】この発明は、MSK変調装置に関
し、特に並列MSK変調の変調プロセスを改良したMS
K変調装置に関する。 【0002】 【従来の技術】MSK変調装置の構成は、図7に示すよ
うに、ビットストリームを直並列変換器71で並列デー
タに変換して、ベースバンド信号であるdI信号を得る
とともに、1/2データ遅延回路72を通してベースバ
ンド信号であるdQ信号を得ている。乗算回路73a,
73bは、dI信号及びdQ信号のそれぞれの信号に対
してCOS(πt/2Tb)およびSIN(πt/2Tb)を乗
算して、波形成形する。ここで、Tbは所定のパラメー
タ(シンボルレート)である。こうして乗算回路73a
と73bで得られたSI信号とSQ信号は、乗算回路7
4aと74bに送出され、SI信号とCOS(ω0t+θ
0 )信号が、SQ信号とCOS(ω0t+θ0 )信号を−π
/2移相器75で−π/2移相した信号とを乗算する。
加算回路76は、乗算回路74aと74bからの出力信
号を加算して変調信号を得ている。 【0003】 【発明が解決しようとする課題】上述MSK変調装置構
成のデジタル化を図る場合、ベースバンド信号とクロッ
クの乗算部は比較的デジタル化が容易ではあるが、以下
のような問題点が生ずる。すなわち、乗算部による乗算
結果は論理的に無限の周波数成分を含んでいるため、サ
ンプリングクロックの折り返しが問題となるため、折り
返しの影響を特性上、殆ど受けないところまでサンプリ
ングクロックの周波数を高くしなければならない。ま
た、デジタル化することにより生ずるサンプリングクロ
ックのn倍の高調波を減衰させるフィルタも特性の良い
大がかりなものが必要となる。更に、部分的なデジタル
化により、例えば上述ベースバンド信号とクロックの乗
算部では、D/A変換後のアナログ信号上でSI信号と
SQ信号の位相関係が入力データ上で1/2データだけ
SI信号が進んでいたとしても、アナログ回路のばらつ
き等の要因により、その関係にズレが生じるため、この
ズレを調整しなければならない。 【0004】そこで、この発明の目的は、乗算回路部を
デジタル化し、簡素で安定した特性を得るMSK変調装
置を提供することにある。 【0005】 【課題を解決するための手段】前述の課題を解決するた
め、この発明によるMSK変調装置は、デジタルベース
バンド信号とクロック信号とをデジタル的に乗算してM
SK変調するMSK変調装置において、前記乗算結果を
記憶し、アクセスタイムおよび機能の異なるメモリを有
するメモリ手段と、前記デジタルベースバンド信号のシ
ンボルレート(Tb)の4倍のサンプリング周波数(4
/Tb)で、前記乗算時において生ずる折り返しを除去
するデジタルフィルタ手段と、前記MSK変調波のメイ
ンローブだけを通過させるバンドパスフィルタ手段と、
を備えて構成される。 【0006】 【作用】この発明では、デジタルベースバンド信号とク
ロック信号とのデジタル乗算結果を、アクセスタイムの
異なるメモリに記憶し、デジタルフィルタにより乗算時
において生ずる折り返しを除去するとともに、バンドパ
スフィルタによってMSK変調波のメインローブだけを
通過させるようにしている。すなわち、デジタルベース
バンド信号とクロック信号との乗算時において生ずる折
り返しを除去し、その結果を乗算結果としてROMに記
憶し、必要なデータのみをRAMに転送しアナログに変
換する。この信号はローパスフィルタ通過、搬送波との
乗算後、直交する相手側の同等の信号と加算され、MS
K変調波となり、メインローブだけを通過させるバンド
パスフィルタによって目的の信号を得る。 【0007】 【実施例】次に、この発明について図面を参照しながら
説明する。図1は、この発明によるMSK変調装置の一
実施例を示す構成ブロック図である。ベースバンド信号
dIとdQは、それぞれデジタル乗算回路1aと1bに
入力される。デジタル乗算回路1aと1bは、ベースバ
ンド信号dIあるいはdQに基づいてベースバンド信号
とクロック信号の乗算結果をマスタークロックにしたが
って生成するデジタル構成部である。デジタル乗算回路
1aと1bで乗算されたデータは、D/Aコンバータ2
aと2bでアナログ信号に変換される。このアナログ信
号は、ローパスフィルタ3aと3bでフィルタリング処
理されてSI信号およびSQ信号としてアナログ乗算回
路4aと4bに供給される。アナログ乗算回路4aにお
いては、SI信号と搬送波信号A・COS(ω0t+θ0)を
乗算し、アナログ乗算回路4bにおいては、上記搬送波
信号を−π/2移相器75で−π/2移相した信号とS
Q信号とをアナログ乗算する。アナログ乗算回路74a
と74bからの出力信号は加算回路6で加算される。こ
の加算信号は、増幅器7で増幅された後、バンドパスフ
ィルタ8を通過して最終的なMSK変調波が得られる。 【0008】図2には、図1の実施例におけるデジタル
乗算回路1aまたは1bの構成ブロック図が示されてい
る。ベースバンド信号dIまたはdQは、直並列変換器
(SI/PO)111を通り、セレクタ112に取り込
まれる。セレクタ112は、タイミング発生回路115
からの信号に基づいてRAM116〜119に与えるア
ドレスバスを切り換えるためのセレクタで、乗算処理中
は常に直並列変換器111のパラレル出力を選択してい
る。乗算結果が記憶されているRAM116,117,
118および119の出力データは、それぞれラッチ1
20,121,122および123でラッチされ、各ラ
ッチのアウトプットコントロール端子が制御されて順番
にラッチ124で多重され次段のD/Aコンバータ2a
または2bに出力される。ROM113は、位相設定部
114からのアドレス信号A(上位ビット)を受け、ま
た、マスタークロック(CK)で動作するタイミング発
生回路115から供給されるアドレス信号A(下位ビッ
ト)を受け、必要なときに、タイミング発生回路115
からの指令に基づいて書き込み動作を行うRAM116
〜119にデータを送出する。このとき、セレクタ11
2は、タイミング発生回路115からのアドレスバスを
選択している。 【0009】さて、図2において、RAM116〜11
9には、初期状態で、位相設定部114で設定した適当
な初期位相のデータをタイミング発生回路115のアド
レスデータに基づいてサンプリングデータを書き込む。
RAM116〜119を4個用いているのは、データ当
たりのサンプリング点が4ポイントに設定されているか
らである。書き込まれているデータは、いわゆるFIR
形のデジタルフィルタによって帯域制限された内容であ
るので、入力されるベースバンド信号dIの毎ビット
(bit)のあるスパンのデータ列(数データ分)が、
図3のタイミングチャートに示されるようなRAMアド
レスのデータとしてRAMに与えられる。この与えられ
たアドレスデータに従って図4に示すように、データ系
列の真ん中の波形のサンプルデータがRAMより出力さ
れる。乗算結果SIは,に示すように初期状態によ
って2つの波形の状態が発生するのでRAMにはその制
御とその制御に基づくデータが入っている。 【0010】出力されたデータは、ラッチ回路で同じパ
ルスでラッチされ、ラッチのアウトプットコントロール
信号にラッチパルスの4倍のスピードの切り換え制御を
行って順番に124でラッチし多重する。従って、11
6〜119の4zのRAMは、図4に示すように乗算し
た結果の1データ分を4等分した領域内で2m の分解能
で位相を位相設定部114で設定することができる。電
源投入時の初期状態で決めた位相を変更するときあるい
は更に位相をずらしたいときにはその都度ROMから所
望のデータを読み出しRAMに書き込むことになる。こ
れは、図7の並列MSK変調システムの波形整形部の2
つのクロックの式から分かるようにSI信号とSQ信号
が直交するので、図1のような構成正確にデジタル処理
してもDAコンバータやフィルタのばらつき等によるS
I信号とSQ信号の位相ズレが発生し、これを調整する
ように位相を設定する動作の必要性がある。 【0011】図5に示すように、波形の位相設定器11
4で位相設定されたサンプリングデータア,イ,ウ…か
ら成る波形部は2m の位相分解能を有する。ここで、2
m はD/Aコンバータの分解能2n の1/8であるとし
ている。つまり、2m =2n/8としている。 【0012】図1において、デジタル乗算回路によって
算出された乗算結果は乗算時に発生する不要な周波数成
分がデジタルフィルタによって取り除かれているのでサ
ンプリング周波数fsからの折り返しはない。しかし、
n倍のfsに高調波の帯域が存在するので通常fsを中
心に存在する帯域以上の周波数成分を取り除くために通
過帯域をfs/2までとするアナログフィルタが必要で
あるが、SI信号とSQ信号の搬送波との乗算後の加算
結果にMSK変調波のメインローブのみを通過させるバ
ンドパスフィルタ3a,3bを組み込むことから、図6
にしめすように2種類のフィルタの合成特性を利用で
き、従って2倍の搬送波からの折り返しをなくすため、
これらフィルタには穏やかに減衰する次数の低いものが
組み込まれている。 【0013】上述実施例においては、デジタルのdI、
dQ信号のシンボルレートがTbであるベースバンド信
号とクロックを乗算する波形整形回路の乗算処理をデジ
タル化し、更に予め記憶素子に記憶させておいた乗算結
果をベースバンド信号に応じて読み出し、読み出したデ
ジタル信号をアナログ信号に変換するデジタル乗算回路
であり、上記記憶素子は、アクセスタイムおよび機能の
異なったROMとRAMの組み合わせによって実現して
いる。また、サンプリングデータのサンプリング周波数
をシンボルレートの4倍とし、ベースバンド信号とクロ
ックの乗算時におけるサンプリングデータに折り返しが
発生しないようにデジタルフィルタによって処理する。
更に、波形整形直後のSIとSQの位相がSIに対して
SQが1/2データ遅れになるように調整するために、
予め記憶させるROMは位相に対応したすべての情報を
記憶させ、必要に応じて各位相のデータをRAMに転送
する。また、更に、DAコンバータ後の出力はn倍のサ
ンプリング周波数を中心に帯域をもった不要な高調波を
含んでおり、その後の回路における搬送波との乗算によ
って生じる2倍の搬送波周波数を基準にその高調波が折
り返してくるのでローパスフィルタをDAコンバータ後
に挿入するが変調波を出力する最後にMSK変調波のメ
インローブだけを通過させるバンドパスフィルタを用い
るため、前述のフィルタは比較的穏やかに減衰する特性
の次数の低いフィルタを用いている。 【0014】 【発明の効果】以上説明したように、この発明によるM
SK変調装置は、ベースバンド信号とクロックの位相調
整が不要になる。また、デジタル乗算回路に位相設定が
できるようにしたたためにSI信号とSQ信号の直交性
の調整が可能となり、アナログ回路で調整のために使わ
れていた遅延素子が使われず動作が安定する。更に、位
相に対応したデータは予めROMに記憶させておき、必
要なデータのみRAMに転送するので、データ量が膨大
になっても比較的高速動作に適用しやすい。更には、デ
ジタル化したときのデメリットとしてDAコンバータ後
のフィルタの設計が挙げられるが、今回はMSK変調波
のメインローブのみ通過させるバンドパスフィルタとの
組み合わせ効果を活かしそのフィルタは次数の低い簡素
なものとなる。
【図面の簡単な説明】 【図1】この発明によるMSK変調装置の一実施例を示
す基本構成ブロック図である。 【図2】図1の実施例におけるデジタル乗算回路の構成
例を示すブロック図である。 【図3】図2の実施例における動作を説明するための波
形タイミング図である。 【図4】図2の実施例における動作を説明するための波
形タイミング図である。 【図5】図2の実施例における動作を説明するための波
形タイミング図である。 【図6】図2の実施例における動作を説明するための波
形タイミング図である。 【図7】通常のMSK変調装置の構成ブロック図であ
る。 【符号の説明】 1a,1b デジタル乗算回路 2a,2b D/Aコンバータ 3a,3b ローパスフィルタ 4a,4b,73a,73b,74a,74b
アナログ乗算回路 5,75 −π/2移相器 6,76
加算回路 7 増幅器 8
バンドパスフィルタ 71,111 直並列変換器 72
1/2データ遅延回路 112 セレクタ 113
ROM 114 位相設定部 115
タイミング発生回路 116〜119 RAM 120〜124
ラッチ

Claims (1)

  1. 【特許請求の範囲】 デジタルベースバンド信号とクロック信号とをデジタル
    的に乗算してMSK変調するMSK変調装置において、 前記乗算結果を記憶し、アクセスタイムおよび機能の異
    なるメモリを有するメモリ手段と、 前記デジタルベースバンド信号のシンボルレートの4倍
    のサンプリング周波数で、前記乗算時において生ずる折
    り返しを除去するデジタルフィルタ手段と、 前記MSK変調波のメインローブだけを通過させるバン
    ドパスフィルタ手段と、を備えて成ることを特徴とする
    MSK変調装置。
JP3244208A 1991-08-30 1991-08-30 Msk変調装置 Expired - Lifetime JP2860194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3244208A JP2860194B2 (ja) 1991-08-30 1991-08-30 Msk変調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3244208A JP2860194B2 (ja) 1991-08-30 1991-08-30 Msk変調装置

Publications (2)

Publication Number Publication Date
JPH0563742A true JPH0563742A (ja) 1993-03-12
JP2860194B2 JP2860194B2 (ja) 1999-02-24

Family

ID=17115374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3244208A Expired - Lifetime JP2860194B2 (ja) 1991-08-30 1991-08-30 Msk変調装置

Country Status (1)

Country Link
JP (1) JP2860194B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201451B1 (en) 1998-12-18 2001-03-13 Ucom Incorporated MSK modulator and MSK modulation method of transmitting data at high speed and digital signal generator suitable for MSK modulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169151A (ja) * 1987-01-06 1988-07-13 Kokusai Electric Co Ltd 同期fsk方式の変調回路
JPH02279049A (ja) * 1989-04-20 1990-11-15 Furukawa Electric Co Ltd:The Dsb搬送波信号を使用したpsk信号の送信方法及びpsk送信器
JPH03140042A (ja) * 1989-10-26 1991-06-14 Toshiba Corp ディジタル変調回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169151A (ja) * 1987-01-06 1988-07-13 Kokusai Electric Co Ltd 同期fsk方式の変調回路
JPH02279049A (ja) * 1989-04-20 1990-11-15 Furukawa Electric Co Ltd:The Dsb搬送波信号を使用したpsk信号の送信方法及びpsk送信器
JPH03140042A (ja) * 1989-10-26 1991-06-14 Toshiba Corp ディジタル変調回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201451B1 (en) 1998-12-18 2001-03-13 Ucom Incorporated MSK modulator and MSK modulation method of transmitting data at high speed and digital signal generator suitable for MSK modulation

Also Published As

Publication number Publication date
JP2860194B2 (ja) 1999-02-24

Similar Documents

Publication Publication Date Title
KR930011007B1 (ko) 음정변환장치
JPS6190514A (ja) 楽音信号処理装置
US3935386A (en) Apparatus for synthesizing phase-modulated carrier wave
JPS63163897A (ja) 楽音信号発生方法
EP0132988B1 (en) Digital synthesis technique for pulses having predetermined time and frequency domain characteristics
US4349704A (en) Digital multifrequency signal generator
JPH0563742A (ja) Msk変調装置
US4823090A (en) Digital signal synthesis using low frequency sampling clock
JPS5883894A (ja) デイジタル楽音変調装置
JPH06168575A (ja) デジタルミキサ
US5216391A (en) MSK modulator having a digital quadrature reference waveform generator
JP2809628B2 (ja) 時間軸補正装置
JP3220877B2 (ja) π/4シフトQPSK変調器
JPS58501254A (ja) 多重音信号発生器
JPS63245058A (ja) 信号音発生装置
JP2628506B2 (ja) ディジタルフィルタ
Wittman et al. A hardware multitone digital frequency synthesizer
JP2558245B2 (ja) 音程制御装置
JPH0340527B2 (ja)
JPH0258427A (ja) A/d・d/a変換装置
JPH08179775A (ja) 楽音信号発生装置および波形メモリ読出補間装置
JPH04328932A (ja) デジタル位相調整回路
JP2710876B2 (ja) Msk変調器
JP3298152B2 (ja) 楽音信号発生装置
JPH08125493A (ja) サンプリングレートコンバータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20071204

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081204

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20091204

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20101204

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111204

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20111204