JPH0563545A - Ｂｉ−ＣＭＯＳ回路 - Google Patents
Ｂｉ−ＣＭＯＳ回路Info
- Publication number
- JPH0563545A JPH0563545A JP3221936A JP22193691A JPH0563545A JP H0563545 A JPH0563545 A JP H0563545A JP 3221936 A JP3221936 A JP 3221936A JP 22193691 A JP22193691 A JP 22193691A JP H0563545 A JPH0563545 A JP H0563545A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- bipolar transistor
- base
- power supply
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】Ｂｉ−ＣＭＯＳ回路において、出力電位を引き
上るためのバイポーラトランジスタのベース・エミッタ
間にかかる逆バイアス電圧を抑える。 【構成】バイポーラトランジスタＱ1 のベース電極とエ
ミッタ電極との間に抵抗Ｒ1 を接続する。ベース電極と
高位電源端子の間にＰＭＯＳトランジスタＰ1 を接続す
る。ベース電極と節点Ｂの間にＮＭＯＳトランジスタＮ
1 を接続する。節点Ｂと低位電源端子３との間に接続す
るＮＭＯＳトランジスタＮ3 のゲート電極をドレイン電
極に接続することによって、出力端子１及び節点Ａの電
位が高電位から低電位に変化させる際にバイポーラトラ
ンジスタのベースとエミッタ間にかかる逆バイアスの大
きさを、最大でも（ＶDD−ＶTM）（ＶTM；ＮＭＯＳトラ
ンジスタＮ3 のしきい値電圧) に制限する。
上るためのバイポーラトランジスタのベース・エミッタ
間にかかる逆バイアス電圧を抑える。 【構成】バイポーラトランジスタＱ1 のベース電極とエ
ミッタ電極との間に抵抗Ｒ1 を接続する。ベース電極と
高位電源端子の間にＰＭＯＳトランジスタＰ1 を接続す
る。ベース電極と節点Ｂの間にＮＭＯＳトランジスタＮ
1 を接続する。節点Ｂと低位電源端子３との間に接続す
るＮＭＯＳトランジスタＮ3 のゲート電極をドレイン電
極に接続することによって、出力端子１及び節点Ａの電
位が高電位から低電位に変化させる際にバイポーラトラ
ンジスタのベースとエミッタ間にかかる逆バイアスの大
きさを、最大でも（ＶDD−ＶTM）（ＶTM；ＮＭＯＳトラ
ンジスタＮ3 のしきい値電圧) に制限する。
Description
【０００１】
【産業上の利用分野】本発明はＢｉ−ＣＭＯＳ回路に関
し、特に、出力の電位をバイポーラトランジスタによっ
て引き上げる型のＢｉ−ＣＭＯＳ回路に関する。
し、特に、出力の電位をバイポーラトランジスタによっ
て引き上げる型のＢｉ−ＣＭＯＳ回路に関する。
【０００２】
【従来の技術】従来、この種のＢｉ−ＣＭＯＳ回路は、
図４に示すように、エミッタ電極が出力端子１に接続さ
れコレクタ電極が高位電源端子（電圧ＶDD）２に接続さ
れたＮＰＮ型バイポーラトランジスタ（以後バイポーラ
トランジスタと記す）Ｑ1 と、このバイポーラトランジ
スタＱ1 のベース電極と高位電源端子２との間に接続さ
れたＰチャネル型ＭＯＳ電界効果トランジスタ（以後Ｐ
ＭＯＳトランジスタと記す）Ｐ1 と、バイポーラトラン
ジスタＱ1 のベース電極と低位電源端子（電圧ＧＮＤ）
３との間に接続されたＮチャネル型ＭＯＳ電界効果トラ
ンジスタ（以後ＮＭＯＳトランジスタと記す）Ｎ1 と、
出力端子１とバイポーラトランジスタＱ1 のベース電極
との間に接続された抵抗Ｒ1 と、コレクタ電極が出力端
子１に接続されエミッタ電極が低位電源端子３に接続さ
れたバイポーラトランジスタＱ2 と、このバイポーラト
ランジスタＱ2 のコレクタ電極とベース電極との間に接
続されたＮＭＯＳトランジスタＮ2と、バイポーラトラ
ンジスタＱ2 のベース電極と低位電源端子３との間に接
続された抵抗Ｒ2 とを有しており、ＮＭＯＳトランジス
タＮ1 ，Ｎ2 およびＰＭＯＳトランジスタＰ1 のゲート
電極が入力端子４に接続された構成になっている。
図４に示すように、エミッタ電極が出力端子１に接続さ
れコレクタ電極が高位電源端子（電圧ＶDD）２に接続さ
れたＮＰＮ型バイポーラトランジスタ（以後バイポーラ
トランジスタと記す）Ｑ1 と、このバイポーラトランジ
スタＱ1 のベース電極と高位電源端子２との間に接続さ
れたＰチャネル型ＭＯＳ電界効果トランジスタ（以後Ｐ
ＭＯＳトランジスタと記す）Ｐ1 と、バイポーラトラン
ジスタＱ1 のベース電極と低位電源端子（電圧ＧＮＤ）
３との間に接続されたＮチャネル型ＭＯＳ電界効果トラ
ンジスタ（以後ＮＭＯＳトランジスタと記す）Ｎ1 と、
出力端子１とバイポーラトランジスタＱ1 のベース電極
との間に接続された抵抗Ｒ1 と、コレクタ電極が出力端
子１に接続されエミッタ電極が低位電源端子３に接続さ
れたバイポーラトランジスタＱ2 と、このバイポーラト
ランジスタＱ2 のコレクタ電極とベース電極との間に接
続されたＮＭＯＳトランジスタＮ2と、バイポーラトラ
ンジスタＱ2 のベース電極と低位電源端子３との間に接
続された抵抗Ｒ2 とを有しており、ＮＭＯＳトランジス
タＮ1 ，Ｎ2 およびＰＭＯＳトランジスタＰ1 のゲート
電極が入力端子４に接続された構成になっている。
【０００３】このＢｉ−ＣＭＯＳ回路は、以下のように
動作する。先ず、入力端子４の電位が低電位である場合
には、ＰＭＯＳトランジスタＰ1 がオン、ＮＭＯＳトラ
ンジスタＮ1 とＮ2 がオフする為にバイポーラトランジ
スタＱ1 のベース電極（以後節点Ａと記す）の電位が高
位電源電圧ＶDDと同電位まで上がりバイポーラトランジ
スタＱ1 のベースに電流を流し込むので、バイポーラト
ランジスタＱ1 オンし、出力端子１の電位を上げる。こ
の時バイポーラトランジスタＱ2は、ベースの電位が抵
抗Ｒ2 によって低位電源電圧ＧＮＤと同電位になるため
オフしている。従って、出力端子１の電位は、バイポー
ラトランジスタＱ1 により高位電源電圧ＶDDの近くまで
上がり、その後抵抗Ｒ1 を通して高位電源電圧ＶDDの同
電位にまで上がる。
動作する。先ず、入力端子４の電位が低電位である場合
には、ＰＭＯＳトランジスタＰ1 がオン、ＮＭＯＳトラ
ンジスタＮ1 とＮ2 がオフする為にバイポーラトランジ
スタＱ1 のベース電極（以後節点Ａと記す）の電位が高
位電源電圧ＶDDと同電位まで上がりバイポーラトランジ
スタＱ1 のベースに電流を流し込むので、バイポーラト
ランジスタＱ1 オンし、出力端子１の電位を上げる。こ
の時バイポーラトランジスタＱ2は、ベースの電位が抵
抗Ｒ2 によって低位電源電圧ＧＮＤと同電位になるため
オフしている。従って、出力端子１の電位は、バイポー
ラトランジスタＱ1 により高位電源電圧ＶDDの近くまで
上がり、その後抵抗Ｒ1 を通して高位電源電圧ＶDDの同
電位にまで上がる。
【０００４】次に、入力端子４の電位が低電位から高電
位に変化すると、ＰＭＯＳトランジスタＰ1 がオフしＮ
ＭＯＳトランジスタＮ1 ，Ｎ2 がオンするので、バイポ
ーラトランジスタＱ1 のベースには電流が流れ込まず、
このバイポーラトランジスタＱ1 はオフする。一方、バ
イポーラトランジスタＱ2 のベース電位は、抵抗Ｒ2 の
抵抗値をＮＭＯＳトランジスタＮ2 のオン抵抗より大き
くしておくことによって、出力端子１とほぼ同電位にな
る。このためバイポーラトランジスタＱ1 はほとんどダ
イオードとして動作する。従って、出力端子１の電位は
低位電源電圧ＧＮＤ近くまで下がり、その後は、ＮＭＯ
ＳトランジスタＮ2 と抵抗Ｒ2 を通して電荷が引き抜か
れ、出力端子１の電位は最終的には低位電源電圧と同電
位まで下がる。
位に変化すると、ＰＭＯＳトランジスタＰ1 がオフしＮ
ＭＯＳトランジスタＮ1 ，Ｎ2 がオンするので、バイポ
ーラトランジスタＱ1 のベースには電流が流れ込まず、
このバイポーラトランジスタＱ1 はオフする。一方、バ
イポーラトランジスタＱ2 のベース電位は、抵抗Ｒ2 の
抵抗値をＮＭＯＳトランジスタＮ2 のオン抵抗より大き
くしておくことによって、出力端子１とほぼ同電位にな
る。このためバイポーラトランジスタＱ1 はほとんどダ
イオードとして動作する。従って、出力端子１の電位は
低位電源電圧ＧＮＤ近くまで下がり、その後は、ＮＭＯ
ＳトランジスタＮ2 と抵抗Ｒ2 を通して電荷が引き抜か
れ、出力端子１の電位は最終的には低位電源電圧と同電
位まで下がる。
【０００５】
【発明が解決しようとする課題】この従来のＢｉ−ＣＭ
ＯＳ回路は、出力端子１を高電位から低電位に引き下げ
る場合に、バイポーラトランジスタＱ1 のベース電位は
出力端子１の電位より速く低電位になる。つまりバイポ
ーラトランジスタＱ1 のベースとエミッタとの間には、
逆バイアスがかかることになる。この逆バイアスの値が
バイポーラトランジスタＱ1 のベース・エミッタ間の耐
圧を越えるとバイポーラトランジスタＱ1 の信頼性が低
下してしまう。特に出力端子１につく負荷容量（図示せ
ず）が大きい場合には、出力端子１の電位が高電位から
低電位に変化する時間が長くかかるので、トランジスタ
Ｑ1 のベースとエミッタとの間にかかる逆バイアス電圧
が耐圧を越えてしまって、はなはだしい場合にはバイポ
ーラトランジスタが破壊してしまうという問題が起る。
ＯＳ回路は、出力端子１を高電位から低電位に引き下げ
る場合に、バイポーラトランジスタＱ1 のベース電位は
出力端子１の電位より速く低電位になる。つまりバイポ
ーラトランジスタＱ1 のベースとエミッタとの間には、
逆バイアスがかかることになる。この逆バイアスの値が
バイポーラトランジスタＱ1 のベース・エミッタ間の耐
圧を越えるとバイポーラトランジスタＱ1 の信頼性が低
下してしまう。特に出力端子１につく負荷容量（図示せ
ず）が大きい場合には、出力端子１の電位が高電位から
低電位に変化する時間が長くかかるので、トランジスタ
Ｑ1 のベースとエミッタとの間にかかる逆バイアス電圧
が耐圧を越えてしまって、はなはだしい場合にはバイポ
ーラトランジスタが破壊してしまうという問題が起る。
【０００６】
【課題を解決するための手段】本発明のＢｉ−ＣＭＯＳ
回路は、出力端子の電位を引き上げるためのプルアップ
のバイポーラトランジスタと、高位電源端子と低位電源
端子との間に設けられ、外部からの信号を入力としこの
信号の状態に応じて前記プルアップのバイポーラトラン
ジスタの導通状態を制御するＣＭＯＳインバータと、前
記外部からの信号を入力とし、この信号の状態に応じて
前記出力端子の電位を引き下げる動作を行なう回路とを
含むＢｉ−ＣＭＯＳ回路において、前記ＣＭＯＳインバ
ータと前記低位電源端子との間に、ゲート電極とドレイ
ン電極とが接続されたダイオード接続のＭＯＳ電界効果
型トランジスタを有することを特徴としている。
回路は、出力端子の電位を引き上げるためのプルアップ
のバイポーラトランジスタと、高位電源端子と低位電源
端子との間に設けられ、外部からの信号を入力としこの
信号の状態に応じて前記プルアップのバイポーラトラン
ジスタの導通状態を制御するＣＭＯＳインバータと、前
記外部からの信号を入力とし、この信号の状態に応じて
前記出力端子の電位を引き下げる動作を行なう回路とを
含むＢｉ−ＣＭＯＳ回路において、前記ＣＭＯＳインバ
ータと前記低位電源端子との間に、ゲート電極とドレイ
ン電極とが接続されたダイオード接続のＭＯＳ電界効果
型トランジスタを有することを特徴としている。
【０００７】
【実施例】次に本発明の最適な実施例について図面を参
照して説明する。図１は本発明の第１の実施例の回路図
である。
照して説明する。図１は本発明の第１の実施例の回路図
である。
【０００８】図１を参照すると、本実施例ではバイポー
ラトランジスタＱ1は、エミッタ電極が出力端子１に接
続され、コレクタ電極が高位電源端子２に接続されてい
る。バイポーラトランジスタＱ2 は、コレクタ電極が出
力端子１に接続され、エミッタ電極が低位電源端子３に
接続されている。ＰＭＯＳトランジスタＰ1 は、高位電
源端子２とバイポーラトランジスタＱ1 のベース電極
（節点Ａ）との間に接続されている。ＮＭＯＳトランジ
スタＮ1 は、節点Ａと節点Ｂとの間に接続されている。
ＮＭＯＳトランジスタＮ3 は、節点Ｂと低位電源端子３
との間に接続され、そのゲート電極が自らのドレイン電
極に接続されている。抵抗Ｒ1 は、出力端子１と節点Ａ
との間に接続されている。ＮＭＯＳトランジスタＮ
2 は、出力端子１とバイポーラトランジスタＱ2 のベー
ス電極との間に接続されている。抵抗Ｒ2 が、バイポー
ラトランジスタＱ2のベース電極と低位電源端子３との
間に接続されている。そしてＰＭＯＳトランジスタＰ1
と、ＮＭＯＳトランジスタＮ1 ，Ｎ2のゲート電極が入
力端子４に接続されている。
ラトランジスタＱ1は、エミッタ電極が出力端子１に接
続され、コレクタ電極が高位電源端子２に接続されてい
る。バイポーラトランジスタＱ2 は、コレクタ電極が出
力端子１に接続され、エミッタ電極が低位電源端子３に
接続されている。ＰＭＯＳトランジスタＰ1 は、高位電
源端子２とバイポーラトランジスタＱ1 のベース電極
（節点Ａ）との間に接続されている。ＮＭＯＳトランジ
スタＮ1 は、節点Ａと節点Ｂとの間に接続されている。
ＮＭＯＳトランジスタＮ3 は、節点Ｂと低位電源端子３
との間に接続され、そのゲート電極が自らのドレイン電
極に接続されている。抵抗Ｒ1 は、出力端子１と節点Ａ
との間に接続されている。ＮＭＯＳトランジスタＮ
2 は、出力端子１とバイポーラトランジスタＱ2 のベー
ス電極との間に接続されている。抵抗Ｒ2 が、バイポー
ラトランジスタＱ2のベース電極と低位電源端子３との
間に接続されている。そしてＰＭＯＳトランジスタＰ1
と、ＮＭＯＳトランジスタＮ1 ，Ｎ2のゲート電極が入
力端子４に接続されている。
【０００９】次に、本実施例の動作を説明する。先ず、
入力端子４が低電位の場合は、ＰＭＯＳトランジスタＰ
1 がオンしＮＭＯＳトランジスタＮ1 およびＮ2 がオフ
するので、バイポーラトランジスタＱ2 のベース電位が
ＧＮＤ電位になりこのバイポーラトランジスタＱ2 はオ
フする。一方、節点Ａの電位が高電位になるのでバイポ
ーラトランジスタＱ1 はオンし、このバイポーラトラン
ジスタＱ1 を通して出力端子１についた負荷容量（図示
せず）に電流が流れ込み出力端子１が高電位になる。そ
して、最終的には、出力端子１の電位は、抵抗Ｒ1 によ
り高位電源端子２と同電位にまで上がる。
入力端子４が低電位の場合は、ＰＭＯＳトランジスタＰ
1 がオンしＮＭＯＳトランジスタＮ1 およびＮ2 がオフ
するので、バイポーラトランジスタＱ2 のベース電位が
ＧＮＤ電位になりこのバイポーラトランジスタＱ2 はオ
フする。一方、節点Ａの電位が高電位になるのでバイポ
ーラトランジスタＱ1 はオンし、このバイポーラトラン
ジスタＱ1 を通して出力端子１についた負荷容量（図示
せず）に電流が流れ込み出力端子１が高電位になる。そ
して、最終的には、出力端子１の電位は、抵抗Ｒ1 によ
り高位電源端子２と同電位にまで上がる。
【００１０】次に、入力端子４が低電位から高電位まで
変化する場合を考える。この場合は、ＮＭＯＳトランジ
スタＮ2 がオンするのでバイポーラトランジスタＱ2 の
オン抵抗を抵抗Ｒ2 の値より十分小さくしておくことに
より、バイポーラトランジスタＱ2 のベース電位はほぼ
コレクタ電位と同じ値にまで上がり、このバイポーラト
ランジスタＱ2 のコレクタからエミッタへ電流が流れは
じめる。
変化する場合を考える。この場合は、ＮＭＯＳトランジ
スタＮ2 がオンするのでバイポーラトランジスタＱ2 の
オン抵抗を抵抗Ｒ2 の値より十分小さくしておくことに
より、バイポーラトランジスタＱ2 のベース電位はほぼ
コレクタ電位と同じ値にまで上がり、このバイポーラト
ランジスタＱ2 のコレクタからエミッタへ電流が流れは
じめる。
【００１１】又、節点Ａの電位は、ＰＭＯＳトランジス
タがオフしＮＭＯＳトランジスタＮ1 がオンするので、
ＮＭＯＳトランジスタＮ3 のしきい値電圧ＶTMまで下が
る。このためバイポーラトランジスタＱ1 は、ベース電
流が流れ込まなくなってオフし、出力端子１の電位が下
がる。そして最終的にはＧＮＤ電位まで下がる。この一
連の回路動作において、バイポーラトランジスタＱ1 の
ベースとエミッタとの間にかかる逆バイアスの大きさ
は、最大でも（ＶDD−ＶTM）である。
タがオフしＮＭＯＳトランジスタＮ1 がオンするので、
ＮＭＯＳトランジスタＮ3 のしきい値電圧ＶTMまで下が
る。このためバイポーラトランジスタＱ1 は、ベース電
流が流れ込まなくなってオフし、出力端子１の電位が下
がる。そして最終的にはＧＮＤ電位まで下がる。この一
連の回路動作において、バイポーラトランジスタＱ1 の
ベースとエミッタとの間にかかる逆バイアスの大きさ
は、最大でも（ＶDD−ＶTM）である。
【００１２】このことをシミュレーションで確かめた結
果を図２に示す。図２（ａ）は、本実施例について、出
力端子１の電位が変化した時のバイポーラトランジスタ
Ｑ1 のベース・エミッタ間電圧の変化の様子を、シミュ
レーションによって求めたものであり、横軸は時間を表
し縦軸は電圧を表す。図２（ｂ）は、図４に示す従来の
Ｂｉ−ＣＭＯＳ回路について、同様に、バイポーラトラ
ンジスタＱ1 のベース・エミッタ間電圧の変化をシミュ
レートした結果を示す。
果を図２に示す。図２（ａ）は、本実施例について、出
力端子１の電位が変化した時のバイポーラトランジスタ
Ｑ1 のベース・エミッタ間電圧の変化の様子を、シミュ
レーションによって求めたものであり、横軸は時間を表
し縦軸は電圧を表す。図２（ｂ）は、図４に示す従来の
Ｂｉ−ＣＭＯＳ回路について、同様に、バイポーラトラ
ンジスタＱ1 のベース・エミッタ間電圧の変化をシミュ
レートした結果を示す。
【００１３】図２（ａ）および（ｂ）を参照すると、出
力端子１の電位が立ち下る時にバイポーラトランジスタ
Ｑ1 のベース・エミッタ間電圧の変化の大きさは、本実
施例の方が小さく、従来の約１／３程度になっているこ
とが分る。この値は、前述の逆バイアスの最大値（ＶDD
−ＶTM) よりも、更に小さい値である。これは、実際の
回路動作では、ＮＭＯＳトランジスタＮ3 がバイポーラ
トランジスタＱ1 のベースからの電流を制限するかたち
で働くためであると考えられる。
力端子１の電位が立ち下る時にバイポーラトランジスタ
Ｑ1 のベース・エミッタ間電圧の変化の大きさは、本実
施例の方が小さく、従来の約１／３程度になっているこ
とが分る。この値は、前述の逆バイアスの最大値（ＶDD
−ＶTM) よりも、更に小さい値である。これは、実際の
回路動作では、ＮＭＯＳトランジスタＮ3 がバイポーラ
トランジスタＱ1 のベースからの電流を制限するかたち
で働くためであると考えられる。
【００１４】次に、本発明の第２の実施例について説明
する。図３に本発明の第２の実施例の回路図を示す。図
３を参照すると、本実施例が図１に示した第１の実施例
と異なるのは、第１の実施例ではＮＭＯＳトランジスタ
Ｎ2 ，バイポーラトランジスタＱ2 および抵抗Ｒ2 によ
って構成されていた、出力端子１の電位を低電位に引き
下げるための回路を、本実施例ではＭＯＳトランジスタ
Ｎ4 で置き換えた点である。この様な構成にすることに
より、トランジスタ数を削減することが可能である。し
かも、バイポーラトランジスタＱ1 のエミッタとベース
間の逆バイアスに関しては、第１の実施例と同様に小さ
く抑えることが可能である。
する。図３に本発明の第２の実施例の回路図を示す。図
３を参照すると、本実施例が図１に示した第１の実施例
と異なるのは、第１の実施例ではＮＭＯＳトランジスタ
Ｎ2 ，バイポーラトランジスタＱ2 および抵抗Ｒ2 によ
って構成されていた、出力端子１の電位を低電位に引き
下げるための回路を、本実施例ではＭＯＳトランジスタ
Ｎ4 で置き換えた点である。この様な構成にすることに
より、トランジスタ数を削減することが可能である。し
かも、バイポーラトランジスタＱ1 のエミッタとベース
間の逆バイアスに関しては、第１の実施例と同様に小さ
く抑えることが可能である。
【００１５】
【発明の効果】以上説明したように、本発明のＢｉ−Ｃ
ＭＯＳ回路では、出力端子の電位を高電位側に引き上げ
るためのバイポーラトランジスタのベースと低位電源端
子との間に２個のＮＭＯＳトランジスタを直列に接続し
ている。そして、一方のＮＭＯＳトランジスタのゲート
電極を自らのドレイン電極に接続し、また他方のＮＭＯ
Ｓトランジスタのゲートには入力信号を入力している。
このことにより、本発明によれば、バイポーラトランジ
スタのベースとエミッタ間にかかる逆バイアス電圧を抑
え、このバイポーラトランジスタの破壊を防ぎ、信頼性
を向上させることができる。
ＭＯＳ回路では、出力端子の電位を高電位側に引き上げ
るためのバイポーラトランジスタのベースと低位電源端
子との間に２個のＮＭＯＳトランジスタを直列に接続し
ている。そして、一方のＮＭＯＳトランジスタのゲート
電極を自らのドレイン電極に接続し、また他方のＮＭＯ
Ｓトランジスタのゲートには入力信号を入力している。
このことにより、本発明によれば、バイポーラトランジ
スタのベースとエミッタ間にかかる逆バイアス電圧を抑
え、このバイポーラトランジスタの破壊を防ぎ、信頼性
を向上させることができる。
【図１】本発明の第１の実施例の回路図である。
【図２】分図（ａ）は、本発明の第１の実施例におい
て、バイポーラトランジスタＱ1 のベース・エミッタ間
電圧の変化のシミュレーション結果を示す図である。 分図（ｂ）は、従来のＢｉ−ＣＭＯＳ回路において、バ
イポーラトランジスタＱ1 のベース・エミッタ間電圧の
変化のシミュレーション結果を示す図である。
て、バイポーラトランジスタＱ1 のベース・エミッタ間
電圧の変化のシミュレーション結果を示す図である。 分図（ｂ）は、従来のＢｉ−ＣＭＯＳ回路において、バ
イポーラトランジスタＱ1 のベース・エミッタ間電圧の
変化のシミュレーション結果を示す図である。
【図３】本発明の第２の実施例の回路図である。
【図４】従来のＢｉ−ＣＭＯＳ回路の一例の回路図であ
る
る
１ 出力端子 ２ 高位電源端子 ３ 低位電源端子 ４ 入力端子
Claims (1)
- 【請求項１】 出力端子の電位を引き上げるためのプル
アップのバイポーラトランジスタと、 高位電源端子と低位電源端子との間に設けられ、外部か
らの信号を入力としこの信号の状態に応じて前記プルア
ップのバイポーラトランジスタの導通状態を制御するＣ
ＭＯＳインバータと、 前記外部からの信号を入力とし、この信号の状態に応じ
て前記出力端子の電位を引き下げる動作を行なう回路と
を含むＢｉ−ＣＭＯＳ回路において、 前記ＣＭＯＳインバータと前記低位電源端子との間に、
ゲート電極とドレイン電極とが接続されたダイオード接
続のＭＯＳ電界効果型トランジスタを有することを特徴
とするＢｉ−ＣＭＯＳ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221936A JPH0563545A (ja) | 1991-09-03 | 1991-09-03 | Ｂｉ−ＣＭＯＳ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221936A JPH0563545A (ja) | 1991-09-03 | 1991-09-03 | Ｂｉ−ＣＭＯＳ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563545A true JPH0563545A (ja) | 1993-03-12 |
Family
ID=16774483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3221936A Pending JPH0563545A (ja) | 1991-09-03 | 1991-09-03 | Ｂｉ−ＣＭＯＳ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034524A (ja) * | 2006-07-27 | 2008-02-14 | Nec Electronics Corp | 静電保護回路および半導体装置 |
-
1991
- 1991-09-03 JP JP3221936A patent/JPH0563545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034524A (ja) * | 2006-07-27 | 2008-02-14 | Nec Electronics Corp | 静電保護回路および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647014B2 (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JPH0220017B2 (ja) | ||
| US4880998A (en) | Bipolar transistor and CMOS transistor logic circuit having improved discharge capabilities | |
| JP3113071B2 (ja) | レベル変換回路 | |
| JPH0563545A (ja) | Ｂｉ−ＣＭＯＳ回路 | |
| JP2001217683A (ja) | Ｒｃ時定数回路 | |
| JP3183187B2 (ja) | ヒステリシスコンパレータ | |
| JPH0856128A (ja) | 演算増幅器 | |
| JPH0795045A (ja) | 半導体集積回路 | |
| JP2540928B2 (ja) | 論理回路 | |
| JP2944277B2 (ja) | バッファ回路 | |
| JP2758735B2 (ja) | 論理回路 | |
| JPH0212867A (ja) | 半導体集積回路 | |
| JPS5842658B2 (ja) | レベルヘンカンカイロノ ホゴカイロ | |
| JPS5854875A (ja) | インバ−タ回路 | |
| JPH0497616A (ja) | レベルシフタ回路 | |
| JP3068355B2 (ja) | インバータ回路 | |
| JP2836533B2 (ja) | 半導体集積回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| KR930007564B1 (ko) | Fet 풀다운 부하를 가지는 ecl 회로 | |
| JP2641261B2 (ja) | バッファ回路 | |
| JP2846338B2 (ja) | シュミットトリガ回路 | |
| JP3042461B2 (ja) | 半導体集積回路 | |
| JP3207305B2 (ja) | Ｂｉｍｏｓ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001107 |