JPH056261A

JPH056261A - データのためのソーテイング装置およびソーテイング方法

Info

Publication number: JPH056261A
Application number: JP3319470A
Authority: JP
Inventors: Hirohisa Machida; 浩久町田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-04-04
Filing date: 1991-12-04
Publication date: 1993-01-14
Anticipated expiration: 2016-04-03
Also published as: DE4210109A1; JP3152466B2; DE4210109C2; US5511189A

Abstract

(57)【要約】【構成】与えられたｎ個のデータをソーティングする
ためのソーティング装置が開示される。ソートされるべ
きデータはデータレジスタ２１ないし２ｎ内に一旦保持
される。奇数番目の比較／交換回路と偶数番目の比較／
交換回路とが交互に能動化され、隣接する２つのデータ
レジスタ間で保持された２つのデータが比較／交換され
る。比較／交換回路３１ないし３_n-1は交換が生じたこ
とを示す信号をソーティング完了検出回路５に与える。【効果】ソーティング完了検出回路５が与えられた交
換信号に応答してソーティングが完了したことを検出す
るので、ソーティング完了後の動作が停止される。言換
えると、ソーティング装置における処理が短時間で終了
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、一般にデータのため
のソーティング装置およびソーティング方法に関し、特
に、与えられた複数個のデータを予め定められた順序に
従って短時間で並べ換えるソーティング装置およびソー
ティング方法に関する。

【０００２】

【従来の技術】一般に、コンピュータシステムでは、多
数の与えられたデータを予め定められた順序、たとえ
ば、大きい順または小さい順に従って並び換えるための
処理、すなわちソーティング処理がしばしば行なわれ
る。ソーティング処理は、コンピュータシステムにおけ
る基本的な処理であるので、従来からソーティング処理
のための様々な応用プログラムが開発され、かつ広く使
用されている。したがって、ソーティング処理を高速化
するための研究は、ほぼコンピュータシステムの誕生と
同時に開始されかつ続けられている。従来から知られて
いるソーティング処理は、主としてアルゴリズムを用い
たものであり、したがってソフトウェア、すなわちソー
ティングを行なうためのソフトウェアに従って処理が行
なわれる。

【０００３】他方、ハードウェアを用いてソーティング
処理を行なうための提案も、知られている。すなわち、
ソータと呼ばれるソーティング処理を専ら実行するため
の機械や、ソーティングプロセッサと呼ばれるソーティ
ング処理を専ら実行するための集積回路装置などが従来
から開発されている。しかしながら、大容量のデータを
高速で処理し得るソーティングプロセッサは、需要が大
きいにもかかわらず、十分な性能を有するものが未だ開
発されていない。

【０００４】図９は、ハードウェアを用いた従来のソー
ティング装置の回路ブロック図である。このソーティン
グ装置は、特公昭６１−２２１１号公報に見られる。図
９を参照して、このソーティング装置は、各々が３２ビ
ットのデータを保持するためのレジスタを備えたｎ個の
セル回路１１ないし１ｎを含む。ソートされるべきｎ個
のデータは、最初にｎ個のセル回路１１ないし１ｎ内に
それぞれ保持される。ｎ個のセル回路１１ないし１ｎの
うちの隣接する２つは、互いに接続されており、２つの
データの比較結果に応答して、２つのデータが交換され
得る。各セル回路１１ないし１ｎは、ソーティング開始
信号３ａ，初期状態設定信号３ｂおよび予め定められた
周波数を有するクロック信号３ｃを受けるように接続さ
れる。セル回路１１ないし１ｎのうち、奇数番目のセル
回路１１，１３，…は指定信号３ｄを受けるように接続
され、一方、偶数番目のセル回路１２，１４，…は指定
信号３ｅを受けるように接続される。制御信号発生部２
は、外部に設けられた装置にまたはから様々な制御信号
およびデータを与えまたは受け、セル回路１１ないし１
ｎを制御するための制御信号３ａ，３ｂ，３ｃ，３ｄお
よび３ｅを発生する。

【０００５】動作において、まず、すべてのセル回路１
１ないし１ｎは、制御信号発生部２から発生される初期
状態設定信号３ｂに応答してリセットされる。次に、ソ
ートされるべきｎ個のデータが、セル回路１１ないし１
ｎ内に設けられたｎ個のレジスタ（図示せず）中にそれ
ぞれ保持される。制御信号発生部２がソーティング開始
信号３ａを発生した後、ｎ個のセル回路１１ないし１ｎ
はクロック信号３ｃに応答して次のようなソーティング
動作を行なう。なお、以下の説明では、与えられたｎ個
のデータが、ソーティングにより、小さい順に並び換え
られる例について説明する。

【０００６】ソーティング動作は、第１および第２の動
作ステップを繰り返すことにより実行される。第１のス
テップでは、奇数番目のセル回路内のデータとその上側
の偶数番目のセル回路内のデータとが比較される。偶数
番目のセル回路のデータが奇数番目のセル回路のデータ
よりも小さいとき、２つのデータが交換される。上記の
比較処理および交換処理は、隣接する奇数番目および偶
数番目のセル回路間で同時に行なわれる。第２のステッ
プでは、偶数番目のセル回路内に保持されたデータとそ
の上側の奇数番目のセル回路内に保持されたデータとが
比較される。奇数番目のセル回路のデータが偶数番目の
セル回路のデータよりも小さいとき、２つのセル回路間
で保持されたデータが交換される。したがって、上記の
第１および第２の動作ステップを（ｎ−１）回繰り返し
実行することにより、ｎ個の与えられたデータのソーテ
ィングが終了される。ソーティング処理が完了するまで
に要する比較および交換動作は、ソートされるべきデー
タの個数によって決定されることが指摘される。すなわ
ち、ｎ個のデータが与えられたとき、（ｎ−１）回、す
なわち約ｎ回の比較および交換動作を繰り返し行なう必
要がある。このことは、ソートされるべきデータの個数
に比例して、ソーティング処理に要する時間が増加され
ることを意味する。

【０００７】

【発明が解決しようとする課題】したがって、たとえ
ば、ソートされるべき１万個のデータが与えられたと
き、９９９９回、すなわちほぼ１万回のデータの比較お
よび交換動作が繰り返される。しかしながら、最初に与
えられるデータの順序によっては、必ずしも約１万回の
比較および交換動作を繰り返す必要のない場合が生じ
る。すなわち、最初に与えられるデータの順序によって
は、比較および交換動作をたとえば５０００回繰り返す
ことにより、与えられたデータが所望の順序に並ぶ場合
が生じる。図９に示した従来のソーティング装置では、
そのような場合においてもデータの比較および交換動作
が必ず約１００００回繰り返されるので、必要でない処
理を実行することにより、処理に要する時間が増加され
ていた。すなわち、従来のソーティング装置は、ソーテ
ィング処理を実行するのに、ソートされるべきデータの
個数によって決定される固定された時間を要し、ソーテ
ィング処理を短時間で行なうことが妨げられていた。一
般に、与えられたデータの個数よりも少ない回数だけデ
ータの比較および交換動作を繰り返すことにより、ソー
ティング処理が完了されることが指摘される。

【０００８】この発明は、上記のような課題を解決する
ためになされたもので、複数個の与えられたデータのソ
ーティング処理をより短時間で終了できるソーティング
装置およびソーティング方法を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】請求項１の発明に係るソ
ーティング装置は、予め定められた順序に従うようにソ
ートされるべきｎ個の与えられたデータを保持するｎ個
のデータ保持手段と、各々がｎ個のデータ保持手段のう
ちの予め定められた隣接する２つのデータ保持手段から
なる第１の対のグループを選択する第１の対選択手段
と、第１の対選択手段に応答して、選択された対ごと
に、対になった２つのデータ保持手段内に保持されてい
る２つのデータを比較する第１の比較手段と、第１の比
較手段に応答して、選択された対ごとに、対になった２
つのデータ保持手段間で保持されたデータを交換する第
１のデータ交換手段と、各々がｎ個のデータ保持手段の
うち、第１の対選択手段によって選択されずかつ予め定
められた別の隣接する２つのデータ保持手段からなる第
２の対のグループを選択する第２の対選択手段と、第２
の対選択手段に応答して、選択された対ごとに、対にな
った２つのデータ保持手段内に保持されている２つのデ
ータを比較する第２の比較手段と、第２の比較手段に応
答して、選択された対ごとに、対になった２つのデータ
保持手段間で保持されたデータを交換する第２のデータ
交換手段と、第１および第２の比較手段に応答して、与
えられたｎ個のデータのソーティングの完了を検出する
ソーティング完了検出手段とを含む。

【００１０】請求項２の発明に係るソーティング方法
は、各々が、ソートされるべきｎ個のデータを保持する
ｎ個のデータ保持手段のうちの予め定められた隣接する
２つからなる第１の対のグループを選択するステップ
と、選択された対ごとに、対になった２つのデータ保持
手段内に保持されている２つのデータを比較し、第１の
比較結果を得るステップと、第１の比較結果に応答し
て、選択された対ごとに、対になった２つのデータ保持
手段間で保持されたデータを交換するステップと、各々
がｎ個のデータ保持手段のうち第１の対選択ステップに
おいて選択されず、かつ予め定められた別の隣接する２
つのデータ保持手段からなる第２の対のグループを選択
するステップと、第２の対選択ステップにおいて選択さ
れた対ごとに、対になった２つのデータ保持手段内に保
持されている２つのデータを比較し、第２の比較結果を
得るステップと、第２の比較結果に応答して、選択され
た対ごとに、対になった２つのデータ保持手段間で保持
されたデータを交換するステップと、第１および第２の
比較結果に応答して、ｎ個のデータのソーティングの完
了を検出するステップとを含む。

【００１１】請求項３の発明に係るソーティング装置
は、与えられたｎ個のデータを予め定められた順序に従
ってソーティングするソーティング手段と、ソートされ
るべき全データを、各々がｎ個以下の個数を有するＬ個
のデータグループに分割するデータ分割手段と、データ
分割手段によって分割されたデータをデータグループ単
位でソーティング手段に与えるデータ供与手段とを含
む。ソーティング手段は、Ｌ個のデータグループについ
て、データグループ単位で、与えられたデータをソーテ
ィングする。このソーティング装置は、さらに、ソーテ
ィング手段によってソートされた各Ｌ個のデータグルー
プから、各グループにおいて予め定められた順序に従う
最適なデータを抜出すデータ抜出手段と、データ抜出手
段によって抜出されたデータの中から予め定められた順
序に従う最適なデータを決定する最適データ決定手段と
を含む。上記ソーティング手段は、請求項１の発明に係
るソーティング装置によって実現される。

【００１２】請求項４の発明に係るソーティング装置
は、与えられたデータを予め定められた順序に従ってソ
ーティングするソーティング手段と、ソートされるべき
ｎ個のデータのそれぞれの上位ビットデータをソーティ
ング手段に与える上位ビットデータ供与手段とを含む。
ソーティング手段は、与えられたｎ個の上位ビットデー
タについてソーティングを実行する。このソーティング
装置は、さらに、ソーティング手段により処理された上
位ビットデータの中で、互いに一致するデータを含む一
致データグループを検出する一致データグループ検出手
段と、一致データグループ内の上位ビットデータに対応
する下位ビットデータをソーティング手段に与える下位
ビットデータ供与手段とを含む。ソーティング手段は、
与えられた下位ビットデータについてソーティングを実
行する。このソーティング装置は、さらに、上位ビット
データおよび下位ビットデータについてのソーティング
手段による処理結果に従って、ｎ個のデータの順序を決
定する順序決定手段を含む。上記ソーティング手段は、
請求項１の発明に係るソーティング装置によって実現さ
れる。

【００１３】

【作用】請求項１の発明におけるソーティング装置で
は、ソーティング完了検出手段が第１および第２の比較
手段による比較結果に応答して、与えられたｎ個のデー
タのソーティングの完了を検出するので、ソーティング
が完了した直後に、与えられたｎ個のデータが予め定め
られた順序に既に置かれているのを検出することができ
る。言換えると、ソーティングの完了を検出することが
できるので、比較および交換処理を固定された回数だけ
繰り返すことなく、ソートされたデータが短時間で得ら
れる。

【００１４】請求項２の発明におけるソーティング方法
においても、同様に、第１および第２の比較結果に応答
して、ｎ個のデータのソーティングの完了が検出される
ので、ソートされたデータが短時間で得られる。

【００１５】

【実施例】図１は、この発明の一実施例を示すソーティ
ング装置のブロック図である。図１に示したソーティン
グ装置を参照することにより、この発明の概念の一例が
以下に説明される。このソーティング装置は、各々が、
ソートされるべきｎ個のデータを保持するためのｎ個の
データレジスタ２１ないし２ｎと、隣接するデータレジ
スタの間に接続された比較／交換回路３１ないし３_n-1
と、奇数番目の比較／交換回路３１，３３，…および偶
数番目の比較／交換回路３２，３４，…のいずれかを選
択的に能動化させるレジスタ対選択回路４と、比較／交
換回路３１ないし３_n-1から発生される出力信号ＦＬ１
およびＦＬ２に応答して、ソーティングの完了を検出す
るソーティング完了検出回路５とを含む。

【００１６】図２は、図１に示したソーティング装置の
動作を説明するためのフローチャートである。図２を参
照して、以下に図１に示したソーティング装置の動作に
ついて説明する。以下の説明においても、与えられたｎ
個のデータが、ソーティングにより小さい順に並び換え
られる例について説明する。まず、ステップ７１におい
て、ソートされるべきｎ個のデータがデータレジスタ２
１ないし２ｎに与えられ、その中に保持される。これに
加えて、フラグ信号ＦＬ１およびＦＬ２がリセット（＝
０）される。次に、ステップ７２において、レジスタ対
選択回路４が「第１のデータレジスタ対」を選択する。
「第１のデータレジスタ対」は、上側の奇数番目のデー
タレジスタと下側の偶数番目のデータレジスタとの組合
わせにより決まる。したがって、レジスタ対選択回路４
は、奇数番目の比較／交換回路３１，３３，３５…を能
動化するための対選択信号ＰＳ１，ＰＳ３，ＰＳ５…を
発生する。奇数番目の比較／交換回路３１，３３，３５
…は、信号ＰＳ１，ＰＳ３，ＰＳ５…に応答して能動化
され、次のような比較／交換処理が行なわれる。

【００１７】ステップ７３において、選択されたデータ
レジスタ対ごとに、保持されたデータが比較される。た
とえば、比較／交換回路３１は、データレジスタ２１お
よび２２内に保持されたデータを比較する。類似の比較
動作は、すべての奇数番目の比較／交換回路３１，３
３，３５…において同時に行なわれ、それぞれのデータ
レジスタ対内に保持されたデータが比較される。

【００１８】ステップ７４において、比較されたデータ
対ごとに、Ｄ_i≦Ｄ_i+1の関係が満たされるか否かが判
定される。ここで、データＤ_iは、上側のデータレジス
タ、すなわちこの動作では奇数番目のデータレジスタに
保持されたデータを示し、一方、Ｄ_i+1は、下側のデー
タレジスタ、すなわち偶数番目のデータレジスタに保持
されたデータを示す。たとえば、比較／交換回路３１
は、データレジスタ２１内に保持されたデータＤ₂₁とデ
ータレジスタ２２内に保持されたデータＤ₂₂とを比較す
る。ステップ７４において比較されたすべてのデータ対
において、Ｄ_i≦Ｄ_i+1の関係が成立つとき、ステップ
７６において、フラグ信号がセット（＝１）される。

【００１９】ステップ７５では、Ｄ_i＞Ｄ_i+1の関係を
有するデータ対において、保持されたデータが交換され
る。他方、Ｄ_i≦Ｄ_i+1の関係を有するデータ対におい
ては、保持されたデータの交換は行なわれない。その結
果、各選択されたデータレジスタ対において、上側のデ
ータレジスタ内により小さなデータが保持され、他方、
下側のデータレジスタ内により大きなデータが保持され
たことになる。

【００２０】ステップ７７において、第２のデータレジ
スタ対が選択される。第２のデータレジスタ対は、上側
の偶数番目のデータレジスタと下側の奇数番目のデータ
レジスタとの組合わせによって決まる。したがって、レ
ジスタ対選択回路４は、偶数番目の比較／交換回路３
２，３４，…を能動化するための対選択信号ＰＳ２，Ｐ
Ｓ４，…を発生する。比較／交換回路３２，３４，…
は、信号ＰＳ２，ＰＳ４，…に応答して能動化される。
たとえば、比較／交換回路３２は、対選択信号ＰＳ２に
応答して能動化される。

【００２１】ステップ７８において、選択されたデータ
レジスタ対ごとに、保持されたデータが比較される。た
とえば、比較／交換回路３２は、対選択信号ＰＳ２に応
答して能動化され、データレジスタ２２内に保持された
データＤ₂₂とデータレジスタ２３内に保持されたデータ
Ｄ₂₃とを比較する。

【００２２】ステップ７９において、すべての選択され
たデータ対において、Ｄ_i≦Ｄ_i+1の関係が成立つか否
かが判定される。この関係が成立つとき、ステップ８１
において、フラグ信号ＦＬ２がセット（＝１）される。

【００２３】ステップ８０において、Ｄ_i＞Ｄ_i+1の関
係を有するデータ対において、選択されたデータレジス
タ対間で保持されたデータが交換される。他方、Ｄ_i≦
Ｄ_i+ ₁の関係を有するデータ対では、データの交換が行
なわれない。

【００２４】ステップ８２において、フラグ信号ＦＬ１
およびＦＬ２がともにセット（＝１）されているか否か
が判定される。フラグ信号ＦＬ１およびＦＬ２がセット
されていることは、ステップ７５および８０において保
持されたデータ対間で交換が行なわれなかったことを意
味する。すなわち、与えられたｎ個のデータが小さい順
に既にデータレジスタ２１ないし２ｎ内に置かれている
ので、上記の処理を繰り返すことなくソーティング動作
が完了される。

【００２５】これに対し、フラグ信号ＦＬ１およびＦＬ
２の少なくとも一方がリセット（＝０）のまま残されて
いるとき、ステップ８３において両方のフラグ信号ＦＬ
１およびＦＬ２がリセットされる。さらに、処理がステ
ップ７２に戻り、上記と同様の動作が繰り返される。

【００２６】図１に示した比較／交換回路３１ないし３
_n-1は、それぞれの比較結果に基づく交換が生じたとき
に、交換信号Ｘ１ないしＸ_n-1を発生する。ソーティン
グ完了検出回路５は、交換信号Ｘ１ないしＸ_n-1に応答
して、ソーティングの完了を検出する。すなわち、ソー
ティング完了検出回路５は、すべての比較／交換回路３
１ないし３_n-1において交換が生じなかったことを示す
信号Ｘ１ないしＸ_n-1を受け、与えられたｎ個のデータ
がソートされたことを検出する。したがって、回路５は
ソーティング完了信号ＳＣをレジスタ対選択回路４に与
えるので、回路４の動作が停止される。図２に示したフ
ローチャートにおいて使用されたフラグ信号ＦＬ１およ
びＦＬ２は、ソーティング完了検出回路５内の処理にお
いて扱われることが指摘される。

【００２７】図３は、図１に示したソーティング装置の
処理の一例を示すデータ遷移図である。図３を参照し
て、この例では、ソートされるべき１６個の１６進デー
タ「０，１，２，…Ｅ，Ｆ」が与えられるものと仮定す
る。したがって、図１に示したソーティング装置におい
て、１６個のデータレジスタおよび１５個の比較／交換
回路が使用されることになる。ソートされるべき１６個
のデータは、図３の段階１に示される順序で、レジスタ
Ｒ１ないしＲ１６内にそれぞれ保持される。

【００２８】最初の比較／交換処理ＣＭ１において、レ
ジスタ対Ｒ１およびＲ２，Ｒ３およびＲ４，…Ｒ１５お
よびＲ１６ごとに、保持されたデータの比較／交換が行
なわれる。したがって、たとえば、レジスタＲ３および
Ｒ４内にそれぞれ保持されたデータ「９」および「０」
が交換される。同様に、レジスタＲ５およびＲ６内にそ
れぞれ保持されたデータ「Ａ」および「１」が交換され
る。その結果、段階２において示されたデータがレジス
タＲ１ないしＲ１６内に保持される。

【００２９】次の比較／交換処理ＣＭ２において、各レ
ジスタ対Ｒ２およびＲ３，Ｒ４およびＲ５，…において
データの比較／交換がそれぞれ行なわれる。比較／交換
処理を繰り返すことにより、段階１１において、ソート
されたデータがレジスタＲ１ないしＲ１５内に置かれる
ことになる。

【００３０】段階１１の後、比較／交換処理ＣＭ１１お
よびＣＭ１２が行なわれ、フラグ信号ＦＬ１およびＦＬ
２がセット（＝１）されるので、ソーティングの完了が
検出される（段階１３）。

【００３１】したがって、比較／交換処理ＣＭ１３ない
しＣＭ１６は行なわれない。ここで、比較／交換処理Ｃ
Ｍ１３ないしＣＭ１６は、図３からわかるように必要の
ない処理であるが、図９に示した従来のソーティング装
置において実行されていた。その理由は、前述のよう
に、従来のソーティング装置における比較／交換処理の
回数が、ソートされるべきデータの個数によって決定さ
れていたからである。したがって、図１に示したソーテ
ィング装置を使用することにより、図３に示した比較／
交換処理ＣＭ１３ないしＣＭ１６が行なわれなくなるの
で、ソーティングが短時間で終了する。より正確には、
ソーティングの完了がより早い段階で検出できる。

【００３２】図４は、この発明の別の実施例を示すソー
ティングプロセッサのブロック図である。このソーティ
ングプロセッサ１０３は、たとえば、図８に示したコン
ピュータシステム１００において用いられる。図８を参
照して、このコンピュータシステム１００は、中央処理
装置（ＣＰＵ）１０１と、外部メモリ装置１０２と、ソ
ーティングプロセッサ１０３とを含む。３つの装置１０
１，１０２および１０３は、データバス１１０およびア
ドレスバス１２０を介して接続されている。

【００３３】動作において、外部メモリ装置１０２内に
ストアされたデータがソートされるべきであるとき、外
部メモリ装置１０２は、ＣＰＵ１０１から発生される制
御信号に応答して、ソートされるべきデータをデータバ
ス１１０を介してソーティングプロセッサ１０３に与え
る。与えられたデータがソーティングプロセッサ１０３
内に保持された後、ＣＰＵ１０１がソーティング開始信
号ＳＴをソーティングプロセッサ１０３に与える。した
がって、ソーティングプロセッサ１０３においてソーテ
ィング処理が開始され、ソーティングが完了した後、ソ
ーティング完了信号ＣＭＰがソーティングプロセッサ１
０３からＣＰＵ１０１に与えられる。ＣＰＵ１０１は、
ソーティング完了信号ＣＭＰに応答して、ソートされた
データを使用して他の処理を開始する。

【００３４】図４を参照して、このソーティングプロセ
ッサ１０３は、各々がソートされるべきデータを保持し
かつ比較／交換するための回路を備えたｎ個のマクロセ
ル６１ないし６ｎと、与えられたアドレス信号および制
御信号に応答してマクロセル回路６１ないし６ｎを制御
するデコーダ／制御回路４０と、ソートされるべきデー
タＤ₁ないしＤ_nを入出力するための読出／書込制御回
路６と、マクロセル６１ないし６ｎから発生される交換
信号Ｘ１ないしＸｎに応答してソーティングの完了を検
出するソーティング完了検出回路５とを含む。ソーティ
ング完了検出回路５は、奇数番目のマクロセル６１，６
３，…から出力された交換信号Ｘ１，Ｘ３，…を受ける
ように接続されたＮＯＲゲート５１と、偶数番目のマク
ロセル６２，６４…から出力された交換信号Ｘ２，Ｘ
４，…を受けるように接続されたＮＯＲゲート５２と、
ＮＯＲゲート５１および５２からそれぞれ出力されたフ
ラグ信号ＦＬ１およびＦＬ２をそれぞれラッチするラッ
チ回路５３および５４と、ラッチ回路５３および５４の
出力に接続されたＡＮＤゲート５５とを含む。１つのマ
クロセルは、図１に示した１つのデータレジスタおよび
１つの比較／交換回路にソートする回路を含んでいる。
ソートされるべき各データは、複数のデータビットによ
り表わされるので、マクロセル６１ないし６ｎは複数の
ビット線ＢＬを介して接続される。マクロセル内の内部
回路は、後で詳細に説明される。

【００３５】動作において、デコーダ／制御回路４０が
与えられたアドレス信号に応答してワード線ＷＬ１ない
しＷＬｎを順次選択し、ソートされるべきｎ個のデータ
がビット線ＢＬを介してマクロセル６１ないし６ｎ内の
データレジスタ回路に書込まれる。ソートされるべきデ
ータＤ₁ないしＤ_nがマクロセル６１ないし６ｎ内に保
持された後、前述の比較／交換動作が繰り返し行なわれ
る。すなわち、デコーダ／制御回路４０が、与えられた
制御信号に応答して対選択信号ＰＳ１ないしＰＳｎを発
生するので、それぞれのマクロセル６１ないし６ｎ内に
設けられた比較／交換回路（図示せず）が選択的に能動
化される。すなわち、図１に示したソーティング装置の
場合と同様に、奇数番目の比較／変換回路と偶数番目の
比較／交換回路とが、対選択信号ＰＳ１ないしＰＳｎに
応答して交互に能動化される。ｎ個のマクロセル６１な
いし６ｎの間で、前述の比較／交換処理が繰り返し行な
われ、比較された２つのデータ間で交換が生じたことを
示す信号Ｘ１ないしＸｎがそれぞれのマクロセル６１な
いし６ｎから発生される。

【００３６】ソーティング完了検出回路５内に設けられ
たＮＯＲゲート５１は、奇数番目の比較／交換回路から
発生される交換信号Ｘ１，Ｘ３，…を受ける。すべての
奇数番目の比較／交換回路においてデータの交換が生じ
ないとき、ＮＯＲゲート５１は「１」のフラグ信号を出
力し、ラッチ回路５３がその信号ＦＬ１をラッチする。
ＮＯＲゲート５２は、偶数番目の比較／交換回路から発
生される交換信号Ｘ２，Ｘ４，…を受ける。すべての偶
数番目の比較／交換回路においてデータの交換が生じな
かったとき、ＮＯＲゲート５２が「１」のフラグ信号Ｆ
Ｌ２を出力し、ラッチ回路５４がその信号ＦＬ２をラッ
チする。したがって、ＡＮＤゲート５５は、ラッチされ
たフラグ信号ＦＬ１およびＦＬ２に応答して、「１」の
ソーティング完了信号ＣＭＰを出力する。

【００３７】図５は、図４に示した隣接する２つのマク
ロセル６_iおよび６_i+1の回路図である。図５を参照し
て、ｉ番目のマクロセル６ｉは、ｋ個のミクロセル６０
１ないし６０ｋと、インバータ８５と、セレクタ回路８
６とを含む。１つのミクロセル６０ｋは、前段のマクロ
セル内の対応するミクロセル（図示せず）と後段のマク
ロセル６_i+1内の対応するミクロセル６１ｋに接続され
る。ここで、信号ｄ_iはｉ番目のマクロセル内の対応す
るミクロセル６０ｋ内に保持されるデータビットを示
し、／ｄ_iはその反転信号を示す。同様に、ｄ_i+1は
（ｉ＋１）番目のマクロセル６_i+1内の対応するミクロ
セル６１ｋ内に保持されるデータビットを示す。ｋ番目
のデータビットのためのビット線ＢＬｋは、対応するｋ
番目のミクロセル６０ｋ，６１ｋ…に接続される。信号
Ｘ_iはｉ番目のマクロセル回路６ｉにおいてデータの交
換が生じたことを示す。信号ＰＳ_iはｉ番目のマクロセ
ル６ｉに与えられる対選択信号を示し、／ＰＳｉはその
反転信号を示す。対選択信号ＰＳ_i+1は、信号ＰＳ_iの
反転によって得られる。したがって、信号ＰＳ_iおよび
ＰＳ_i+1に応答して、マクロセル６_iおよび６_i+1の一
方が交互に能動化されることになる。

【００３８】図６は、図５に示した１つのミクロセル６
０ｋの回路図である。図６を参照して、このミクロセル
回路６０ｋは、１ビットのデータビット信号ｄ_iおよび
／ｄ _iをラッチするデータビットラッチ回路２００と、
２つのラッチ回路２００および２０１内にラッチされた
データビット信号を比較する比較回路３００と、比較結
果に応答して、ラッチ回路２００と隣接するデータビッ
トラッチ回路との間でラッチされたデータビット信号を
交換する交換回路３５０とを含む。ラッチ回路２００
は、ワード線信号ＷＬ_iに応答して、ビット線ＢＬ_k上
のデータビット信号を受け、それをラッチする。比較回
路３００は、比較された２つのデータビット信号が一致
するとき、下位のデータビット信号の比較結果信号ＣＲ
_k-1を信号ＣＲ_kとして出力する。交換回路３５０は、
図４に示したデコーダ／制御回路４０から発生される対
選択信号／ＰＳ_iに応答して能動化される。したがっ
て、データビット信号／ｄ_i-1および／ｄ_i+1のいずれ
か一方が選択され、選択されたデータビット信号が、図
５に示したセレクタ回路８６から発生される書換え信号
ＷＣ_iに応答してラッチ回路２００に与えられる。その
結果、ラッチ回路２００内にラッチされたデータビット
信号が選択されたデータビット信号に変更される。

【００３９】図７は、この発明のさらに別の実施例を示
すソーティングプロセッサのブロック図である。図７を
参照して、このソーティングプロセッサ１０４は、その
中に２つのデータレジスタと１つの共用比較／交換回路
とを含む結合マクロセル９１ないし９ｍと、別のソーテ
ィング完了検出回路５′とを含む。図４に示した各マク
ロセル６１ないし６ｎ内には、１つのデータレジスタご
とに比較／交換回路が設けられていたが、上記の説明か
らわかるように、その半数の比較／交換回路が交互に動
作している。このことは、常時動作可能な比較／交換回
路の数が半分で足りることを意味する。したがって、図
７に示したソーティングプロセッサ１０４では、常時動
作可能な比較／交換回路が、１つの結合マクロセルの中
の２つのデータレジスタによって共用されている。その
結果、図４に示したソーティングプロセッサ１０３と比
較すると、半数の比較／交換回路が省かれているので、
半導体集積回路における集積度が向上される。

【００４０】これに加えて、ソーティング完了検出回路
５′は、共用比較／交換回路から出力される交換信号Ｘ
１ないしＸｎを受けるように接続されたＮＯＲゲート８
４と、２段のシフトレジスタを構成する２つのラッチ回
路８９および９０と、ラッチされた信号を受けるＡＮＤ
ゲート５５とを含む。ＮＯＲゲート８４は、共用比較／
交換回路から出力される交換信号Ｘ１ないしＸｎに応答
して、フラグ信号ＦＬ１およびＦＬ２を交互に出力す
る。ラッチ回路８９および９０は、出力されたフラグ信
号ＦＬ１およびＦＬ２を交互にラッチする。したがっ
て、「１」のフラグ信号ＦＬ１およびＦＬ２がラッチ回
路８９および９０内にラッチされたとき、ＡＮＤゲート
５５がソーティングの完了を示すソーティング完了信号
ＣＭＰを発生する。

【００４１】図７に示したソーティングプロセッサ１０
４の動作は基本的に図４に示したソーティングプロセッ
サ１０３のものと同様であるので説明が省略される。図
７に示したソーティングプロセッサ１０４は、図８に示
したコンピュータシステム１００においてソーティング
プロセッサ１０３に代えて適用可能であることが指摘さ
れる。

【００４２】以上に説明したように、図１に示したソー
ティング装置ならびに図４および図７に示したソーティ
ングプロセッサ１０３および１０４の各々において、比
較／交換回路から発生される交換信号Ｘ１ないしＸｎに
応答してソーティングの完了を検出するソーティング完
了検出回路が設けられているので、与えられたデータが
ソートされるとすぐにソーティングの完了を検出するこ
とができる。したがって、ソーティングが完了している
にもかかわらずソーティング動作が続けられるのが防が
れる。言換えると、ソーティング装置またはソーティン
グプロセッサがソーティング処理を終了させるのに要す
る時間が短縮される。

【００４３】以下に、この発明の他の実施例について記
載する。以下の実施例では、図１に示したソーティング
装置と同様に動作するソーティング装置またはソーティ
ングプロセッサが用いられる。

【００４４】この発明の実施例であるソーティング装置
またはソーティングプロセッサを適用可能なコンピュー
タシステムの例が図１０において示される。図１０を参
照して、コンピュータシステム５００は、図８に示した
コンピュータシステム１００と比較すると、追加のアド
レスバス１３０を備えている。アドレスバス１３０は、
以下に記載する実施例において必要となるアドレスの伝
送のために設けられる。コンピュータシステム５００に
おける他の構成は、図８に示したコンピュータシステム
１００と同様であるので、説明が省略される。

【００４５】この発明のさらに別の実施例を示すソーテ
ィング回路が図１１のブロック図において示される。図
１に示したソーティング装置においソーティング可能な
データの最大の個数は、ｎ個に限られていた。すなわ
ち、図１に示したソーティング装置は、ｎ個のデータレ
ジスタ２１ないし２ｎを備えているので、ｎ個を越える
データをソートすることができなかった。ｎ個を越える
データをソートするためには、追加のデータレジスタお
よび追加の比較／交換回路が必要となる。このことは、
追加のハードウェア、すなわち追加の回路なくしては、
ｎ個を越えるデータをソートできないことを意味する。
図１１に示したソーティング回路を用いることにより、
データレジスタおよび比較／交換回路の個数に制限され
ることなく、ｎ個を越えるデータを扱い得る。

【００４６】図１１を参照して、ソーティング回路１０
５は、各々が対をなしたデータレジスタおよびアドレス
レジスタを備えたレジスタ回路１２１ないし１２ｎと、
各々が対をなしたデータ比較／交換回路およびアドレス
交換回路を備えた交換回路１３１ないし１３ｎ−１等を
含む。データレジスタおよびデータ比較／交換回路は、
図１に示した対応する回路と同様に動作する。すなわ
ち、データ比較／交換回路は、レジスタ対選択回路４か
ら与えられる対選択信号ＰＳ１ないしＰＳｎ−１に応答
して、データレジスタ間でのデータの比較および交換を
行なう。これに加えて、ソーティング完了検出回路５
も、図１に示した回路５と同様に動作する。したがっ
て、図１１に示したソーティング装置１０５も、ｎ個以
下の与えられたデータのソーティングを短時間で完了す
ることができる。

【００４７】交換回路１３１ないし１３ｎ−１内に設け
られた各アドレス交換回路は、対応するデータ比較／交
換回路によるデータの比較結果に応答して、隣接する２
つのアドレスレジスタ間で保持されたアドレスを交換す
る。すなわち、各アドレス交換回路は、対応するデータ
比較／交換回路が隣接する２つのデータレジスタ間で保
持されたデータを交換するとき、対応の隣接する２つの
アドレスレジスタ間で保持されたアドレスを交換する。
言い換えると、対をなしたデータレジスタおよびアドレ
スレジスタ内に保持されたデータおよびアドレスは、デ
ータ比較／交換回路およびアドレス交換回路を介して他
のレジスタ回路に伝送されても、データおよびアドレス
の対は保たれる。

【００４８】前述のように、図１１に示したソーティン
グ回路を用いることにより、ｎ個を越える個数のデータ
のソーティングを行なうことができる。ｎ個を越えるデ
ータのソーティングを実現するため、図１０に示したＣ
ＰＵ１０１は、予め準備されたプログラムに従って、図
１２および図１３のフローチャートに示した処理を実行
する。図１２および図１３に示された処理では、「マー
ジソート」と呼ばれるソーティング手法が利用されてい
る。

【００４９】図１２を参照して、まず、ステップ５０１
において、ソートされるべき全データがＬ個のデータグ
ループに分割される。各データグループは、ｎ個以下の
データを含んでいる。したがって、各データグループに
含まれるデータは、グループ単位で図１１に示したソー
ティング回路１０５を用いてソーティングできる。

【００５０】ステップ５０２において、Ｌ個の分割され
たデータグループのうち、ソートされるべき１つのデー
タグループが選択される。ステップ５０３において、選
択されたデータグループ内のデータが図１１に示したデ
ータレジスタにそれぞれロードされる。

【００５１】ステップ５０４において、図１１に示した
ソーティング回路１０５が、ロードされたデータについ
てソーティング処理を行なう。ソーティング回路１０５
におけるソーティング処理は、図１に示したソーティン
グ装置と同様であるので説明が省略される。ソートされ
たデータは、選択されたデータグループごとに、メモリ
装置１０２に一旦ストアされる（ステップ５０５）。

【００５２】ステップ５０６において、全データグルー
プについてステップ５０１ないし５０５の処理が行なわ
れたかどうかが判定され、もし残されたデータグループ
が存在するときは、処理がステップ５０２に戻る。ステ
ップ５０２ないし５０６の処理を繰返すことにより、各
々がソートされたデータを含むＬ個のデータグループが
メモリ装置１０２内に形成される。

【００５３】図１３を参照して、ステップ５０７におい
て、各データグループから、各データグループにおける
最小データＧＭＤ₁ないしＧＭＤ_Lおよび対応するグル
ープコードが抜出される。各データグループにおけるソ
ーティングはすでに完了しているので、各最小データＧ
ＭＤ₁ないしＧＭＤ_Lは、容易に得ることができる。各
グループコードは、対応する１つの最小データがどのデ
ータグループに属していたかを示す。したがって、各最
小データＧＭＤ₁ないしＧＭＤ_Lと対応するグループコ
ードは対をなしており、Ｌ個の対をなした最小データお
よびグループコードが、レジスタ回路１２１ないし１２
ｎのうちのＬ個にそれぞれロードされる。

【００５４】ステップ５０８において、ソーティング装
置１０５が、ロードされたデータについてソーティング
処理を行なう。データ比較／交換回路およびアドレス交
換回路の作用により、対をなしたデータおよびグループ
コードは、その対を保ったままでレジスタ回路１２１な
いし１２ｎ間を移動する。ソーティングが完了されたと
き、最小データＧＭＤ₁ないしＧＭＤ_Lの中の最小デー
タＭＤは、レジスタ回路１２１内のデータレジスタにお
いて得られる。

【００５５】ステップ５０９において、レジスタ回路１
２１のデータレジスタから最小データＭＤが抜出され、
抜出されたたデータがメモリ装置１２０にストアされ
る。レジスタ回路１２１のアドレスレジスタ内には、最
小データＭＤが属していたデータグループのグループコ
ードが保持されている。

【００５６】ステップ５１０において、レジスタ回路１
２１のアドレスレジスタ内に保持されたグループコード
を参照することにより、最小データＭＤを含んでいたデ
ータグループからデータＭＤの次に最小の新しい最小デ
ータが抜出される。新しい最小データは、レジスタ回路
１２１のデータレジスタに与えられる。言い換えると、
新しい最小データにより、レジスタ回路１２１内のデー
タレジスタが補充される。

【００５７】ステップ５１１において、レジスタ回路１
２１ないし１２ｎ内のデータレジスタにおいて１個を越
えるデータが残されているかどうかが判定される。複数
のデータが残されているとき、処理がステップ５０８に
戻る。したがって、補充されたデータを含めて、ソーテ
ィング装置１０５によりソーティングが再び行なわれ
る。ステップ５０８におけるソーティングの後、ステッ
プ５０９および５１０の処理が実行される。

【００５８】ステップ５０８ないし５１１の処理を繰返
することにより、Ｌ個のデータグループからデータが小
さい順に順次メモリ装置１０２にストアされる。その結
果、メモリ装置内において、ソートされた全データが得
られる。

【００５９】図１４は、この発明のさらに別の実施例を
示すソーティングプロセッサのブロック図である。図１
４に示したソーティングプロセッサ１０６は、基本的
に、図１１に示したソーティング回路１０５と同様に動
作する。ソーティングプロセッサ１０６は、図１０に示
したコンピュータシステム５００において適用できる。

【００６０】図１４を参照して、このソーティングプロ
セッサ１０６は、各々がデータ回路およびアドレス回路
を備えたマクロセル１６１ないし１６ｎと、マクロセル
１６１ないし１６ｎ内のデータ回路およびアドレス回路
にアクセスするための読出／書込制御回路１６０とを含
む。他の回路構成は、図４に示したソーティングプロセ
ッサ１０３と同様であるので、説明は省略される。

【００６１】マクロセル１６１ないし１６ｎ内の各デー
タ回路は、図４に示したマクロセル６１ないし６ｎに相
当しており、したがって、これらは隣接する２つのデー
タの比較および交換を行なう。マクロセル１６１ないし
１６ｎ内のアドレス回路は、データの比較結果に応答し
て、隣接する２つのアドレス回路間でアドレス（この実
施例ではグループコード）を交換する。

【００６２】図１５は、図１４に示した隣接する２つの
マクロセルの回路図である。図１５において、ｉ番目お
よびｉ＋1 番目のマクロセル１６ｉおよび１６ｉ＋１が
示される。たとえば、ｉ番目のマクロセル１６ｉは、図
１４に示したデータ回路を構成するミクロセル６０１な
いし６０ｋと、アドレス回路を構成するミクロセル７０
１ないし７０ｊとを備える。各ミクロセル６０１ないし
６０ｋの回路構成は、図６に示した回路６０ｋと同様で
あるので説明が省略される。ｊ番目のミクロセル７０ｊ
は、図１６に示した回路により実現される。

【００６３】図１６を参照して、ｊ番目のミクロセル７
０ｊは、１ビットのアドレスビット信号ａｄｉおよび／
ａｄｉをラッチするアドレスビットラッチ回路２００
と、データにおける比較結果に応答して、ラッチ回路２
００と隣接するアドレスビットラッチ回路との間でラッ
チされたアドレスビット信号を交換する交換回路３５０
とを含む。図６に示したミクロセル回路６０ｋと比較す
るとわかるように、アドレスのためのミクロセル回路７
０ｊは、データのためのミクロセル回路６０ｋから比較
回路３００を除くことによって得られる。

【００６４】図１４に示したソーティングプロセッサ１
０６が用いられる場合においても、図１２および図１３
に示したフローチャートに従って処理が実行される。以
下の記載では、図１３に示したステップ５０８におい
て、図１４に示したソーティングプロセッサ１０６がど
のように動作するかについて説明する。

【００６５】各データグループにおける最小データおよ
び対応するグループコードは、読出／書込制御回路１６
０を介して、マクロセル１６１ないし１６ｎ内のデータ
回路およびアドレス回路にそれぞれ与えられる。たとえ
ば、図１６に示したミクロセル７０ｊ内のラッチ回路２
００は、読出／書込制御回路１６０からアドレスビット
線ＡＢＬｊを介して与えられるアドレスビット信号（グ
ループコードの１ビットに相当する）ａｄｉおよび／ａ
ｄｉをラッチする。

【００６６】隣接する２つのデータ間での比較の結果、
データの交換が行なわれるとき、図１６に示したミクロ
セル７０ｊと７１ｊとの間でラッチされたアドレスビッ
ト信号が交換される。この交換動作は、図６に示したデ
ータビット信号間の交換と同様に行なわれる。その結
果、隣接する２つのミクロセル７０ｊと７１ｊとの間
で、ラッチ回路２００および２０１においてラッチされ
たアドレスビット信号が交換される。

【００６７】図１５に示したアドレスのためのミクロセ
ル７０１ないし７０ｊにおいて、データの比較結果に応
答して、アドレスについての交換が行なわれるので、ア
ドレス、すなわちグループコードが、ソートされるべき
データとともに図１４に示したアドレス回路間を移動す
ることになる。

【００６８】このように、図１１に示したソーティング
回路１０５または図１４に示したソーティングプロセッ
サ１０６では、１回の処理において扱うことのできるデ
ータの個数が最大ｎ個に限られているが、ソートされる
べきデータを分割することにより、ｎ個を越えるたくさ
んのデータをソーティングすることが可能となる。すな
わち、図１２に示すように、ソートされるべき全データ
がＬ個のデータグループに分割された後（ステップ５０
１）、図１２および図１３に示した他のステップ５０２
ないし５１１における処理が実行されるので、ｎ個を越
えるたくさんのデータのソーティングが実現され得る。

【００６９】上記のいずれの実施例においても、ソート
されるべきデータのビット長さが限られていることが指
摘される。すなわち、たとえば、図４に示したソーティ
ングプロセッサ１０３が扱うことのできるデータのビッ
ト長さは、図５に示したミクロセル６０１ないし６０ｋ
の数からわかるように、ｋビットに限られている。言い
換えると、上記のいずれの実施例においても、扱うこと
のできるデータのビット長さは、ハードウェアによりｋ
ビットに制限されていた。もしｋビットを越えるデータ
をソーティングする必要がある場合では、上記のハード
ウェアではソーティングすることができない。したがっ
て、ソートされるべきデータのビット長さに応じて、ミ
クロセルの数を増加させる必要があった。以下に記載す
る実施例では、ｋビットを越えるビット長さを有するデ
ータをソーティングできるソーティング装置およびソー
ティングプロセッサについて説明する。

【００７０】図１７は、この発明のさらに別の実施例に
おいて用いられるソーティング回路のブロック図であ
る。図１７を参照して、このソーティング回路１０７
は、各々が対をなしたデータレジスタ回路およびアドレ
スレジスタ回路を備えたレジスタ回路２２１ないし２２
ｎと、隣接する２つのレジスタ回路間で、保持された２
つのデータの比較および交換およびアドレス交換を行な
う交換回路２３１ないし２３ｎ−１と、隣接する２つの
データ間でのデータの一致を示すフラグを保持するため
の一致フラグレジスタ（以下「ＭＦレジスタ」という）
２４１ないし２４ｎ−１とを含む。レジスタ対選択回路
４およびソーティング完了検出回路５は、図１に示した
対応する回路と同様であるので説明が省略される。

【００７１】図１８を参照して、以下に、図１７に示し
たソーティング回路１０７を用いてソーティング処理に
ついて説明する。まず、ステップ５２１において、初期
セットが行なわれる。特に、すべてのＭＦレジスタ２４
１ないし２４ｎ−１にリセットフラグ（ＭＦ＝“０”）
が与えられ、ＭＦレジスタ２４１ないし２４ｎ−１がリ
セットされる。

【００７２】以下の説明では、ソートされるべきデータ
のビット長さがｋビットを越えているものと仮定する。
したがって、ソートされるべきデータは、上位ビットデ
ータと下位ビットデータとに分割され、分割された上位
または下位のビットデータについての処理が行なわれ
る。

【００７３】ステップ５２２において、ソートされるべ
きデータの上位ビットデータと各データに対応するアド
レスとが図１７に示したレジスタ回路２２１ないし２２
ｎにロードされる。ステップ５２３において、ロードさ
れた上位ビットデータについてソーティング処理が実行
される。図１７に示したソーティング回路１０７におい
ても、図１１に示したソーティング回路１０５と同様
に、対をなしたデータとアドレスとがレジスタ回路２２
１ないし２２ｎ間を移動する。

【００７４】ソーティングが完了した後、交換回路２３
１ないし２３ｎ−１内の各データ比較／交換回路から、
一致フラグＭＦが対応するＭＦレジスタ２４１ないし２
４ｎ−１に与えられる。データ比較／交換回路は、隣接
する２つの上位ビットデータが一致しないとき、ＭＦレ
ジスタに不一致フラグ（ＭＦ＝“１”）を与える。一
方、隣接する２つの上位ビットデータが一致するとき、
対応するＭＦレジスタは、一致フラグ（ＭＦ＝“０”）
の保持を続ける。

【００７５】ステップ５２５ａにおいて、一致フラグ
（ＭＦ＝“０”）を保持しているＭＦレジスタに対応す
るレジスタに、保持された上位ビットデータに対応する
下位ビットデータがロードされる。すなわち、上位ビッ
トデータ間のみの比較によっては２つのデータの大小が
決定できないので、そのような場合では、下位ビットデ
ータがロードされ、下位ビットデータについてのの比較
が行なわれる。

【００７６】ステップ５２６ａにおいて、ロードされた
下位ビットデータについてソーティング処理が行なわれ
る。各データ比較／交換回路は、対応するＭＦレジスタ
において一致フラグ（ＭＦ＝“０”）が保持されている
とき、隣接する２つの下位ビットデータ間でデータの比
較および交換を行なう。他方、各データ比較／交換回路
は、対応するＭＦフラグにおいて不一致フラグ（ＭＦ＝
“１”）が保持されているとき、データの比較および交
換を行なわない。ステップ５２６ａでのソーティングに
おいても、隣接する２つのデータの比較結果に応答し
て、対をなすデータおよびアドレスが移動される。ステ
ップ５２３および５２６ａにおけるソーティングの結
果、レジスタ回路２２１ないし２２ｎ内のアドレスレジ
スタに、データの小さい順序を示すアドレスが順に保持
されている。

【００７７】ステップ５２７において、レジスタ回路２
２１ないし２２ｎ内のアドレスレジスタにおいて保持さ
れたアドレスに従って、メモリ装置１０２内にストアさ
れたデータが順次読出される。その結果、小さい順にソ
ートされたデータがメモリ装置１０２から得られる。

【００７８】図１９は、この発明のさらに別の実施例を
示すソーティングプロセッサのブロック図である。図１
９を参照して、このソーティングプロセッサ１０８は、
各々がデータ回路およびアドレス回路を備えたマクロセ
ル２６１ないし２６ｎと、データ回路およびアドレス回
路にアクセスするための読出／書込制御回路２６０と、
隣接する２つのデータが一致することを示すフラグを保
持するための一致フラグレジスタ（ＭＦレジスタ）２４
１ないし２４ｎとを含む。他の回路構成は、図４に示し
たソーティングプロセッサ１０３と同じであるので説明
が省略される。

【００７９】図２０は、図１９に示した隣接する２つの
マクロセル２６ｉおよび２６ｉ＋１の回路図である。図
２０を参照して、たとえばｉ番目のマクロセル２６ｉ
は、ソートされるべきデータを扱うためのデータ回路を
構成するミクロセル８０１ないし８０ｋと、各データに
対応するアドレスを扱うためのアドレス回路を構成する
ミクロセル７０１ないし７０ｊと、セレクタ回路８６な
どとを含む。ＮＡＮＤゲート４４は、隣接する２つのデ
ータ間で一致が生じたことを示す一致フラグ信号ＭＦａ
を出力する。信号ＭＦａは、ＭＦレジスタ（図示せず）
に与えられる。ＭＦレジスタにおいて保持されたフラグ
信号ＭＦｂは、インバータ４２に戻される。ＮＡＮＤゲ
ート４３は、ｉ番目のマクロセル２６ｉにおいてデータ
の交換が生じたことを示す信号Ｘｉを出力する。マクロ
セル２６ｉにおいてデータの一致が検出されたとき、す
なわち隣接する２つのデータ間で一致が検出されたと
き、フラグ信号ＭＦａおよびＭＦｂは「０」を示す。他
方、隣接する２つのデータ間で一致が検出されないと
き、フラグ信号ＭＦａおよびＭＦｂは「１」を示す。

【００８０】図１９に示した読出／書込制御回路２６０
は、データバス１１０を介して与えられるデータをマク
ロセル２６１ないし２６ｎ内のデータ回路、すなわちミ
クロセル８０１ないし８０ｋに与える。これに加えて、
読出／書込制御回路２６０は、アドレスバス１３０を介
して与えられるアドレスをマクロセル２６１ないし２６
ｎ内のアドレス回路、すなわちミクロセル７０１ないし
７０ｊに与える。

【００８１】図２１は、図２０に示したｋ番目のミクロ
セル８０ｋの回路図である。図２０に示したいずれのミ
クロセル８０１ないし８０ｋも、図２１に示した回路８
０ｋと同様に構成される。図２１を参照して、このミク
ロセル８０ｋは、図６に示したミクロセル６０ｋと比較
すると、さらに、隣接する２つのデータのｋ番目のビッ
ト間で一致を検出するための一致検出回路３６０を備え
ている。一致検出回路３６０は、ｋ−１番目のミクロセ
ル（図示せず）から与えられるフラグ信号ＭＦｋ−１が
「１」であり、かつ隣接する２つのデータのｋ番目のビ
ット間で一致が検出されるとき、「１」のフラグ信号Ｍ
Ｆｋを出力する。それ以外の場合では、ミクロセル８０
ｋは、「０」のフラグ信号ＭＦｋを出力する。

【００８２】なお、図２０に示したミクロセル７０１な
いし７０ｊは、図１５に示したミクロセル７０１ないし
７０ｊと同じである。すなわち、図２０に示した各ミク
ロセル７０１ないし７０ｊは、図１６に示した回路７０
ｊと同じ回路構成を有し、かつ同様に動作する。

【００８３】以下に、図１９に示したソーティングプロ
セッサ１０８を用いたコンピュータシステムにおけるソ
ーティング処理が図２２を参照して説明される。以下の
記載では、図１９に示したソーティングプロセッサ１０
８において処理可能なデータのビット数が６４ビット
（ｋ＝６４）であり、かつソートされるべきデータのビ
ット長さが１２８ビットであるものと仮定する。

【００８４】まず、ステップ５３１において、初期セッ
トが行なわれる。すなわち、すべてのＭＦレジスタ２４
１ないし２４ｎに「０」が与えられる。

【００８５】次に、ステップ５３２において、ソートさ
れるべきデータの上位６４ビットのデータおよび対応す
るアドレスが、読出／書込制御回路２６０を介してマク
ロセル２６１ないし２６ｎにロードされる。

【００８６】ステップ５３３において、ロードされた上
位ビットデータについてソーティング処理が行なわれ
る。ソーティング結果に応じて、対をなすデータおよび
アドレスがマクロセル間で移動される。

【００８７】ソーティング処理が完了した後、ステップ
５３４が行なわれる。各隣接する２つの上位ビットデー
タが一致しないとき、対応するＭＦレジスタに「１」が
与えられる。

【００８８】ステップ５３５において、マクロセル２６
２ないし２６ｎ内の各アドレス回路内に保持されたアド
レスに従って、対応するデータ回路に対応する下位ビッ
トデータがロードされる。

【００８９】ステップ５３６において、「０」を保持し
ているＭＦレジスタに対応するマクロセル間で、下位ビ
ットデータについてソーティング処理が行なわれる。こ
の実施例では、「１」を保持しているＭＦレジスタに対
応するマクロセル間では、ソーティング動作が不能化さ
れており、したがってそれらの間ではソーティング処理
が行なわれない。対をなす下位ビットデータおよびアド
レスがマクロセル間で移動される。

【００９０】ステップ５３７において、マクロセル２６
１ないし２６ｎ内のアドレス回路から、保持されたアド
レス、言い換えるとソーティングにより移動されたアド
レスが順次に読出される。読出されたアドレスに従っ
て、メモリ装置１０２からソートされたデータ、すなわ
ち小さい順に整列された１２８ビットのデータが読出さ
れる。

【００９１】このように、図１７に示したソーティング
回路１０７または図１９に示したソーティングプロセッ
サ１０８において扱うことのできるデータのビット長さ
が限られていても、より長いビット長さを有するデータ
をソーティングすることが可能となる。言い換えると、
回路構成、すなわちハードウェアを変更するなく、ソフ
トウェアのみの追加によってより長いビット長さを有す
るデータをソーティングすることが可能となる。

【００９２】以上に説明したいずれの実施例において
も、基本的に、図１に示したソーティング装置における
処理が利用されていることが指摘される。したがって、
ソートされるべきデータの個数が制限されることなく、
および／または、ソートされるべきデータのビット長さ
が制限されることなしに、短時間でソーティングを完了
できるソーティング装置およびソーティングプロセッサ
が得られた。

【００９３】

【発明の効果】以上のように、この発明によれば、第１
および第２の比較手段に応答して、与えれたｎ個のデー
タのソーティングの完了が検出されるので、与えられた
データのソーティング処理をより短時間で終了できるソ
ーティング装置およびソーティング方法が得られた。ま
た、ソートされるデータの個数が制限されず、さらに
は、ソートされるデータのビット長さが制限されないソ
ーティング装置が得られた。

【図面の簡単な説明】

【図１】この発明の一実施例を示すソーティング装置の
ブロック図である。

【図２】図１に示したソーティング装置の動作を説明す
るためのフローチャートである。

【図３】図１に示したソーティング装置における処理の
一例を示すデータ遷移図である。

【図４】この発明の別の実施例を示すソーティングプロ
セッサのブロック図である。

【図５】図４に示した隣接する２つのマクロセルの回路
図である。

【図６】図５に示した１つのミクロセルの回路図であ
る。

【図７】この発明のさらに別の実施例を示すソーティン
グプロセッサのブロック図である。

【図８】この発明の一実施例であるソーティングプロセ
ッサを適用可能なコンピュータシステムのブロック図で
ある。

【図９】従来のソーティング装置の回路ブロック図であ
る。

【図１０】この発明の他の実施例であるソーティング回
路またはソーティングプロセッサを適用可能なコンピュ
ータシステムのブロック図である。

【図１１】この発明のさらに別の実施例において用いら
れるソーティング回路のブロック図である。

【図１２】図１１に示したソーティング回路を備えたソ
ーティング装置における前半の処理を示すフローチャー
トである。

【図１３】図１２の処理に続く後半の処理を示すフロー
チャートである。

【図１４】この発明のさらに別の実施例を示すソーティ
ングプロセッサのブロック図である。

【図１５】図１４に示した隣接する２つのマクロセルの
回路図である。

【図１６】図１５に示したアドレス回路を構成するミク
ロセルの回路図である。

【図１７】この発明のさらに別の実施例において用いら
れるソーティング回路のブロック図である。

【図１８】図１７に示したソーティング回路を備えたソ
ーティング装置における処理を示すフローチャートであ
る。

【図１９】この発明のさらに別の実施例を示すソーティ
ングプロセッサのブロック図である。

【図２０】図１９に示した隣接する２つのマクロセルの
回路図である。

【図２１】図２０に示したアドレス回路を構成する１つ
のミクロセルの回路図である。

【図２２】図１９に示したソーティングプロセッサを用
いたソーティング処理を示すフローチャートである。

【符号の説明】

４レジスタ対選択回路５ソーティング完了検出回路２１データレジスタ３１比較／交換回路

Claims

【特許請求の範囲】

【請求項１】与えられたｎ個のデータを予め定められ
た順序に従うようにソーティングするソーティング装置
であって、前記与えられたｎ個のデータを保持するｎ個
のデータ保持手段と、各々が前記ｎ個のデータ保持手段
のうちの予め定められた隣接する２つのデータ保持手段
からなる第１の対のグループを選択する第１の対選択手
段と、前記第１の対選択手段に応答して、前記第１の対
選択手段によって選択された対ごとに、対になった２つ
のデータ保持手段内に保持されている２つのデータを比
較する第１の比較手段と、前記第１の比較手段に応答し
て、前記第１の対選択手段によって選択された対ごと
に、対になった２つのデータ保持手段間で、保持された
データを交換する第１のデータ交換手段と、各々が前記
ｎ個のデータ保持手段のうち、前記第１の対選択手段に
よって選択されず、かつ予め定められた別の隣接する２
つのデータ保持手段からなる第２の対のグループを選択
する第２の対選択手段と、前記第２の対選択手段に応答
して、前記第２の対選択手段によって選択された対ごと
に、対になった２つのデータ保持手段内に保持されてい
る２つのデータを比較する第２の比較手段と、前記第２
の比較手段に応答して、前記第２の対選択手段によって
選択された対ごとに、対になった２つのデータ保持手段
間で、保持されたデータを交換する第２のデータ交換手
段と、前記第１および第２の比較手段に応答して、前記
与えられたｎ個のデータのソーティングの完了を検出す
るソーティング完了検出手段とを含む、ソーティング装
置。
【請求項２】ｎ個のデータ保持手段内に保持されたｎ
個のデータを予め定められた順序に従うようにソーティ
ングするソーティング方法であって、各々が前記ｎ個の
データ保持手段のうちの予め定められた隣接する２つの
データ保持手段からなる第１の対のグループを選択する
ステップと、前記第１の対選択ステップにおいて選択さ
れた対ごとに、対になった２つのデータ保持手段内に保
持されている２つのデータを比較し、第１の比較結果を
得るステップと、前記第１の比較結果に応答して、前記
第１の対選択ステップにおいて選択された対ごとに、対
になった２つのデータ保持手段間で、保持されたデータ
を交換するステップと、各々が前記ｎ個のデータ保持手
段のうち、前記第１の対選択ステップにおいて選択され
ず、かつ予め定められた別の隣接する２つのデータ保持
手段からなる第２の対のグループを選択するステップ
と、前記第２の対選択ステップにおいて選択された対ご
とに、対になった２つのデータ保持手段内に保持されて
いる２つのデータを比較し、第２の比較結果を得るステ
ップと、前記第２の比較結果に応答して、前記第２の対
選択ステップにおいて選択された対ごとに、対になった
２つのデータ保持手段間で、保持されたデータを交換す
るステップと、前記第１および第２の比較結果に応答し
て、前記ｎ個のデータのソーティングの完了を検出する
ステップとを含む、ソーティング方法。
【請求項３】与えられたｎ個のデータを予め定められ
た順序にしたがってソーティングするソーティング手段
と、ソートされるべき全データを、各々が前記ｎ個以下
の個数を有するＬ個のデータグループに分割するデータ
分割手段と、前記データ分割手段によって分割されたデ
ータをデータグループ単位で前記ソーティング手段に与
えるデータ供与手段とを含み、前記ソーティング手段
は、前記Ｌ個のデータグループについて、データグルー
プ単位で、与えられたデータをソーティングし、前記ソ
ーティング手段によってソートされた各前記Ｌ個のデー
タグループから、各グループにおいて前記予め定められ
た順序に従う最適なデータを抜出すデータ抜出手段と、
前記データ抜出手段によって抜出されたデータの中から
前記予め定められた順序に従う最適なデータを決定する
最適データ決定手段とを含み、前記ソーティング手段
は、請求項１に記載のソーティング装置によって実現さ
れる、ソーティング装置。
【請求項４】各々が上位ビットデータおよび下位ビッ
トデータを含むｎ個のデータをソーティングするソーテ
ィング装置であって、与えられたデータを予め定められ
た順序に従ってソーティングするソーティング手段と、
前記ｎ個のデータのそれぞれの上位ビットデータを前記
ソーティング手段に与える上位ビットデータ供与手段と
を含み、前記ソーティング手段は、与えられたｎ個の上
位ビットデータについてソーティングを実行し、前記ソ
ーティング手段により処理された上位ビットデータの中
で、互いに一致するデータを含む一致データグループを
検出する一致データグループ検出手段と、前記一致デー
タグループ内の上位ビットデータに対応する下位ビット
データを前記ソーティング手段に与える下位ビットデー
タ供与手段とを含み、前記ソーティング手段は、与えら
れた下位ビットデータについてソーティングを実行し、
前記上位ビットデータおよび前記下位ビットデータにつ
いての前記ソーティング手段による処理結果に従って、
前記ｎ個のデータの順序を決定する順序決定手段を含
み、前記ソーティング手段は、請求項１に記載のソーテ
ィング装置によって実現される、ソーティング装置。
【請求項５】与えられたｎ個のデータを各データに対
応するアドレスとともに予め定められた順序に従うよう
にソーティングするソーティング装置であって、前記与
えられたｎ個のデータを保持するｎ個のデータ保持手段
と、各前記ｎ個のデータに対応するアドレスを保持する
ｎ個のアドレス保持手段と、各々が前記ｎ個のデータ保
持手段のうちの予め定められた隣接する２つのデータ保
持手段からなる第１の対のグループを選択する第１の対
選択手段と、前記第１の対選択手段に応答して、前記第
１の対選択手段によって選択された対ごとに、対になっ
た２つのデータ保持手段内に保持されている２つのデー
タを比較する第１の比較手段と、前記第１の比較手段に
応答して、前記第１の対選択手段によって選択された対
ごとに、対になった２つのデータ保持手段間で、保持さ
れたデータを交換する第１のデータ交換手段と、前記第
１の比較手段に応答して、前記第１の対選択手段によっ
て選択された対ごとに、対応する２つのアドレス保持手
段間で、保持されたアドレスを交換する第１のアドレス
交換手段と、各々が前記ｎ個のデータ保持手段のうち、
前記第１の対選択手段によって選択されず、かつ予め定
められた別の隣接する２つのデータ保持手段からなる第
２の対のグループを選択する第２の対選択手段と、前記
第２の対選択手段に応答して、前記第２の対選択手段に
よって選択された対ごとに、対になった２つのデータ保
持手段内に保持されている２つのデータを比較する第２
の比較手段と、前記第２の比較手段に応答して、前記第
２の対選択手段によって選択された対ごとに、対になっ
た２つのデータ保持手段間で、保持されたデータを交換
する第２のデータ交換手段と、前記第２の比較手段に応
答して、前記第２の対選択手段によって選択された対ご
とに、対応する２つのアドレス保持手段間で、保持され
たアドレスを交換する第２のアドレス交換手段と、前記
第１および第２の比較手段に応答して、前記与えられた
ｎ個のデータのソーティングの完了を検出するソーティ
ング完了検出手段とを含む、ソーティング装置。