JPH0555494A - 高耐圧mosic - Google Patents
高耐圧mosicInfo
- Publication number
- JPH0555494A JPH0555494A JP3210749A JP21074991A JPH0555494A JP H0555494 A JPH0555494 A JP H0555494A JP 3210749 A JP3210749 A JP 3210749A JP 21074991 A JP21074991 A JP 21074991A JP H0555494 A JPH0555494 A JP H0555494A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- mosic
- breakdown voltage
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 高耐圧MOSICの集積度向上、高耐圧化、
低オン抵抗化を実現する。 【構成】 接合面となる一方の面に高濃度の不純物ド−
ピング層2aを有する第1のSiウェハ3dと、接合面
となる一方の面にSiO2 膜7が形成された第2のSi
ウェハ1aとを、前記接合面同志を直接接合し、第1の
Siウェハを所望の厚さまで鏡面研磨した後、トレンチ
構造を形成し、このトレンチ構造に誘電体を埋め込んで
素子分離層とし、この素子分離層の側面に縦型MOSF
ETのドレイン取り出し層10を形成したことを特徴と
するものである。
低オン抵抗化を実現する。 【構成】 接合面となる一方の面に高濃度の不純物ド−
ピング層2aを有する第1のSiウェハ3dと、接合面
となる一方の面にSiO2 膜7が形成された第2のSi
ウェハ1aとを、前記接合面同志を直接接合し、第1の
Siウェハを所望の厚さまで鏡面研磨した後、トレンチ
構造を形成し、このトレンチ構造に誘電体を埋め込んで
素子分離層とし、この素子分離層の側面に縦型MOSF
ETのドレイン取り出し層10を形成したことを特徴と
するものである。
Description
【0001】
【産業上の利用分野】本発明は高耐圧MOSICの集積
度向上に関するものである。
度向上に関するものである。
【0002】
【従来の技術】図4は従来の高耐圧MOSICの断面構
成図である。図4において、p型(100)Siウェハ
1上に埋込層2を形成した後、n型のエピタキシャル層
3を厚さ数十ミクロン形成する。その後、素子分離層4
を不純物拡散し、高耐圧MOSIC(図では縦型nMO
SFET)5とlogicの低耐圧MOSIC(図では
nMOSFET)6を形成する。高耐圧MOSIC5
は、ゲ−ト酸化膜51上にPoly−Siゲ−ト電極5
2を形成した後、パタ−ンニングし、p型不純物53と
n型不純物54を2重拡散してチャネルを形成してい
る。55はドレインの取り出し用の拡散領域である。一
方、logicの低耐圧MOSIC6は、pウェル63
を形成した後、ソ−ス・ゲ−ト電極取り出し用にn型不
純物64を拡散し、チャネルを形成している。
成図である。図4において、p型(100)Siウェハ
1上に埋込層2を形成した後、n型のエピタキシャル層
3を厚さ数十ミクロン形成する。その後、素子分離層4
を不純物拡散し、高耐圧MOSIC(図では縦型nMO
SFET)5とlogicの低耐圧MOSIC(図では
nMOSFET)6を形成する。高耐圧MOSIC5
は、ゲ−ト酸化膜51上にPoly−Siゲ−ト電極5
2を形成した後、パタ−ンニングし、p型不純物53と
n型不純物54を2重拡散してチャネルを形成してい
る。55はドレインの取り出し用の拡散領域である。一
方、logicの低耐圧MOSIC6は、pウェル63
を形成した後、ソ−ス・ゲ−ト電極取り出し用にn型不
純物64を拡散し、チャネルを形成している。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来技術に示す高耐圧MOSICの構造では、耐圧は、高
耐圧MOSICの素子から埋込層2までの距離、素子
分離層4と素子の距離、ドレイン取り出し用の拡散領
域55と素子分離層4との距離に大きく依存するもの
であり、また、埋込層2と素子分離層4とドレイン取り
出し用拡散領域5は不純物拡散領域であり、ICプロセ
ス途中で、横や縦方向に拡がり、所望の間隔〜を確
保するためには、数十〜百ミクロン程度のマ−ジンが必
要であった。したがって、素子の集積化には、構造上の
限界があった。
来技術に示す高耐圧MOSICの構造では、耐圧は、高
耐圧MOSICの素子から埋込層2までの距離、素子
分離層4と素子の距離、ドレイン取り出し用の拡散領
域55と素子分離層4との距離に大きく依存するもの
であり、また、埋込層2と素子分離層4とドレイン取り
出し用拡散領域5は不純物拡散領域であり、ICプロセ
ス途中で、横や縦方向に拡がり、所望の間隔〜を確
保するためには、数十〜百ミクロン程度のマ−ジンが必
要であった。したがって、素子の集積化には、構造上の
限界があった。
【0004】本発明は上記従来技術の課題を踏まえてな
されたものであり、高耐圧MOSICの集積度向上、高
耐圧化、低オン抵抗化を実現できる高耐圧MOSICを
提供することを目的としたものである。
されたものであり、高耐圧MOSICの集積度向上、高
耐圧化、低オン抵抗化を実現できる高耐圧MOSICを
提供することを目的としたものである。
【0005】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成は、接合面となる一方の面に高濃度の不
純物ド−ピング層を有する第1のSiウェハと、接合面
となる一方の面にSiO2 膜が形成された第2のSiウ
ェハとを、前記接合面同志を直接接合し、前記第1のS
iウェハを所望の厚さまで鏡面研磨した後、トレンチ構
造を形成し、このトレンチ構造に誘電体を埋め込んで素
子分離層とし、この素子分離層の側面に縦型MOSFE
Tのドレイン取り出し層を形成したことを特徴とするも
のである。
の本発明の構成は、接合面となる一方の面に高濃度の不
純物ド−ピング層を有する第1のSiウェハと、接合面
となる一方の面にSiO2 膜が形成された第2のSiウ
ェハとを、前記接合面同志を直接接合し、前記第1のS
iウェハを所望の厚さまで鏡面研磨した後、トレンチ構
造を形成し、このトレンチ構造に誘電体を埋め込んで素
子分離層とし、この素子分離層の側面に縦型MOSFE
Tのドレイン取り出し層を形成したことを特徴とするも
のである。
【0006】
【作用】本発明によれば、拡散による素子分離層の部分
を誘電体で形成しており、数μm程度で完全に電気的に
分離されるため、耐圧および集積度を向上できる。
を誘電体で形成しており、数μm程度で完全に電気的に
分離されるため、耐圧および集積度を向上できる。
【0007】
【実施例】以下、本発明を図面に基づいて説明する。図
1および図2は本発明の高耐圧MOSICの一実施例の
製造工程図であり、図3は断面構成図である。図1およ
び図2において、(イ)図に示すように、図4のn型エ
ピタキシャル層3と同一の濃度および不純物n型のSi
ウェハ3aの接合面となる一方の面に埋込層2aをド−
ピングする(高濃度の不純物ド−ピング層を形成す
る)。また、(ロ)図に示すように、図4のSiウェハ
1と同一濃度のp型Siウェハ1aの接合面となる一方
の面にSiO2 7を形成する。これら2枚のSiウェハ
を(ハ)図に示すように、接合面同志を対向させて組み
合わせ、直接接合する。その後、Siウェハ3aの表面
を鏡面研磨し、その厚さを図4のn型エピタキシャル層
3と同一の数十μmに追い込む。次に、(ニ)図に示す
ように、数μm程度のSiO2 7aをマスクにして、ト
レンチ溝8を異方性のドライエッチングにより形成す
る。その後、(ホ)図に示すように、トレンチ溝8の側
面を酸化し、溝を埋め込むように、Poly−Si9を
成長させ、図2(ヘ)に示すように、Poly−Si9
をエッチバックして、表面を酸化し、平坦化する。
1および図2は本発明の高耐圧MOSICの一実施例の
製造工程図であり、図3は断面構成図である。図1およ
び図2において、(イ)図に示すように、図4のn型エ
ピタキシャル層3と同一の濃度および不純物n型のSi
ウェハ3aの接合面となる一方の面に埋込層2aをド−
ピングする(高濃度の不純物ド−ピング層を形成す
る)。また、(ロ)図に示すように、図4のSiウェハ
1と同一濃度のp型Siウェハ1aの接合面となる一方
の面にSiO2 7を形成する。これら2枚のSiウェハ
を(ハ)図に示すように、接合面同志を対向させて組み
合わせ、直接接合する。その後、Siウェハ3aの表面
を鏡面研磨し、その厚さを図4のn型エピタキシャル層
3と同一の数十μmに追い込む。次に、(ニ)図に示す
ように、数μm程度のSiO2 7aをマスクにして、ト
レンチ溝8を異方性のドライエッチングにより形成す
る。その後、(ホ)図に示すように、トレンチ溝8の側
面を酸化し、溝を埋め込むように、Poly−Si9を
成長させ、図2(ヘ)に示すように、Poly−Si9
をエッチバックして、表面を酸化し、平坦化する。
【0008】図4のドレイン取り出し拡散領域55に相
当する工程は、図1(ニ)に示すトレンチ溝8を形成
後、図2(ト)に示すように、トレンチ溝8の側面にn
型の不純物を拡散することにより、ドレイン取り出し層
10が形成される。その後、図1(ホ)および図2
(ヘ)の工程を経て、図3に示す本発明の高耐圧MOS
ICが形成される。
当する工程は、図1(ニ)に示すトレンチ溝8を形成
後、図2(ト)に示すように、トレンチ溝8の側面にn
型の不純物を拡散することにより、ドレイン取り出し層
10が形成される。その後、図1(ホ)および図2
(ヘ)の工程を経て、図3に示す本発明の高耐圧MOS
ICが形成される。
【0009】
【発明の効果】以上、実施例と共に具体的に説明したよ
うに、本発明によれば、拡散による素子分離の部分を誘
電体で形成しており、数μm程度で完全に電気的に分離
され、耐圧向上、集積度向上が見込める。また、ドレイ
ン取り出し拡散領域をトレンチ溝側面に不純物拡散させ
ることにより形成しており、n型の不純物の幅も数μm
程度で済み、不純物拡散による横拡がりが抑えられ、集
積度が向上し、高濃度に深さ方向に均一に拡散層が形成
されるため、ドレイン取り出し抵抗が小さくなり、縦型
MOSFETのオン抵抗が低減される。更に、埋込層を
Siウェハの片面にド−ピングし、Siウェハの直接接
合で形成しているため、ドレイン取り出し拡散領域や素
子分離層の形成のための長時間熱処理工程やエピタキシ
ャル層形成のための熱工程が必要なくなり、埋込層がS
iウェハに沸き上がる量も少なくなり、埋込層と素子と
の距離aのマ−ジンが必要なくなるなどの効果を有す
る高耐圧MOSICを実現できる。
うに、本発明によれば、拡散による素子分離の部分を誘
電体で形成しており、数μm程度で完全に電気的に分離
され、耐圧向上、集積度向上が見込める。また、ドレイ
ン取り出し拡散領域をトレンチ溝側面に不純物拡散させ
ることにより形成しており、n型の不純物の幅も数μm
程度で済み、不純物拡散による横拡がりが抑えられ、集
積度が向上し、高濃度に深さ方向に均一に拡散層が形成
されるため、ドレイン取り出し抵抗が小さくなり、縦型
MOSFETのオン抵抗が低減される。更に、埋込層を
Siウェハの片面にド−ピングし、Siウェハの直接接
合で形成しているため、ドレイン取り出し拡散領域や素
子分離層の形成のための長時間熱処理工程やエピタキシ
ャル層形成のための熱工程が必要なくなり、埋込層がS
iウェハに沸き上がる量も少なくなり、埋込層と素子と
の距離aのマ−ジンが必要なくなるなどの効果を有す
る高耐圧MOSICを実現できる。
【図1】本発明の高耐圧MOSICの製造工程図であ
る。
る。
【図2】本発明の高耐圧MOSICの製造工程図であ
る。
る。
【図3】本発明の高耐圧MOSICの一実施例を示す断
面構成図である。
面構成図である。
【図4】従来の高耐圧MOSICの一例を示す断面構成
図である。
図である。
Claims (1)
- 【請求項1】 接合面となる一方の面に高濃度の不純物
ド−ピング層を有する第1のSiウェハと、接合面とな
る一方の面にSiO2 膜が形成された第2のSiウェハ
とを、前記接合面同志を直接接合し、前記第1のSiウ
ェハを所望の厚さまで鏡面研磨した後、トレンチ構造を
形成し、このトレンチ構造に誘電体を埋め込んで素子分
離層とし、この素子分離層の側面に縦型MOSFETの
ドレイン取り出し層を形成したことを特徴とする高耐圧
MOSIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3210749A JPH0555494A (ja) | 1991-08-22 | 1991-08-22 | 高耐圧mosic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3210749A JPH0555494A (ja) | 1991-08-22 | 1991-08-22 | 高耐圧mosic |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0555494A true JPH0555494A (ja) | 1993-03-05 |
Family
ID=16594492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3210749A Pending JPH0555494A (ja) | 1991-08-22 | 1991-08-22 | 高耐圧mosic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0555494A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098128A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | Soi基板およびその製造方法 |
US6630783B1 (en) | 1999-08-19 | 2003-10-07 | Nec Lcd Technologies, Ltd. | Electroluminescent panel with folded light emitting body |
-
1991
- 1991-08-22 JP JP3210749A patent/JPH0555494A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098128A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | Soi基板およびその製造方法 |
US6630783B1 (en) | 1999-08-19 | 2003-10-07 | Nec Lcd Technologies, Ltd. | Electroluminescent panel with folded light emitting body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4913336B2 (ja) | 半導体装置 | |
JPH0513566A (ja) | 半導体装置の製造方法 | |
JP2004064063A (ja) | 高電圧縦型dmosトランジスタ及びその製造方法 | |
JP3014012B2 (ja) | 半導体装置の製造方法 | |
JPH0548936B2 (ja) | ||
KR100314347B1 (ko) | 반도체장치및그제조방법 | |
TWI429080B (zh) | 誘電體分離型半導體裝置之製造方法 | |
JP3150064B2 (ja) | 縦型電界効果トランジスタの製法 | |
JP2020021881A (ja) | 半導体装置 | |
JPH0555494A (ja) | 高耐圧mosic | |
JPH06151728A (ja) | 半導体集積回路装置 | |
JPH0786298A (ja) | 半導体装置 | |
JP2000223708A (ja) | 半導体装置 | |
JPH04356966A (ja) | 絶縁ゲート型電界効果トランジスタ | |
JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
JP2701881B2 (ja) | 半導体の分離領域 | |
JP2553694B2 (ja) | 半導体装置およびその製造方法 | |
JPS5846648A (ja) | 半導体装置の製造方法 | |
JP2980332B2 (ja) | 誘電体分離基板とこれを用いた半導体素子及び誘電体分離基板の製造方法 | |
JP2971408B2 (ja) | 誘電体分離基板の製造方法 | |
JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
JPH0744276B2 (ja) | Mis型半導体装置 | |
JPH0334655B2 (ja) | ||
JP2764988B2 (ja) | 半導体装置 | |
JPS6045037A (ja) | 半導体装置の基板構造およびその製造方法 |