JPH0555157A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0555157A JPH0555157A JP3216899A JP21689991A JPH0555157A JP H0555157 A JPH0555157 A JP H0555157A JP 3216899 A JP3216899 A JP 3216899A JP 21689991 A JP21689991 A JP 21689991A JP H0555157 A JPH0555157 A JP H0555157A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- base
- hfe
- semiconductor
- irradiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ等の半導体素子の製造プロセス
で、素子製造が完成した電極形成後の段階で、電気的特
性（ｈＦＥ）値をその狙い値からのずれを補正するため
に、または、当初の予定に対して変化した要求グレード
に追随させる。 【構成】 半導体素子の電極形成後のエミツタ・ベース
接合付近にまで電磁波を照射しながら、または照射した
後にウエハを加熱することにより、不純物拡散層を変位
させ、それによりベース幅を微調整して素子の電気的特
性を制御する。
で、素子製造が完成した電極形成後の段階で、電気的特
性（ｈＦＥ）値をその狙い値からのずれを補正するため
に、または、当初の予定に対して変化した要求グレード
に追随させる。 【構成】 半導体素子の電極形成後のエミツタ・ベース
接合付近にまで電磁波を照射しながら、または照射した
後にウエハを加熱することにより、不純物拡散層を変位
させ、それによりベース幅を微調整して素子の電気的特
性を制御する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に半導体素子の電極形成後の不純物拡散に伴なう電気
的特性の制御技術に関する。
特に半導体素子の電極形成後の不純物拡散に伴なう電気
的特性の制御技術に関する。
【０００２】
【従来の技術】一般にトランジスタ等の半導体素子は、
ウエハ段階の半導体基板の一主面に複数の不純物拡散領
域をつくることによって形成するが、それらの半導体素
子の電気的特性は製造プロセスの早い段階にわかる方が
望ましい。例えば、シリコントランジスタの製造プロセ
スにおいて、トランジスタのｈＦＥ（電流増幅率）の制
御は、通常、エミツタ領域形成工程での拡散処理時間の
変更により行われる。ｈＦＥ制御技術については、特公
昭５６ー６１４３特許公報に記載されている。
ウエハ段階の半導体基板の一主面に複数の不純物拡散領
域をつくることによって形成するが、それらの半導体素
子の電気的特性は製造プロセスの早い段階にわかる方が
望ましい。例えば、シリコントランジスタの製造プロセ
スにおいて、トランジスタのｈＦＥ（電流増幅率）の制
御は、通常、エミツタ領域形成工程での拡散処理時間の
変更により行われる。ｈＦＥ制御技術については、特公
昭５６ー６１４３特許公報に記載されている。
【０００３】すなわち、シリコントランジスタの製造プ
ロセスにおいて、ｈＦＥ制御のこれまでの方法は、図１
のプロセスフローチャートに示される。図１の各工程に
対応する工程断面図は、図２ないし図５に示される。プ
ロセスの初期段階として、図２に示すように、Ｎ型シリ
コンウエハ（基板）１の一主面表面にＰ型不純物拡散層
（領域）２を形成してこれをベース領域とする。４は酸
化または拡散プロセスによりウエハ表面に生成された熱
酸化膜（二酸化シリコン膜）である。ホトレジスト技術
により熱酸化膜の一部にエミツタ穴をあけたものをマス
クとして、図３に示すように、Ｎ型不純物拡散層（領
域）３を形成してこれをエミツタ領域とする。
ロセスにおいて、ｈＦＥ制御のこれまでの方法は、図１
のプロセスフローチャートに示される。図１の各工程に
対応する工程断面図は、図２ないし図５に示される。プ
ロセスの初期段階として、図２に示すように、Ｎ型シリ
コンウエハ（基板）１の一主面表面にＰ型不純物拡散層
（領域）２を形成してこれをベース領域とする。４は酸
化または拡散プロセスによりウエハ表面に生成された熱
酸化膜（二酸化シリコン膜）である。ホトレジスト技術
により熱酸化膜の一部にエミツタ穴をあけたものをマス
クとして、図３に示すように、Ｎ型不純物拡散層（領
域）３を形成してこれをエミツタ領域とする。
【０００４】図４に示すように、熱酸化膜４の一部にホ
トレジスト技術により電極穴５をあける。然る後にエミ
ツタ穴およびベース穴を通して半導体面に測定針を接触
させるとともに、コレクタ領域面（ウエハの裏面）を試
料台（コレクタ電極に接続）に接して素子の特性（ｈＦ
Ｅ）を検査する。ｈＦＥの値を素子の設計値に合わせる
ためには、Ｎ型不純物拡散層（エミツタ）３の深さ、す
なわち、ベース幅を調整することである。これは一般に
エミツタ拡散処理時間を変えることにより行われる。そ
の後、さらに図５に示すように、Ａｌ（アルミニウム）
電極８を形成することにより、素子の基本的な構造を完
成させる。この状態でｈＦＥ及びその他の電気的特性を
Ａｌ電極８を通して検査する。
トレジスト技術により電極穴５をあける。然る後にエミ
ツタ穴およびベース穴を通して半導体面に測定針を接触
させるとともに、コレクタ領域面（ウエハの裏面）を試
料台（コレクタ電極に接続）に接して素子の特性（ｈＦ
Ｅ）を検査する。ｈＦＥの値を素子の設計値に合わせる
ためには、Ｎ型不純物拡散層（エミツタ）３の深さ、す
なわち、ベース幅を調整することである。これは一般に
エミツタ拡散処理時間を変えることにより行われる。そ
の後、さらに図５に示すように、Ａｌ（アルミニウム）
電極８を形成することにより、素子の基本的な構造を完
成させる。この状態でｈＦＥ及びその他の電気的特性を
Ａｌ電極８を通して検査する。
【０００５】
【発明が解決しようとする課題】前述したトランジスタ
素子の形成方法およびｈＦＥの制御方法によれば、次の
ような問題がある。図１のプロセスにおける特性検査
（Ａ）でのｈＦＥ値は、図４に示す工程での測定針とベ
ースエミツタ面およびコレクタ面（ウエハ裏面）との接
触の不完全性に起因して、その測定精度は充分とはいえ
ないものがあり、また、その後のプロセスでの諸変動要
因により、例えばＡｌ電極を通しての最終の特性検査
（Ｂ）ではそのｈＦＥに変化した値がでることがある。
すなわち、前の特性検査（Ａ）で良品と判定された素子
ないしウエハであっても、後の検査（Ｂ）で不良とされ
る場合が生じることになる。
素子の形成方法およびｈＦＥの制御方法によれば、次の
ような問題がある。図１のプロセスにおける特性検査
（Ａ）でのｈＦＥ値は、図４に示す工程での測定針とベ
ースエミツタ面およびコレクタ面（ウエハ裏面）との接
触の不完全性に起因して、その測定精度は充分とはいえ
ないものがあり、また、その後のプロセスでの諸変動要
因により、例えばＡｌ電極を通しての最終の特性検査
（Ｂ）ではそのｈＦＥに変化した値がでることがある。
すなわち、前の特性検査（Ａ）で良品と判定された素子
ないしウエハであっても、後の検査（Ｂ）で不良とされ
る場合が生じることになる。
【０００６】また、トランジスタのｈＦＥ値を細区分し
てｈＦＥグレード分類をし、それぞれのグレードに対し
て顧客の要求に対応している場合が大半であり、その要
求グレードは顧客の求める目的に従って変化することも
多い。したがって特性検査（Ｂ）において、当初ねらっ
たｈＦＥ値（ｈＦＥグレード）が得られた場合でも、要
求の変化によりそれに対応できなくなることがある。
てｈＦＥグレード分類をし、それぞれのグレードに対し
て顧客の要求に対応している場合が大半であり、その要
求グレードは顧客の求める目的に従って変化することも
多い。したがって特性検査（Ｂ）において、当初ねらっ
たｈＦＥ値（ｈＦＥグレード）が得られた場合でも、要
求の変化によりそれに対応できなくなることがある。
【０００７】解決しようとする問題点は、半導体素子の
電極形成後では基本的な素子構造が一応完成しているた
めに、それ以後にｈＦＥ値を調整することが難しく、要
求の変化に対応できないことである。本発明は電極形成
後のウエハでも、ｈＦＥ値の調整を可能とする技術を提
供することにある。
電極形成後では基本的な素子構造が一応完成しているた
めに、それ以後にｈＦＥ値を調整することが難しく、要
求の変化に対応できないことである。本発明は電極形成
後のウエハでも、ｈＦＥ値の調整を可能とする技術を提
供することにある。
【０００８】
【課題を解決するための手段】本発明は、半導体基板の
一主面にベース・エミツタなどの不純物拡散領域を形成
し、この上にアルミニウムなどの電極を形成した後に基
板に対して電磁波を照射しながら、もしくは電磁波を照
射した後に、前記電極が損われない程度の温度で熱処理
を行なうことにより、上記拡散領域の不純物の拡がりを
変位させて半導体素子の電気的特性を制御することを特
徴とするものである。上記方法において、電磁波の照射
は電子加速器を使用してγ線を照射し、もしくは照射し
た後に４００℃ないし６００℃の温度範囲でその温度お
よび時間を調整するものである。あるいは電磁波照射
は、Ｘ線発生装置を使用して照射しながら、もしくは、
照射した後に４００℃ないし６００℃の温度範囲でその
温度および時間を調節するものである。かかる手段をと
ることによって、シリコン結晶格子間の結合力が低下
し、不純物原子が動き易い状態となり、比較的低い温度
による熱処理で不純物拡散層を変位させ、電極形成後で
あってもｈＦＥ値の調整が容易となる。
一主面にベース・エミツタなどの不純物拡散領域を形成
し、この上にアルミニウムなどの電極を形成した後に基
板に対して電磁波を照射しながら、もしくは電磁波を照
射した後に、前記電極が損われない程度の温度で熱処理
を行なうことにより、上記拡散領域の不純物の拡がりを
変位させて半導体素子の電気的特性を制御することを特
徴とするものである。上記方法において、電磁波の照射
は電子加速器を使用してγ線を照射し、もしくは照射し
た後に４００℃ないし６００℃の温度範囲でその温度お
よび時間を調整するものである。あるいは電磁波照射
は、Ｘ線発生装置を使用して照射しながら、もしくは、
照射した後に４００℃ないし６００℃の温度範囲でその
温度および時間を調節するものである。かかる手段をと
ることによって、シリコン結晶格子間の結合力が低下
し、不純物原子が動き易い状態となり、比較的低い温度
による熱処理で不純物拡散層を変位させ、電極形成後で
あってもｈＦＥ値の調整が容易となる。
【０００９】
【実施例】図６は本発明による半導体素子の製造方法の
一実施例における主要工程の断面図である。この主要工
程に先立って、従来の製造プロセス（図１を参照）に従
って、ベース領域、エミツタ領域の形成、電極穴を通し
て特性検査（Ａ）、Ａｌ電極形成後の特性検査（Ｂ）を
図７の前半プロセスに示すように、各工程を完了する。
このときのウエハ１に対して、図６に示すように、γ線
（またはＸ線）などの電磁波９を照射する。この電磁波
照射は、例えばコバルト６０をγ線源とする電子加速器
を使用し、同時に照射マスクを使用してγ線に代りＸ線
発生装置を使用してＸ線を照射してもよい。電磁波の照
射強度、照射時間は半導体素子のｈＦＥ特性の設計値を
得るに必要なだけ制御される。
一実施例における主要工程の断面図である。この主要工
程に先立って、従来の製造プロセス（図１を参照）に従
って、ベース領域、エミツタ領域の形成、電極穴を通し
て特性検査（Ａ）、Ａｌ電極形成後の特性検査（Ｂ）を
図７の前半プロセスに示すように、各工程を完了する。
このときのウエハ１に対して、図６に示すように、γ線
（またはＸ線）などの電磁波９を照射する。この電磁波
照射は、例えばコバルト６０をγ線源とする電子加速器
を使用し、同時に照射マスクを使用してγ線に代りＸ線
発生装置を使用してＸ線を照射してもよい。電磁波の照
射強度、照射時間は半導体素子のｈＦＥ特性の設計値を
得るに必要なだけ制御される。
【００１０】上記電磁波照射をしながら、もしくは電磁
波照射後に、Ａｌ電極が損傷しない程度の温度、すなわ
ち、４００℃〜６００℃の範囲内でその温度、時間を適
当に選びながら加熱処理を行なう。このような電磁波照
射と熱処理は同時に、または交互に繰り返し行なうよう
にする。また、照射マスクを使い、ｈＦＥのずれた部分
のみを修正するように照射を行ない、生産要求に見合っ
たペレット数のみｈＦＥを変えるように行なう。図７は
後半のプロセスに本発明による電磁波照射工程と熱処理
工程とを含め特性（ｈＦＥ）検査（Ｃ）を加えたフロー
チャート図を示すものである。
波照射後に、Ａｌ電極が損傷しない程度の温度、すなわ
ち、４００℃〜６００℃の範囲内でその温度、時間を適
当に選びながら加熱処理を行なう。このような電磁波照
射と熱処理は同時に、または交互に繰り返し行なうよう
にする。また、照射マスクを使い、ｈＦＥのずれた部分
のみを修正するように照射を行ない、生産要求に見合っ
たペレット数のみｈＦＥを変えるように行なう。図７は
後半のプロセスに本発明による電磁波照射工程と熱処理
工程とを含め特性（ｈＦＥ）検査（Ｃ）を加えたフロー
チャート図を示すものである。
【００１１】
【発明の効果】以上説明したように、本発明の半導体素
子の製造方法によれば、Ａｌ電極を形成した後におい
て、ウエハに照射された電磁波により、半導体結晶構造
中の不純物原子が動き易い状態になっており、さらに熱
処理を行なうことにより、不純物拡散が促進される。そ
の結果、ベース幅も変化し、ｈＦＥ値の微調整が電極形
成後においても可能となる。
子の製造方法によれば、Ａｌ電極を形成した後におい
て、ウエハに照射された電磁波により、半導体結晶構造
中の不純物原子が動き易い状態になっており、さらに熱
処理を行なうことにより、不純物拡散が促進される。そ
の結果、ベース幅も変化し、ｈＦＥ値の微調整が電極形
成後においても可能となる。
【００１２】前記した理由により、ｈＦＥの狙いはずれ
のウエハ（不良ウエハ）の救済ができるとともに、当初
の要求に対して狙い通りの特性をもった素子が得られた
場合であっても、後からの顧客の要求の変更に対して
も、当該ウエハが当面の生産に寄与できるケースでも同
様に対応できる。しかも新たのウエハを着工することな
く、短い納期に際しても充分に対応できるものである。
のウエハ（不良ウエハ）の救済ができるとともに、当初
の要求に対して狙い通りの特性をもった素子が得られた
場合であっても、後からの顧客の要求の変更に対して
も、当該ウエハが当面の生産に寄与できるケースでも同
様に対応できる。しかも新たのウエハを着工することな
く、短い納期に際しても充分に対応できるものである。
【図１】トランジスタの従来の製造プロセスの例を示す
フローチャート図である。
フローチャート図である。
【図２】トランジスタの製造プロセスにおけるベース形
成時の工程断面図である。
成時の工程断面図である。
【図３】トランジスタの製造プロセスにおけるエミツタ
形成時の工程断面図である。
形成時の工程断面図である。
【図４】トランジスタの製造プロセスにおける電極穴を
通しての特性検査（Ａ）時の工程断面図である。
通しての特性検査（Ａ）時の工程断面図である。
【図５】トランジスタの製造プロセスにおけるＡｌ電極
形成後の特性検査（Ｂ）時の工程断面図である。
形成後の特性検査（Ｂ）時の工程断面図である。
【図６】本発明の一実施例の主要工程断面図である。
【図７】本発明の一実施例の主要工程を含むトランジス
タ製造プロセスのフローチャート図（一部省略）であ
る。
タ製造プロセスのフローチャート図（一部省略）であ
る。
１ Ｎ型シリコン基板（ウエハ） ２ Ｐ型不純物（ベース）拡散層 ３ Ｎ型不純物（エミツタ）拡散層 ４ 熱酸化膜 ５ 電極穴 ６ エミツタ・ベース接合 ７ ベース・コレクタの接合 ８ Ａｌ電極 ９ 電磁波
Claims (3)
- 【請求項１】 半導体基板の一主面に不純物拡散領域を
形成し、上記不純物拡散領域表面に抵抗接続する電極を
形成した後において、基板に対して電磁波を照射しなが
ら、もしくは電磁波を照射した後に、前記電極が損われ
ない程度の温度で熱処理を行なうことにより、上記拡散
領域の不純物の拡がりを変位させて半導体素子の電気的
特性を制御することを特徴とする半導体素子の製造方
法。 - 【請求項２】 請求項１の半導体素子の製造方法におい
て、電磁波照射は電子加速器を使用してγ線を照射し、
もしくは照射した後に４００℃ないし６００℃の温度範
囲でその温度および時間を調節する。 - 【請求項３】 請求項１の半導体素子の製造方法におい
て、電磁波照射はＸ線発生装置を使用して、照射しなが
らもしくは照射した後に４００℃ないし６００℃の温度
範囲でその温度および時間を調節する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3216899A JPH0555157A (ja) | 1991-08-28 | 1991-08-28 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3216899A JPH0555157A (ja) | 1991-08-28 | 1991-08-28 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555157A true JPH0555157A (ja) | 1993-03-05 |
Family
ID=16695661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3216899A Pending JPH0555157A (ja) | 1991-08-28 | 1991-08-28 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555157A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5819152A (en) * | 1994-11-08 | 1998-10-06 | Nisca Corporation | Compact automatic document feeder with compact document reversing device |
| US6206359B1 (en) | 1997-11-17 | 2001-03-27 | Konica Corporation | Auto document feeder |
-
1991
- 1991-08-28 JP JP3216899A patent/JPH0555157A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5819152A (en) * | 1994-11-08 | 1998-10-06 | Nisca Corporation | Compact automatic document feeder with compact document reversing device |
| US6206359B1 (en) | 1997-11-17 | 2001-03-27 | Konica Corporation | Auto document feeder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017508A (en) | Method of annealing fully-fabricated, radiation damaged semiconductor devices | |
| JPS61500753A (ja) | 導電性シリコンサブストレ−トを製造する方法 | |
| JPS6066814A (ja) | 半導体デバイスの製造方法 | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| JPH11145147A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN1965391A (zh) | 制造半导体器件的方法和设备 | |
| US6754553B2 (en) | Implant monitoring using multiple implanting and annealing steps | |
| JPH0555157A (ja) | 半導体素子の製造方法 | |
| JPH10261704A (ja) | 半導体装置及びその製造方法 | |
| JPH0529241A (ja) | 半導体素子の製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPH0456456B2 (ja) | ||
| JP2004039776A (ja) | 温度測定方法および装置温度の管理方法 | |
| JPH08148501A (ja) | シリコン半導体装置の製造方法 | |
| JPS6151930A (ja) | 半導体装置の製造方法 | |
| JPH0555242A (ja) | 半導体素子の製造方法 | |
| JPH1098004A (ja) | 半導体装置およびその製造方法 | |
| JP2695131B2 (ja) | 半導体装置の製造方法 | |
| JP4045642B2 (ja) | 半導体デバイスの製造方法 | |
| KR19990029502A (ko) | 반도체장치의 제조방법 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JP3342339B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0590280A (ja) | 半導体装置の製造方法 | |
| JPS61292318A (ja) | 半導体装置の製造方法 | |
| JPH0494545A (ja) | バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
| A977 | Report on retrieval |
Effective date: 20081113 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20090310 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090312 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20140319 |