JPH0554480B2 - - Google Patents
Info
- Publication number
- JPH0554480B2 JPH0554480B2 JP61032488A JP3248886A JPH0554480B2 JP H0554480 B2 JPH0554480 B2 JP H0554480B2 JP 61032488 A JP61032488 A JP 61032488A JP 3248886 A JP3248886 A JP 3248886A JP H0554480 B2 JPH0554480 B2 JP H0554480B2
- Authority
- JP
- Japan
- Prior art keywords
- steering control
- control circuit
- steering
- control circuits
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 43
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D1/00—Control of position, course or altitude of land, water, air, or space vehicles, e.g. automatic pilot
- G05D1/0055—Control of position, course or altitude of land, water, air, or space vehicles, e.g. automatic pilot with safety arrangements
- G05D1/0077—Control of position, course or altitude of land, water, air, or space vehicles, e.g. automatic pilot with safety arrangements using redundant signals or controls
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D1/00—Control of position, course or altitude of land, water, air, or space vehicles, e.g. automatic pilot
- G05D1/02—Control of position or course in two dimensions
- G05D1/0206—Control of position or course in two dimensions specially adapted to water vehicles
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、装置内の制御回路の一部又は全部が
２重化された船舶用自動操舵装置に関し、特に両
制御回路間の各種設定値やデータ等の受け渡しと
データの保存ができるようになした船舶用自動操
舵装置に関する。
２重化された船舶用自動操舵装置に関し、特に両
制御回路間の各種設定値やデータ等の受け渡しと
データの保存ができるようになした船舶用自動操
舵装置に関する。
従来、この種の船舶用自動操舵装置としては、
例えば第２図に示すようなものがある。
例えば第２図に示すようなものがある。
この第２図は、装置内の制御回路の主要部が２
重化された従来の船舶用自動操舵装置のブロツク
図を示す。同図において、BUSは平行配線式共
通バス線、１１，１２はCPU，１２，２２は
ROM，１３，２３はRAM，１４，２４は入出
力コントローラ、１５，２５はＤ／Ａコンバー
タ、１６，２６はラダーサーボアンプで、これら
はそれぞれ第１の操舵制御回路１０及び第２の操
舵制御回路２０を構成している。これらの操舵制
御回路１０，２０は、船舶用自動操舵装置の制御
回路の主要部分であり、一方の制御回路が故障し
ても、他方の制御回路に切り替えて操舵が続行で
きるように、ハードウエアを２重化し、信頼性を
高めている。３０は表示・設定部で、図示せず
も、船舶用自動操舵装置の上面パネルに設置さ
れ、汎用表示器３１及びキーボード３２等が配置
されている。この表示・設定部３０は、操舵制御
回路１０，２０のどちらか一方が作動している時
に電源が供給され、その作動している側の操舵制
御回路からのコントロールにより機能するように
構成されており、針路設定、舵角制限、オフコー
スアラーム設定及び船速パルスレート設定など本
装置が保有している各機能に関する設定は、この
表示・設定部３０で行われる。また当蛇、舵角比
及び天候調整などの自動操舵における各種制御パ
ラメータは、船体の形状や積荷の状態及び天候等
に応じて随時設定を変える必要があり、これらの
設定も、表示・設定部３０で行われる。但し、舵
角に対する船体の応答などからこれらの制御パラ
メータを自動的に推定するように構成されている
船舶用自動操舵装置の場合には、これらの設定は
不要で、船体の形状や積荷の状況等を考慮した省
エネルギー操舵が自動的に行われる。
重化された従来の船舶用自動操舵装置のブロツク
図を示す。同図において、BUSは平行配線式共
通バス線、１１，１２はCPU，１２，２２は
ROM，１３，２３はRAM，１４，２４は入出
力コントローラ、１５，２５はＤ／Ａコンバー
タ、１６，２６はラダーサーボアンプで、これら
はそれぞれ第１の操舵制御回路１０及び第２の操
舵制御回路２０を構成している。これらの操舵制
御回路１０，２０は、船舶用自動操舵装置の制御
回路の主要部分であり、一方の制御回路が故障し
ても、他方の制御回路に切り替えて操舵が続行で
きるように、ハードウエアを２重化し、信頼性を
高めている。３０は表示・設定部で、図示せず
も、船舶用自動操舵装置の上面パネルに設置さ
れ、汎用表示器３１及びキーボード３２等が配置
されている。この表示・設定部３０は、操舵制御
回路１０，２０のどちらか一方が作動している時
に電源が供給され、その作動している側の操舵制
御回路からのコントロールにより機能するように
構成されており、針路設定、舵角制限、オフコー
スアラーム設定及び船速パルスレート設定など本
装置が保有している各機能に関する設定は、この
表示・設定部３０で行われる。また当蛇、舵角比
及び天候調整などの自動操舵における各種制御パ
ラメータは、船体の形状や積荷の状態及び天候等
に応じて随時設定を変える必要があり、これらの
設定も、表示・設定部３０で行われる。但し、舵
角に対する船体の応答などからこれらの制御パラ
メータを自動的に推定するように構成されている
船舶用自動操舵装置の場合には、これらの設定は
不要で、船体の形状や積荷の状況等を考慮した省
エネルギー操舵が自動的に行われる。
第２図の如く構成された船舶用自動操舵装置を
起動する場合には、最初に２重化された操舵制御
回路１０，２０のどちらを使用するかを、スイツ
チ等（図示せず）で選択する。今、仮に第１の操
舵制御回路１０側が選択された場合について説明
すると、起動時に、CPU１１はROM１２から上
述した各種設定値の初期値を読み込んで、RAM
１３内の各設定値の格納エリアにセツトした後、
ROM１２内のプログラムに従つて操舵に関する
演算や制御を開始し、自動操舵時には、ラダーサ
ーボアンプ１６への舵角命令をＤ／Ａコンバータ
１５を経由して送出する。一方、表示・設定部３
０で新しい設定値の入力が行われると、CPU１
１は入出力コントローラ１４を経由して、その設
定値を読み込み、RAM１３内に格納されている
それ迄の設定値と置き換える。また舵角比、当舵
等の自動操舵における制御パラメータの設定値の
変更が行われるか、又は新しい推定値が得られる
と、CPU１１はRAM１３内に格納されているそ
れ迄の推定値と置き換える。
起動する場合には、最初に２重化された操舵制御
回路１０，２０のどちらを使用するかを、スイツ
チ等（図示せず）で選択する。今、仮に第１の操
舵制御回路１０側が選択された場合について説明
すると、起動時に、CPU１１はROM１２から上
述した各種設定値の初期値を読み込んで、RAM
１３内の各設定値の格納エリアにセツトした後、
ROM１２内のプログラムに従つて操舵に関する
演算や制御を開始し、自動操舵時には、ラダーサ
ーボアンプ１６への舵角命令をＤ／Ａコンバータ
１５を経由して送出する。一方、表示・設定部３
０で新しい設定値の入力が行われると、CPU１
１は入出力コントローラ１４を経由して、その設
定値を読み込み、RAM１３内に格納されている
それ迄の設定値と置き換える。また舵角比、当舵
等の自動操舵における制御パラメータの設定値の
変更が行われるか、又は新しい推定値が得られる
と、CPU１１はRAM１３内に格納されているそ
れ迄の推定値と置き換える。
尚、選択されていない側の第２の操舵制御回路
２０には、電源が供給されず非作動状態になつて
いる。
２０には、電源が供給されず非作動状態になつて
いる。
ところで、第１の操舵制御回路１０で操舵を行
つている途中に、第１の操舵制御回路１０に故障
が発生した等の理由により、第２の操舵制御回路
２０側への切り替えが行われると、第１の操舵制
御回路１０は電源がオフされるとともに、第２の
操舵制御回路２０に電源が供給され、CPU２１
が起動されて針路設定、舵角制限等の各種設定値
や舵角比、当舵等の自動操舵における各種制御パ
ラメータは、全てROM２２内の初期値にセツト
される。このため、切り替え以前に初期値と異な
る値に設定されていた各種設置値や制御パラメー
タは、操舵制御回路の切り替えを行うと全て失わ
れる。このため、操舵制御回路の切り替え時に
は、これらの設定を再度やり直す必要があり、ま
た自動操舵における各種制御パラメータが初期値
に戻つてしまうことにより、再度制御パラメータ
の設定が行われるか、又は正しい推定値が得られ
る迄は、保針ならびに変針性能が悪化し、省エネ
ルギー操舵も行えなくなるなどの重大な欠点を有
していた。
つている途中に、第１の操舵制御回路１０に故障
が発生した等の理由により、第２の操舵制御回路
２０側への切り替えが行われると、第１の操舵制
御回路１０は電源がオフされるとともに、第２の
操舵制御回路２０に電源が供給され、CPU２１
が起動されて針路設定、舵角制限等の各種設定値
や舵角比、当舵等の自動操舵における各種制御パ
ラメータは、全てROM２２内の初期値にセツト
される。このため、切り替え以前に初期値と異な
る値に設定されていた各種設置値や制御パラメー
タは、操舵制御回路の切り替えを行うと全て失わ
れる。このため、操舵制御回路の切り替え時に
は、これらの設定を再度やり直す必要があり、ま
た自動操舵における各種制御パラメータが初期値
に戻つてしまうことにより、再度制御パラメータ
の設定が行われるか、又は正しい推定値が得られ
る迄は、保針ならびに変針性能が悪化し、省エネ
ルギー操舵も行えなくなるなどの重大な欠点を有
していた。
従つて、操舵制御回路の切り替えにかかわら
ず、最新の設定値や制御パラメータ等が継続して
使用できるようにするために、装置の作動時には
２重化された操舵制御回路の両方に電源を供給
し、選択されている側の操舵制御回路から、選択
されずに待機している操舵制御回路へ必要なデー
タを随時送信するように構成する必要があつた。
このような構成の一実施例を第３図に示す。
ず、最新の設定値や制御パラメータ等が継続して
使用できるようにするために、装置の作動時には
２重化された操舵制御回路の両方に電源を供給
し、選択されている側の操舵制御回路から、選択
されずに待機している操舵制御回路へ必要なデー
タを随時送信するように構成する必要があつた。
このような構成の一実施例を第３図に示す。
第３図において、装置の作動時には、両方の操
舵制御回路１０，２０に電源が供給され、２つの
操舵制御回路１０，２０の間で必要なデータを送
受信できるように、入出力コントローラ１４，２
４の間にデータ交換用の信号線SLが設けられて
おり、それ以外については第２図と同じ構成にな
つている。従つて、それ等に就いては、第２図と
同一符号を付し、詳細説明は省略する。
舵制御回路１０，２０に電源が供給され、２つの
操舵制御回路１０，２０の間で必要なデータを送
受信できるように、入出力コントローラ１４，２
４の間にデータ交換用の信号線SLが設けられて
おり、それ以外については第２図と同じ構成にな
つている。従つて、それ等に就いては、第２図と
同一符号を付し、詳細説明は省略する。
また、図示せずも、装置の作動中に停電があつ
ても、最新の設定値や制御パラメータが失われな
いように、作動中の電源は、バツテリーでバツク
アツプされている。
ても、最新の設定値や制御パラメータが失われな
いように、作動中の電源は、バツテリーでバツク
アツプされている。
しかしながら、第３図に示すような従来の船舶
用自動操舵装置にあつては、２重化された操舵制
御回路の切り替え時に、最新の設定値や制御パラ
メータ等を２つの操舵制御回路間で受け渡すため
に、２重化された操舵制御回路の両方に電源を供
給し、さらに作動中に停電があつてもデータが失
われないように、作動中の電源をバツテリーでバ
ツクアツプするようになつているため、作動中
は、待機側の操舵制御回路にも電源が供給される
ことによる消費電力の増加や、２重化した操舵制
御回路の両方が通電されているため、両方の操舵
制御回路の劣化が同時に進行し、作動側の操舵制
御回路のみ通電される方式と比較して、信頼性が
低下すること、さらに装置全体の電源をオフにし
た場合には、最新の設定地や制御パラメータ等が
失われてしまうという問題点があつた。
用自動操舵装置にあつては、２重化された操舵制
御回路の切り替え時に、最新の設定値や制御パラ
メータ等を２つの操舵制御回路間で受け渡すため
に、２重化された操舵制御回路の両方に電源を供
給し、さらに作動中に停電があつてもデータが失
われないように、作動中の電源をバツテリーでバ
ツクアツプするようになつているため、作動中
は、待機側の操舵制御回路にも電源が供給される
ことによる消費電力の増加や、２重化した操舵制
御回路の両方が通電されているため、両方の操舵
制御回路の劣化が同時に進行し、作動側の操舵制
御回路のみ通電される方式と比較して、信頼性が
低下すること、さらに装置全体の電源をオフにし
た場合には、最新の設定地や制御パラメータ等が
失われてしまうという問題点があつた。
本発明は、このような従来の問題点に着目して
なされたもので、その手段は、操舵制御回路１
０，２０の一部または全部を２重に装備した船舶
用自動操舵装置において、２重化された上記操舵
制御回路１０，２０のコントロールによりどちら
からも書き込み及び読み出しが行えるように構成
された不揮発メモリ４０を設ける構成とした。
なされたもので、その手段は、操舵制御回路１
０，２０の一部または全部を２重に装備した船舶
用自動操舵装置において、２重化された上記操舵
制御回路１０，２０のコントロールによりどちら
からも書き込み及び読み出しが行えるように構成
された不揮発メモリ４０を設ける構成とした。
また、更に操舵制御回路１０，２０の一部また
は全部を２重に装備した船舶用自動操舵装置にお
いて、２重化された上記操舵制御回路１０，２０
のコントロールによりどちらからも書き込み及び
読み出しが行えるように構成された不揮発メモリ
４０を設けると共に、上記２重化された操舵制御
回路１０，２０の内部にそれぞれ各操舵制御回路
専用の不揮発メモリ１７，２７を設ける構成とし
た。
は全部を２重に装備した船舶用自動操舵装置にお
いて、２重化された上記操舵制御回路１０，２０
のコントロールによりどちらからも書き込み及び
読み出しが行えるように構成された不揮発メモリ
４０を設けると共に、上記２重化された操舵制御
回路１０，２０の内部にそれぞれ各操舵制御回路
専用の不揮発メモリ１７，２７を設ける構成とし
た。
上述の本発明の構成によれば、２重化された操
舵制御回路１０，２０のコントロールによりどち
らからも書き込み及び読み出しが行えるように構
成された不揮発メモリ４０を設けるようにしたの
で、この不揮発メモリ４０に、選択された側の操
舵制御回路から常に最新の設置値や制御パラメー
タ等を書き込んでおき、選択された操舵制御回路
が切り替えられた場合は、最初にこの不揮発メモ
リ４０からこれらのデータを読み出して各データ
の初期値として使用することにより、２重化され
た操舵制御回路の切り替え、装置全体の電源オフ
または停電等にかかわらず、作動時には常に最新
の設置値や、制御パラメータ等を使用することが
できる。従つて、２重化された操舵制御回路の切
り替えによる操作性の低下や、切り替え後の操舵
性能の一時的悪化がなく、信頼性を向上させ得
る。また、選択された側の操舵制御回路にのみ電
源が供給されていればよいので、消費電力の増加
や、待機側の通電による劣化の進行がなく、電源
のバツテリーによるバツクアツプの必要もない。
舵制御回路１０，２０のコントロールによりどち
らからも書き込み及び読み出しが行えるように構
成された不揮発メモリ４０を設けるようにしたの
で、この不揮発メモリ４０に、選択された側の操
舵制御回路から常に最新の設置値や制御パラメー
タ等を書き込んでおき、選択された操舵制御回路
が切り替えられた場合は、最初にこの不揮発メモ
リ４０からこれらのデータを読み出して各データ
の初期値として使用することにより、２重化され
た操舵制御回路の切り替え、装置全体の電源オフ
または停電等にかかわらず、作動時には常に最新
の設置値や、制御パラメータ等を使用することが
できる。従つて、２重化された操舵制御回路の切
り替えによる操作性の低下や、切り替え後の操舵
性能の一時的悪化がなく、信頼性を向上させ得
る。また、選択された側の操舵制御回路にのみ電
源が供給されていればよいので、消費電力の増加
や、待機側の通電による劣化の進行がなく、電源
のバツテリーによるバツクアツプの必要もない。
また、本発明の構成によれば、上記不揮発メモ
リ４０のほか、２重化された操舵制御回路１０，
２０の内部にそれぞれ各操舵制御回路専用の不揮
発メモリ１７，２７を設けるようにしたので、こ
れら専用の不揮発メモリ１７，２７に上記共通の
不揮発メモリ４０内のデータを常にコピーするこ
とができ、上記共通の不揮発メモリ４０が万一故
障したとしても、そのバツクアツプを行うことが
可能となる。
リ４０のほか、２重化された操舵制御回路１０，
２０の内部にそれぞれ各操舵制御回路専用の不揮
発メモリ１７，２７を設けるようにしたので、こ
れら専用の不揮発メモリ１７，２７に上記共通の
不揮発メモリ４０内のデータを常にコピーするこ
とができ、上記共通の不揮発メモリ４０が万一故
障したとしても、そのバツクアツプを行うことが
可能となる。
以下、本発明の一実施例を第１図に基づいて説
明する。尚、以下の説明は、本発明の主要部に就
いてのみであるが、その他の構成は第２図におい
て説明した従来例と同様なので、その説明は省略
する。
明する。尚、以下の説明は、本発明の主要部に就
いてのみであるが、その他の構成は第２図におい
て説明した従来例と同様なので、その説明は省略
する。
第１図において、４０は不揮発メモリで、第１
の操舵制御回路１０または第２の操舵制御回路２
０のどちらかが選択され作動状態になつていれば
電源が供給され、その選択された操舵制御回路か
らのコントロールにより、不揮発メモリ４０にデ
ータの書き込み及びそれよりデータの読み出しが
できるように構成されている。また１７及び２７
は各操舵制御回路１０，２０内で専用に使用され
る不揮発メモリで、不揮発メモリ４０が万一故障
した場合に、その機能を補完する目的で設けられ
ている。
の操舵制御回路１０または第２の操舵制御回路２
０のどちらかが選択され作動状態になつていれば
電源が供給され、その選択された操舵制御回路か
らのコントロールにより、不揮発メモリ４０にデ
ータの書き込み及びそれよりデータの読み出しが
できるように構成されている。また１７及び２７
は各操舵制御回路１０，２０内で専用に使用され
る不揮発メモリで、不揮発メモリ４０が万一故障
した場合に、その機能を補完する目的で設けられ
ている。
今、仮に第１の操舵制御回路１０が使用される
ように選択されていたとすると、その第１の
CPU１１は、操舵に関する演算や制御を行い、
同時に表示・設定部３０をコントロールする。ま
た第１のCPU１１は、針路設定値、舵角制限値
等の操舵に関する各種設定値や当舵、舵角比及び
天候調整等の各種制御パラメータなどのデータ
が、更新されるたびに、そのデータを不揮発メモ
リ４０に書き込んでおく。例えば、表示・設定部
３０で各種設定値が変更されると、第１のCPU
１１は不揮発メモリ４０の相当するデータエリア
に、その新しい設定値を書き込む。また制御パラ
メータの設定が変更されるか、または新しい推定
値が得られた場合にも、同様に不揮発メモリ４０
の相当するデータエリアにその新しい推定値を書
き込む。また、第１のCPU１１は不揮発メモリ
１７に不揮発メモリ４０内のデータを常にコピー
しておく。このように不揮発メモリ４０に最新の
設定値や制御パラメータが常に保存されている状
態で、第１の操舵制御回路が１０から第２の操舵
制御回路２０に切り替えられると、第１の操舵制
御回路１０の電源はオフになり、第２の操舵制御
回路２０に電源が供給され、その第２のCPU２
１が操舵に関する演算や制御を開始し、同時に表
示・設定部３０をコントロールするようになる。
この場合、不揮発メモリ４０は、CPU２１から
書き込み及び読み出しができるようになつている
ので、CPU２１が各種設定値や制御パラメータ
を不揮発メモリ４０から読み出すことにより、切
り替え前迄の最新の設定値やデータを切り替え後
も継続して使用することができる。また、この設
定値や制御パラメータが更新された場合には、
CPU２１はその都度不揮発メモリ４０内の対応
するデータを書き換えておく。またCPU２１は
不揮発メモリ２７に不揮発メモリ４０内のデータ
を常にコピーしておく。
ように選択されていたとすると、その第１の
CPU１１は、操舵に関する演算や制御を行い、
同時に表示・設定部３０をコントロールする。ま
た第１のCPU１１は、針路設定値、舵角制限値
等の操舵に関する各種設定値や当舵、舵角比及び
天候調整等の各種制御パラメータなどのデータ
が、更新されるたびに、そのデータを不揮発メモ
リ４０に書き込んでおく。例えば、表示・設定部
３０で各種設定値が変更されると、第１のCPU
１１は不揮発メモリ４０の相当するデータエリア
に、その新しい設定値を書き込む。また制御パラ
メータの設定が変更されるか、または新しい推定
値が得られた場合にも、同様に不揮発メモリ４０
の相当するデータエリアにその新しい推定値を書
き込む。また、第１のCPU１１は不揮発メモリ
１７に不揮発メモリ４０内のデータを常にコピー
しておく。このように不揮発メモリ４０に最新の
設定値や制御パラメータが常に保存されている状
態で、第１の操舵制御回路が１０から第２の操舵
制御回路２０に切り替えられると、第１の操舵制
御回路１０の電源はオフになり、第２の操舵制御
回路２０に電源が供給され、その第２のCPU２
１が操舵に関する演算や制御を開始し、同時に表
示・設定部３０をコントロールするようになる。
この場合、不揮発メモリ４０は、CPU２１から
書き込み及び読み出しができるようになつている
ので、CPU２１が各種設定値や制御パラメータ
を不揮発メモリ４０から読み出すことにより、切
り替え前迄の最新の設定値やデータを切り替え後
も継続して使用することができる。また、この設
定値や制御パラメータが更新された場合には、
CPU２１はその都度不揮発メモリ４０内の対応
するデータを書き換えておく。またCPU２１は
不揮発メモリ２７に不揮発メモリ４０内のデータ
を常にコピーしておく。
以上のように、不揮発メモリ４０を２つの操舵
制御回路１０及び２０の間のデータ受け渡し用に
設けたので、第１の操舵制御回路１０又は第２の
操舵制御回路２０に切り替えても、常に最新の設
定値や制御パラメータ等のデータが継続して使用
できるため、操舵制御回路の切り替え時に、設定
をやり直したり、制御パラメータの再設定や再推
定を行う必要がなく、操舵を行つていない待機側
の操舵制御回路の電源がオフされていても、操舵
制御回路の切り替えによる機能低下のないシステ
ムが構成できる。また、最新設定値や制御パラメ
ータが不揮発メモリ４０に書き込まれているた
め、電源がオフされたり、作動中に停電があつて
も、これらのデータは保存され、再起動時には、
操舵制御回路の切り替え時と同様に最新の設定値
や制御パラメータ等が継続して使用できる。さら
に、不揮発メモリ４０が万一故障しても、各操舵
制御回路１０，２０内の専用不揮発メモリ１７，
２７に不揮発メモリ４０のデータがコピーされて
いるため、そのデータを使用して操舵が行える。
制御回路１０及び２０の間のデータ受け渡し用に
設けたので、第１の操舵制御回路１０又は第２の
操舵制御回路２０に切り替えても、常に最新の設
定値や制御パラメータ等のデータが継続して使用
できるため、操舵制御回路の切り替え時に、設定
をやり直したり、制御パラメータの再設定や再推
定を行う必要がなく、操舵を行つていない待機側
の操舵制御回路の電源がオフされていても、操舵
制御回路の切り替えによる機能低下のないシステ
ムが構成できる。また、最新設定値や制御パラメ
ータが不揮発メモリ４０に書き込まれているた
め、電源がオフされたり、作動中に停電があつて
も、これらのデータは保存され、再起動時には、
操舵制御回路の切り替え時と同様に最新の設定値
や制御パラメータ等が継続して使用できる。さら
に、不揮発メモリ４０が万一故障しても、各操舵
制御回路１０，２０内の専用不揮発メモリ１７，
２７に不揮発メモリ４０のデータがコピーされて
いるため、そのデータを使用して操舵が行える。
尚、上記実施例では、表示・設定部３０を操舵
制御回路１０及び２０の両方から切り替えて使用
したが、各操舵制御回路それぞれに専用の表示・
設定部を設けてもよいし、不揮発メモリ４０は各
操舵制御回路の入出力コントローラを経由せず
に、各操舵制御回路のバス線BUSに直接接続し
てもよい。さらに不揮発メモリ４０の故障を考慮
する必要が無い場合には、各操舵制御回路内の専
用不揮発メモリ１７及び２７を設けなくてもよ
い。
制御回路１０及び２０の両方から切り替えて使用
したが、各操舵制御回路それぞれに専用の表示・
設定部を設けてもよいし、不揮発メモリ４０は各
操舵制御回路の入出力コントローラを経由せず
に、各操舵制御回路のバス線BUSに直接接続し
てもよい。さらに不揮発メモリ４０の故障を考慮
する必要が無い場合には、各操舵制御回路内の専
用不揮発メモリ１７及び２７を設けなくてもよ
い。
以上のように、本発明によれば、操舵制御回路
が２重化された船舶用自動操舵装置において、操
舵制御回路間のデータ受け渡しと保存用に、共用
の不揮発メモリを設けることにより、２重化され
た操舵制御回路の切り替え、装置全体の電源オ
フ、または停電等にかかわりなく、作動時には常
に最新の設定値や制御パラメータを使用すること
ができ、操舵制御回路が２重化されていても消費
電力の増加や操作性の低下及び操舵制御回路の切
り替えの後の操舵性能の一時的悪化等がない。
が２重化された船舶用自動操舵装置において、操
舵制御回路間のデータ受け渡しと保存用に、共用
の不揮発メモリを設けることにより、２重化され
た操舵制御回路の切り替え、装置全体の電源オ
フ、または停電等にかかわりなく、作動時には常
に最新の設定値や制御パラメータを使用すること
ができ、操舵制御回路が２重化されていても消費
電力の増加や操作性の低下及び操舵制御回路の切
り替えの後の操舵性能の一時的悪化等がない。
また、非選択側の操舵制御回路を他の用途、例
えば、選択側の操舵制御回路の異常検出用などに
使用するために作動させておく場合でも、不揮発
メモリが設けられていれば、非選択側の操舵制御
回路は、選択側の操舵制御回路からの設定値等の
更新データを受信する必要がなくなり、各操舵制
御回路はそれぞれ独立に動作することができ、シ
ステムを簡単化できる。
えば、選択側の操舵制御回路の異常検出用などに
使用するために作動させておく場合でも、不揮発
メモリが設けられていれば、非選択側の操舵制御
回路は、選択側の操舵制御回路からの設定値等の
更新データを受信する必要がなくなり、各操舵制
御回路はそれぞれ独立に動作することができ、シ
ステムを簡単化できる。
更に、各操舵制御回路に専用の不揮発メモリを
設けた場合は、共通の不揮発メモリが万一故障し
ても、そのバツクアツプができる。
設けた場合は、共通の不揮発メモリが万一故障し
ても、そのバツクアツプができる。
第１図は本発明による船舶用自動操舵装置の一
実施例を示すブロツク図、第２図は制御回路が２
重化された従来の船舶用自動操舵装置のブロツク
図、第３図は２重化された制御回路間でデータの
送受信が行えるように構成した従来の船舶用自動
操舵装置のブロツク図である。 図に於いて、１０，２０は操舵制御回路、１
１，２１はCPU，１４，２４は入出力コントロ
ーラ、１７，２７，４０は不揮発メモリ、３０は
表示・設定部を夫々示す。
実施例を示すブロツク図、第２図は制御回路が２
重化された従来の船舶用自動操舵装置のブロツク
図、第３図は２重化された制御回路間でデータの
送受信が行えるように構成した従来の船舶用自動
操舵装置のブロツク図である。 図に於いて、１０，２０は操舵制御回路、１
１，２１はCPU，１４，２４は入出力コントロ
ーラ、１７，２７，４０は不揮発メモリ、３０は
表示・設定部を夫々示す。
Claims (1)
- 【特許請求の範囲】 １ 操舵制御回路の一部または全部を２重に装備
した船舶用自動操舵装置において、 ２重化された上記操舵制御回路のコントロール
によりどちらからも書き込み及び読み出しが行え
るように構成された不揮発メモリを設けたことを
特徴とする船舶用自動操舵装置。 ２ 操舵制御回路の一部または全部を２重に装備
した船舶用自動操舵装置において、 ２重化された上記操舵制御回路のコントロール
によりどちらからも書き込み及び読み出しが行え
るように構成された不揮発メモリを設けると共
に、上記２重化された操舵制御回路の内部にそれ
ぞれ各操舵制御回路専用の不揮発メモリを設けた
ことを特徴とする船舶用自動操舵装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032488A JPS62191299A (ja) | 1986-02-17 | 1986-02-17 | 船舶用自動操舵装置 |
| US07/012,351 US4766834A (en) | 1986-02-17 | 1987-02-09 | Marine automatic steering apparatus |
| GB8703518A GB2186716B (en) | 1986-02-17 | 1987-02-16 | Marine automatic steering apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032488A JPS62191299A (ja) | 1986-02-17 | 1986-02-17 | 船舶用自動操舵装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62191299A JPS62191299A (ja) | 1987-08-21 |
| JPH0554480B2 true JPH0554480B2 (ja) | 1993-08-12 |
Family
ID=12360372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61032488A Granted JPS62191299A (ja) | 1986-02-17 | 1986-02-17 | 船舶用自動操舵装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4766834A (ja) |
| JP (1) | JPS62191299A (ja) |
| GB (1) | GB2186716B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01141197A (ja) * | 1987-11-27 | 1989-06-02 | Sanshin Ind Co Ltd | 自動操舵装置 |
| US5050519A (en) * | 1989-04-24 | 1991-09-24 | Architectural Control Systems, Inc. | Boat trolling motor control |
| DE19800311A1 (de) * | 1998-01-07 | 1999-07-08 | Itt Mfg Enterprises Inc | Elektronische, digitale Einrichtung |
| WO2012131761A1 (ja) | 2011-03-28 | 2012-10-04 | 富士通株式会社 | 情報処理システム及び情報処理システムの処理方法 |
| CN109263840B (zh) * | 2018-08-02 | 2020-05-15 | 哈尔滨工程大学 | 一种水下机器人大潜深下潜中推进器及主动故障诊断方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623014A (en) * | 1969-08-25 | 1971-11-23 | Control Data Corp | Computer communications system |
| JPS5810246A (ja) * | 1981-07-13 | 1983-01-20 | Nissan Motor Co Ltd | 車両用ディジタル制御装置 |
| JPS58214497A (ja) * | 1982-06-05 | 1983-12-13 | Yokogawa Hokushin Electric Corp | 自動操舵装置 |
| US4641517A (en) * | 1984-12-20 | 1987-02-10 | United Technologies Corporation | Control system actuator position synthesis for failure detection |
-
1986
- 1986-02-17 JP JP61032488A patent/JPS62191299A/ja active Granted
-
1987
- 1987-02-09 US US07/012,351 patent/US4766834A/en not_active Expired - Lifetime
- 1987-02-16 GB GB8703518A patent/GB2186716B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2186716A (en) | 1987-08-19 |
| JPS62191299A (ja) | 1987-08-21 |
| GB2186716B (en) | 1990-02-14 |
| GB8703518D0 (en) | 1987-03-25 |
| US4766834A (en) | 1988-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0113573B2 (ja) | ||
| JPS61156338A (ja) | マルチプロセツサシステム | |
| JPH0554480B2 (ja) | ||
| JPS6250944A (ja) | マルチプロセッサシステム | |
| JP2912349B1 (ja) | ディスクアレイの制御方法及びディスクアレイ装置 | |
| JPH05155295A (ja) | 車輌用電子制御システムの制御方法 | |
| JPH05303509A (ja) | 予備機制御システム | |
| JPH05204880A (ja) | 二重化計算機システム | |
| JPH0119184B2 (ja) | ||
| JPS60112103A (ja) | ハイブリッド制御装置 | |
| JPH05298217A (ja) | 情報処理装置 | |
| JPS5914054A (ja) | 予備コンソ−ル切替制御方式 | |
| JPH04259989A (ja) | 電源制御方式 | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPH04284554A (ja) | 計算機システム | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH103330A (ja) | データ退避復元システム | |
| JPS63306750A (ja) | ディジタル回線制御方式 | |
| JPH02151950A (ja) | キャッシュメモリコントローラ | |
| JPH01259438A (ja) | 制御装置 | |
| JPS62120504A (ja) | 数値制御装置 | |
| JPH03278138A (ja) | ２重化制御方式 | |
| JPS62194502A (ja) | マイクロコンピユ−タ装置 |